具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致方法的例子。

下面通过具体的实施例对本申请提供的压电复合基体及其制备方法进行详细阐述。

图1示出本实例一种优选复合压电基体的剖面结构示意图，如图1所示，所述复合压电基体包括：釉料层1和压电薄膜层2，其中，所述釉料层1由釉料涂覆于所述压电薄膜层2而形成。

在本实例中，所述压电薄膜层2由压电材料制备，所述压电材料包括同成分铌酸锂、同成分钽酸锂、近化学计量比铌酸锂、近化学计量比钽酸锂、掺杂铌酸锂、掺杂钽酸锂以及氮化镓。

可选地，所述压电薄膜层2的厚度为0.1μm至100μm，优选为1～80μm，例如，5～10μm，以满足半导体器件对压电薄膜层厚度的需求。可以理解的是，所述压电薄膜层2的厚度可以根据实际需要而具体设定。

在本实例中，所述压电薄膜层2键合面的表面粗糙度为1nm～10nm，例如，5nm～10nm，便于釉料在所述压电薄膜层2上形成平坦的釉料层1，并且能够使压电薄膜层2与所述釉料层1之间的界面平整，从而提高所得复合单晶压电基体的性能。

在本实例中，所述釉料层1作为复合压电基体的基底，其主要成分为二氧化硅，在本实例中，所述釉料层1中的二氧化硅为二氧化硅微粒，其中，二氧化硅的D50粒径0.5～5μm，使得所述釉料层1能够平整光滑。

在本实例中，所述釉料层1中还包括少量辅料，所述辅料包括氧化铝、氧化锌和乙基纤维素等，使得用于形成釉料层1的釉料具有适当的物化性能以便于釉料铺设于所述压电薄膜层2上，并获得具有预设性能的釉料层1，所述物化性能包括黏度、成型性等。

进一步地，所述釉料层1的厚度在200nm以上，可以为2μm～500μm，优选为10～300μm，例如，50～100μm，使得所述釉料层1对所述压电薄膜层2能够起到足够的支撑作用。

在本实例中，所述釉料层1的热膨胀系数可以为3.0×10^-7K^-1～8.0×10^-6K^-1，例如，5.0×10^-7K^-1，使得在工作温度下，所述釉料层1的形变量小，从而基于所述复合单晶压电基体制造的器件具有较高的运行稳定性。

在本实例中，所述釉料层1的折射率为1.4～1.7，即，小于所述压电薄膜层2的折射率，使得在压电薄膜层2中传送的光信号或者声信号能够被限制于所述压电薄膜层2中，而不会泄露至所述釉料层1，从而保证信号损耗较小。

在本实例中，所述釉料层1的杨氏模量为5.0×10¹⁰Pa(N/m²)～9.0×10¹⁰Pa(N/m²)，例如，7.0×10¹⁰Pa(N/m²)，从而为所述压电薄膜层2提供充足的支撑作用，避免在使用过程中所述复合单晶压电基体发生形变。

在本实例中，所述釉料层1的熔融温度为200℃～550℃，使得在工作温度下，所述釉料层1保持固态，从而保证所述复合单晶压电基体在工作环境下保证正常的使用状态。

在本实例中，基于所述釉料层1的总体积，所述釉料层1的孔隙率小于0.5％，使得所述釉料层1与所述压电薄膜层2具有平整的界面，并且，所述釉料层1的理化性能满足上述要求。

在本实例中，由键合面至基底面，所述釉料层1中组分均匀分布，在本实例中，所述键合面是指所述釉料层1与所述压电薄膜层2之间的界面，所述基底面是指所述釉料层1中未与其它层进行键合的自由面。本申请人发现，所述釉料层1的组分均匀分布一方面便于釉料层1制备，另一方面，所述釉料层1能够实现其应有的作用。

在本实例中，所述釉料层1可以由釉料凝固而得，所述釉料的主要成分为二氧化硅，其为固态，具体地，可以利用有机溶剂将二氧化硅以及辅料混合成可塑固态，由于二氧化硅为常用的半导体材料，因此，使用二氧化硅为主要成分的釉料对压电薄膜性能几乎无负面影响，可保持压电薄膜层2原有的电学性能，从而，在保持产品性能不变，体积也基本不变的前提下降低制备工艺难度。

图2示出一种制备前述复合压电基体方法的流程图，如图2所示，所述方法包括以下步骤1和步骤2：

步骤1，在压电晶圆表面涂覆釉料。

在本实例中，在步骤1之前，还可以包括：对压电晶圆表面进行预处理，所述预处理包括抛光、清洗等操作。

具体地，所述预处理可以采用现有技术中任意一种用于对压电晶圆表面进行预处理的方法，以使所述压电晶圆的表面满足键合面的要求为优选。

在本实例中，所述压电晶圆可以为未经处理的商购的压电晶圆；也可以为预先注入有离子注入层的压电注入片，所述压电注入片包括薄膜层、注入层和余料层，如果为压电注入片，则所述薄膜层一侧的表面为涂覆釉料的表面；还可以为预先进行厚度处理，并使厚度达到目标厚度的压电晶圆。

在本实例中，所述压电晶圆的厚度可以目标厚度，也可以略大于目标厚度，以便为后续处理保留去除缺损的余量。

在本实例中，所述釉料可以为熔点低于压电晶圆熔点，所述釉料在涂覆前呈半固态，以便于釉料在所述压电晶圆表面进行涂覆，并且，所述釉料在固化后所表现的理化性能与二氧化硅的理化性能相近，从而使所形成的釉料层一方面能够对所述压电晶圆(即，复合单晶压电基体中的压电薄膜层)起到足够的支撑作用，同时能够将传送的信号被限制于压电晶圆中，防止信号泄露。

在本实例中，所述釉料在固化后，其表面粗糙度小于2μm，使得所述复合单晶压电基体的具有良好的形貌，并且，为平坦化加工提供较好的加工基础，进一步地，在平坦化加工后，所述釉料层的表面粗糙度小于10nm。

在本实例中，所述釉料可以是掺杂的玻璃浆料或是其它熔点低于压电晶圆熔点的粘合剂，所述釉料中的有机物，例如有机溶剂等可在高温处理工艺中被除去，而其中的无机组分可掺杂于所述二氧化硅颗粒中，与二氧化硅颗粒共同形成釉料层。

具体地，所述釉料的主要成分为二氧化硅，辅料包括：氧化铝、氧化锌、乙基纤维素，溶剂包括：酯类和醚类、醇类、烃类化合物中的至少两种，优选为脂类溶剂与其它类溶剂的组合物，本申请人发现，脂类溶剂能够使釉料具有良好的润滑性能，即，在加热后，所述釉料表现得更为平滑，进一步地，其它种类的溶剂一般具有较低的沸点，因此，在升温过程中其它各类的溶剂能够携带脂类溶剂一同气化，从而保证所形成的釉料层1中气孔较少。

进一步地，基于所述釉料的总体积，所述二氧化硅的含量为50g/mL～200g/mL，所述釉料的粘度为50Pa·s～400Pa·s，主要成分为高纯二氧化硅，所述釉料的熔点低于压电晶圆的熔点，优选地，所述釉料为玻璃浆料，其中，所述玻璃浆料的烧结温度为400℃～550℃，细度小于15μm，粘度为100Pa·s～200Pa·s，以便于在制备复合压电基体过程中仅有所述釉料为熔融状态，而压电晶圆为固态，并且，压电晶圆的晶格结构能够保持不变，以便保证所述复合压电基体的压电性能。

在本实例中，在压电晶圆表面涂覆釉料的方法包括刷涂、旋涂和喷涂。

在本申请中，所述旋涂可以为现有技术中任意一种可以晶圆为对象的旋涂方法；所述喷涂可以为现有技术中任意一种可以晶圆为对象的旋涂方法，旋涂与喷涂所选用的参数可以根据实际需求而具体设定。

可选地，所述刷涂包括以下步骤S101至步骤S103：

步骤S101，在压电晶圆上铺设一层丝网。

在本实例中，所述丝网与所述压电晶圆的键合面紧密贴合，以减小所述丝网与所述压电晶圆之间的间隙。

可以理解的是，所述丝网铺设于所述压电晶圆可键合的一面上，即，作业面上，如果所述压电晶圆具有两个作业面，则可任选一面。

在本实例中，所述丝网的厚度可为0.1μm～1000μm，优选为100μm～500μm，更优选为200μm～300μm，以使由所述釉料形成的釉料层能够达到目标厚度。

在本实例中，所述釉料的涂覆厚度可以在0.1μm～1000μm，本申请人发现，所述釉料涂覆得薄于0.1μm，则釉料与压电晶圆粘结的牢固度小，易从所述压电晶圆上脱落，影响所述复合压电基体的使用，而厚度过大不仅会增加固化的难度，还会导致成本增加，所得釉料层内部存在较多较大的孔隙，造成釉料层的折射率不均匀，使所得复合压电基体无法使用。

进一步地，所述丝网的网格可以为正方形，还可以为菱形、矩形、圆形等，还可以为其它有利于釉料均匀铺设于所述压电晶圆表面的形状。

更进一步地，所述釉料在所述丝网表面的张力小于0.1达因/cm，以便于所述丝网从所述釉料中脱模，即，在所述丝网由所述釉料中取下后，能够在所述压电晶圆表面形成均匀分布的“釉料颗粒”。本申请人发现，由不锈钢、铜等制备的丝网能够表现出较佳的表面张力，因此，所述丝网的材料可以为不锈钢或者铜等。

在本实例中，所述丝网的网孔尺寸可以为1mm～20mm，优选为5～15mm，本申请人发现，具有上述网孔的丝网既便于涂覆，在取下所述丝网后能够在所述压电晶圆表面形成均匀的釉料颗粒，并且，在加热后，釉料颗粒能够较快的熔接为一体，而形成厚度均匀的釉料层，并且，所形成釉料层中气孔的分布也较为均匀。

步骤S102，透过所述丝网向所述压电晶圆表面上均匀刷覆一层釉料，所述釉料的厚度小于或者等于所述丝网的厚度。

在本实例中，可使用刷子、滚轮等透过所述丝网的网孔向所述压电晶圆的表面涂覆所述釉料，对于釉料高出所述丝网的部分，可以使用刮板刮除，使得所有网格中釉料的厚度尽量相同，以便于所述釉料形成厚度均匀的釉料层。

步骤S103，取下所述丝网。

在本实例中，在对压电晶圆表面进行预处理之后，在涂覆釉料之前还可以包括步骤1-1和步骤1-2：

步骤1-1，在所述压电晶圆的键合面制备准接层4。

在本实例中，所述准接层4包括至少一个准接子层，每层所述准接子层由金属、金属化合物与无机非金属中的至少一种制备，其中，所述金属包括金、铂、铜、铝、铬、镍等中的至少一种，所述金属化合物包括氮化镓、氧化铝、氮化铝、砷化镓等中的至少一种，所述无机非金属包括二氧化硅、碳化硅、多晶硅以及氮化硅中的至少一种，每层所述准接子层的理化性质与釉料层的理化性质相近，并且，所述准接层4的厚度可以为0.1nm～10μm，优选为1～3μm，既方便准接层4的制备，又能够减小所述复合压电基体的总厚度和制造成本。

本申请人发现，由于每层准接子层与压电晶圆以及釉料的材料相似，特别地，与所述釉料的理化性质相似，使得釉料的涂覆以及在所述压电晶圆表面的釉料熔合更易进行，此外，所述准接子层与所述压电晶圆已经形成复合压电基体的基本结构，能够满足制备电光调制器、频率梳等器件的功能性要求，因此，对釉料与准接子层之间的键合要求显著降低，只需要釉料熔合至所述准接子层即可，即使釉料层与准接子层的界面存在少许缺陷，也不会影响器件的性能。

在本申请中，单纯使用金属作为准接层，所述准接层还可以用作电极。

步骤1-2，对所述准接层4进行平坦化处理。

在本实例中，所述对所述准接层4进行平坦化处理包括研磨和抛光的组合，使得所述准接层4表面达到与釉料熔合的要求，例如，表面粗糙度小于20nm等。

步骤2，对所述釉料进行平坦化处理并且定型，获得复合压电基体。

在本实例中，在取下所述丝网后，所述釉料在所述压电晶圆表面表现为固体膜，向其施加压力，所述釉料的形态会发生变化，但是所述釉料不会自发流动。

本实例首先将所述釉料形成可塑固体膜，所述可塑固体膜不会自发运动，对所述可塑固体膜进行加热，使溶剂挥发初步固化，再次加热，使釉料熔化，形成质地均一的釉料膜，将所述釉料层冷却，并进行平坦化加工。若需要将釉料层与基底材料熔合，则需要对所述釉料层进行第三步加热，使釉料层再次熔化，粘合基底材料。

具体地，本实例中，对所述釉料层进行平坦化处理包括通过物理和/或化学机械加工使得所述釉料层达到规定的厚度尺寸并保证表面平整，厚度均匀。

在本实例中，取下所述丝网后包括至少两步加热，其中，第一步加热为低温加热，用于除去釉料可塑固体膜中的溶剂，第二步加热为高温加热，用于使釉料熔融形成均一的固相，使釉料固化形成釉料层。

具体地，步骤2可以包括以下步骤2-1和步骤2-2：

步骤2-1，对涂覆有所述釉料的压电晶圆加热至釉料溶剂的挥发温度，并保温；

在本实例中，步骤2-1即为第一步加热，本步骤的加热温度可以低于300℃，例如160℃，在此温度下保温，直至所述釉料的厚度均匀，并且，所述釉料中溶剂完全挥发，例如，保温半小时等。

釉料层中的固体颗粒的挥发速率适中，在所述釉料层中形成的空隙细小而均匀，使得所述釉料层具有稳定的折射率，从而能够作为复合压电基体的基底层，对压电薄膜层中的信号起到限制作用，防止信号外泄。

步骤2-2，继续升温至釉料熔点，保温后冷却。

本步骤即为第二步加热，加热的温度可以为400℃以上，例如500℃，在此温度下保温，直至所述釉料玻璃化，例如，0.1～2小时。

在本实例中，本步骤的升温速度为1～5℃/min，例如，3℃/min，本申请发现，在上述升温速率下，釉料层中的釉料颗粒能够充分熔融，形成厚度均匀的釉料薄膜层。

在本实例中，可以通过冷却使釉料固化，形成釉料层。

可选地，所述冷却的降温速度为3～5℃/min，例如，4℃/min，本申请人发现，以上述降温速度进行降温所获得釉料层内部均匀，并且紧密，无裂隙等缺陷形成。

所形成的釉料层中包括主要成分二氧化硅以及在第二步加热温度下不能挥发的其余固态组分。

可选地，所述釉料冷却凝固后可对所形成的釉料层进行表面处理，所述表面处理包括研磨和抛光。在本申请中，经过表面处理后，所述釉料层表面的粗糙度为小于10nm，方便基底与上层薄膜熔合后，上下表面平行。

在本实例中，所述釉料层的厚度为0.1～1000μm，以为压电晶圆提供充足的支撑作用。

本申请人发现，以丝网为模板涂覆釉料后再烧制成釉料层，能够极大地降低涂覆工艺的难度，使得釉料涂覆得更为均匀，便于规模化生产；并且，有利于釉料中溶剂的挥发，进一步地，能够通过调节丝网的厚度来控制釉料层的厚度，使釉料层的厚度可调控。

在本实例中，在釉料层制备完成后，还可以对所述压电晶圆进行减薄处理，所述减薄处理的方法可以采用现有技术中任意一种对压电晶圆进行减薄处理的方法，例如，离子注入法、研磨抛光法等。

进一步地，减薄处理后压电晶圆的厚度可以根据使用的需要而具体设定。

本申请人发现，本申请提供的方法使用初始状态具有半流动性，例如，为糊状的低熔点釉料作为制备基底层的原料，全工艺过程中最高工艺温度不超过550℃，对压电晶圆以及准接层等膜层的性能和结构基本不产生损伤；并且，本方法所使用设备的价格低于传统键合工艺所使用设备的价格，而且，一台设备能够同时制备多组复合压电基体，不仅提高生产效率，还极大地降低制备成本，适用于工业化批量生产；此外，本申请提供的方法，对压电晶圆的材料属性要求低，增加可适用材料的范围；进一步地，本申请提供的方法可根据需要方便地控制釉料层的厚度为目标厚度。

图3示出本申请提供另一种复合压电基体的剖面结构示意图，如图3所示，所述复合压电基体包括：基底层3、釉料层1和压电薄膜层2，其中，所述基底层3与所述压电薄膜层2通过所述釉料层1粘结。

在本实例中，所述基底层3包括单相基底和复合基底，其中，所述单相基底由单一一种半导体材料制备，所述半导体材料包括单晶硅、二氧化硅、氧化铝、钽酸锂、铌酸锂；所述复合基底包括基础基底层和准接层，其中，基础基底层由单一半导体材料制备，所述半导体材料包括单晶硅、二氧化硅、氧化铝、钽酸锂、铌酸锂，所述准接层由无机硅材料制备，所述无机硅材料包括二氧化硅、多晶硅以及氮化硅。

可选地，所述基底层3的厚度为1μm～1000μm，优选为20～800μm，例如，100～500μm，使得所述基底层3能够为所述复合压电基体提供充足的支撑作用。

在本实例中，所述釉料层1的厚度可减薄至2～20μm，例如，5～10μm，从而减少复合压电基体的总厚度，缩小复合压电基体的体积，增加其适用范围。

在本实例中，所述釉料层1的具体结构以及参数如前述图1所示复合压电基体中的釉料层1对应相同，所述压电薄膜层2的具体结构以及参数如前述图1所示复合压电基体中所述压电薄膜层2对应相同，具体可参见图1所示复合压电基体，在此不再赘述。

图4示出一种制备前述复合压电基体方法的流程图，如图4所示，所述方法包括以下步骤1’至步骤3’：

步骤1’，在压电晶圆和/或基底材料表面涂覆釉料。

在本实例中，可以仅在压电晶圆或者基底材料表面涂覆釉料，也可以分别在所述压电晶圆与基底材料的表面均涂覆釉料。

所述釉料可直接涂覆于所述压电晶圆和/或基底材料表面，在压电晶圆和/或基底材料表面直接涂覆釉料的实现方式可以参见步骤1，在此不再赘述。

在所述釉料与压电晶圆表面之间还可以制备准接层，在所述釉料与基底材料表面之间也可以制备准接层，制备准接层的实现方式可以参见步骤1，在此不再赘述。

在所述准接层上涂覆釉料的实现方式与在所述压电晶圆和/或基底材料表面直接涂覆釉料的实现方式相同，在此不再赘述。

在本实例中，如果仅在压电晶圆或者基底材料表面涂覆釉料，则基底材料或者压电晶圆表面可以制备准接层，也可以不制备准接层。

步骤2’，对所述釉料进行平坦化处理获得釉料层。

本步骤平坦化的实现方式与步骤2相同，具体可参见步骤2中相关实现方式，在此不再赘述。

在本步骤中，所述釉料层的釉料可以未固化，即，具有半流动性，也可以为固化后的釉料层。

步骤3’，将基底材料和/或压电晶圆贴合于步骤2’获得的釉料层上，获得压电晶圆-基底材料组合体，加热并向所述压电晶圆-基底材料组合体施加压力，保温保压后冷却。

在本实例中，所得压电晶圆-基底材料组合体的一个顶面为压电晶圆，另一个顶面为基底材料，而制备于压电晶圆和/或基底材料上的准接层、釉料等均夹在压电晶圆与基底材料之间。

在本步骤中，所述压电晶圆以及所述基底材料的熔点均高于所述釉料的熔点，以便于在制备复合压电基体过程中仅有所述釉料为熔融状态，而压电晶圆为固态，并且，压电晶圆的晶格结构也能够保持不变，以便保证所述复合压电基体的压电性能。

在本实例中，在所述压电晶圆表面形成具有半流动性的釉料层后，将基底材料贴合于所述釉料层上，并向所述基底材料上施加机械压力，使得所述基底材料紧密地贴合于所述釉料层上，形成压电晶圆-基底材料组合体。

具体地，向所述压电晶圆-基底材料组合体施加垂直于贴合面的压力，压力大小可以为20～5000g/cm²，优选为200～500g/cm²，并在上述温度和压力下保温保压0.5～10h，以使压电晶圆、釉料与压电晶圆能够充分结合，形成厚度均匀，结合稳定的复合压电基体。

在本实例中，步骤3’中加热的升温速率为(1-20)℃/min，升温至所述釉料的熔点温度。具体的升温速度由压电晶体决定，如果升温速度过快，可能会导致压电晶圆破碎，降低成品率。

在本实例中，在基底材料被压合至所述釉料层上后，对所形成的复合体进行降温，例如，降至室温，使所述釉料固化形成固态的釉料层，从而形成所述复合压电基体，可以理解的是，所述复合压电基体中的压电晶圆即为压电薄膜层，基底材料即为基底层。

在本实例中，降温速率可以为1～5℃/min，例如，4℃/min，本申请人发现，以上述降温速度进行降温所获得釉料层内部均匀，并且紧密，无裂隙等缺陷形成。

在本实例中，还可以对所述复合压电基体中的压电薄膜层以及基底层的厚度进行修整，例如，可以采用研磨、抛光等方法分别对压电薄膜层以及基底层进行减薄处理，使得所述基底层以及压电薄膜层分别达到目标厚度。

在本实例中，使用在常温下具有半流动性，经过高温再冷却即可转变为固态的釉料作为粘合剂，将压电晶圆与基底材料粘合在一起，可选地，再利用研磨等机械方法将压电晶圆和/或基底材料修整成目标厚度，最终形成复合压电基体，本申请提供的方法整个工艺过程的最高温度不超过550℃，一般在450℃左右，因此，对基底材料以及压电晶圆基本不会造成损伤；并且，本方法所使用设备的价格低于传统键合工艺所使用设备的价格，而且，一台设备能够同时制备多组复合压电基体，不仅提高生产效率，还极大地降低制备成本，适用于工业化批量生产；此外，本申请提供的方法对压电晶圆的材料属性要求低，压电晶圆与衬底材料的晶格常数可以不同，从而增加适用材料的范围；进一步地，本申请提供的方法可根据需要方便地控制釉料层的厚度为目标厚度。

本申请人发现，所选用压电薄膜的材料以及准接层的材料直接影响该复合压电基体制成器件的性能，而所选用的釉料材料对后续器件的性能影响较小，因此，本申请提供的方法能够增加基底层材料的可选择范围，并且，工艺灵活性强，避免目前常用键合的方法必需将压电薄膜层与基底材料键合在一起的方案。此外，键合工艺对加工精度、加工环境以及样品的表面质量等要求都很高，并且，只有晶格常数接近的两种材料才能够实现较好的键合效果，否则键合体易沿键合面断裂，进一步地，所需要的设备成本也高，不适合大批量的生产。

实施例

本实施例中所用釉料购自深圳市赛雅电子浆料有限公司的07M-SL31玻璃浆料。

实施例1复合单晶压电晶体的制备(无基底)

在本实例中，所述压电晶圆为同成分铌酸锂。

制备过程如下：

(1)取铌酸锂晶圆进行双面研磨并抛光至厚度为350μm，表面平整度小于2nm；

(2)采用PECVD的方法在铌酸锂晶圆表面沉积上一层厚度均匀的二氧化硅薄膜，所述二氧化硅薄膜作为准接层，厚度为3μm，并对所述二氧化硅薄膜的表面进行精抛，使得的述二氧化硅薄膜层的平整度小于2nm，其中，PECVD镀膜参数为：温度为50℃，真空度为1500mTorr，功率为50W，时间100min；

(3)在所述二氧化硅薄膜层表面用丝网印刷的方法涂覆一层200μm的玻璃釉料，用刮刀摊平釉料膜，并将样品加热至300℃，并保温30分钟，使釉料中的溶剂完全挥发；

(4)加热铌酸锂晶圆至450℃使涂敷的釉料熔融形成釉料膜，冷却铌酸锂晶圆至室温，降温速率为4℃/min，使所述釉料液膜固化，形成复合压电基体。

(5)将铌酸锂晶圆层减薄至5μm，并对其表面进行抛光，获得满足器件制备要求的薄膜厚度和表面质量。

所述复合压电基体的性能：二氧化硅层厚度为3000±50nm，不同区域厚度差别小于1％；铌酸锂层厚度为5000±500nm，不同区域厚度差别小于1.5％，表面粗糙度2nm。

实施例2复合单晶压电基体的制备(有基底)

在本实例中，所述压电晶圆为同成分铌酸锂(晶圆A)，基底材料也为同成分铌酸锂(晶圆B)。

制备过程如下：

(1)取晶圆A和晶圆B分别进行双面研磨抛光至厚度为350μm，使两晶圆表面平整度均小于2nm；

(2)采用PECVD方法在晶圆A表面沉积一层厚度均匀的二氧化硅薄膜，厚度为3微米，并对二氧化硅薄膜的表面进行精抛，使其平整度小于2nm，其中，PECVD镀膜参数为：温度为50℃，真空度为1500mTorr，功率为50W，时间为100min；

(3)在晶圆B上用丝网印刷的方法在其表面涂覆一层厚度为200μm的釉料，用刮刀摊平，并将样品加热至300℃，保温30min，使釉料中的溶剂完全挥发；

(4)加热晶圆B至450℃，使釉料熔融形成均匀的釉料膜，冷却晶圆B至室温并对釉料层进行平坦化处理，使得所述釉料层的平整度小于2nm；

(5)将晶圆A的二氧化硅薄膜面与晶圆B的釉料面贴合，晶圆A在上，晶圆B在下，置于加热板上，对晶圆A施加200g/cm²的压力，以保证两个晶圆完全贴合，缓慢加热至450℃，使晶圆B的釉料面与晶圆A的二氧化硅薄膜面完全粘合，保持3h后，缓慢降温至常温，其中，升温速率为2℃/min，降温速率为3℃/min；

(6)对晶圆A表面进行减薄加工，使A片的厚度减薄到目标厚度(300μm)，再对其表面进行抛光，获得满足器件制备要求的薄膜厚度和表面质量。

所述复合压电基体的性能：二氧化硅层厚度为3000±50nm，不同区域厚度差别小于1％；铌酸锂层厚度为5000±500nm，不同区域厚度差别小于1.5％，表面粗糙度3nm。

以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。