陶瓷电子部件及其制造方法、以及电路基板

文档序号:51056 发布日期:2021-09-28 浏览:40次 >En<

阅读说明:本技术 陶瓷电子部件及其制造方法、以及电路基板 (Ceramic electronic component, method for manufacturing same, and circuit board ) 是由 星野良介 小林智司 内田康明 藤井皐 于 2021-03-24 设计创作,主要内容包括:本发明提供能够在陶瓷主体上良好地形成包括烧结基底层和镀层的外部电极的陶瓷电子部件及其制造方法、以及电路基板。本发明的陶瓷电子部件包括陶瓷主体和一对外部电极。陶瓷主体包括一对端面和连接一对端面的侧面,侧面由与一对端面相邻的一对端部区域和位于该一对端部区域之间的中间区域构成。一对外部电极覆盖一对端面和侧面的一对端部区域,包括一对基底层和一对镀层,一对基底层具有与侧面的中间区域的表面粗糙度Ra的差为40nm以下的外表面,一对镀层覆盖一对基底层的外表面、并具有从一对基底层的外表面延伸至侧面的中间区域的一对延伸区域。优选一对延伸部与侧面的中间区域的接触角为锐角。(The invention provides a ceramic electronic component capable of forming external electrodes including a sintered base layer and a plating layer on a ceramic body, a method for manufacturing the same, and a circuit board. A ceramic electronic component of the present invention includes a ceramic main body and a pair of external electrodes. The ceramic body includes a pair of end faces and a side face connecting the pair of end faces, and the side face is composed of a pair of end regions adjacent to the pair of end faces and an intermediate region between the pair of end regions. The pair of external electrodes cover a pair of end regions of the pair of end faces and the side faces, and include a pair of base layers having outer surfaces whose difference from a surface roughness Ra of a middle region of the side faces is 40nm or less, and a pair of plating layers covering the outer surfaces of the pair of base layers and having a pair of extension regions extending from the outer surfaces of the pair of base layers to the middle region of the side faces. Preferably, the contact angle of the pair of extensions with the middle region of the side face is acute.)

陶瓷电子部件及其制造方法、以及电路基板

技术领域

本发明涉及具有一对外部电极的陶瓷电子部件及其制造方法、以及电路基板。

背景技术

专利文献1中公开了具有包括基底层和镀层的外部电极的层叠陶瓷电容器。在专利文献1公开的层叠陶瓷电容器的制造方法中,在陶瓷主体上通过对导电性膏进行烧结处理而形成基底层,利用湿式镀覆法在基底层上形成镀层。

现有技术文献

专利文献

专利文献1:日本特开2019-201106号公报

发明内容

发明要解决的技术问题

但是,在如上所述在陶瓷主体上隔着基底层设置镀层的结构的层叠陶瓷电容器中,镀层容易产生不良状况。对此,本申请的发明人发现,通过对形成有基底层的陶瓷主体实施特定的前处理,能够减少镀层的不良状况的发生。

鉴于上述情况,本发明的目的在于,提供能够在陶瓷主体上良好地形成包括基底层和镀层的外部电极的陶瓷电子部件及其制造方法、以及电路基板。

用于解决技术问题的手段

为了实现上述目的,本发明的一个方式的陶瓷电子部件包括陶瓷主体和一对外部电极。

所述陶瓷主体包括一对端面和连接所述一对端面的侧面,所述侧面由与所述一对端面相邻的一对端部区域和位于该一对端部区域之间的中间区域构成。

所述一对外部电极覆盖所述一对端面和所述侧面的所述一对端部区域,包括一对基底层和一对镀层,所述一对基底层具有与所述侧面的所述中间区域的表面粗糙度Ra的差为40nm以下的外表面,所述一对镀层覆盖所述一对基底层的所述外表面、并具有从所述一对基底层的所述外表面延伸至所述侧面的所述中间区域的一对延伸部。

优选所述一对延伸部与所述侧面的所述中间区域的接触角为锐角。

在该陶瓷电子部件中,镀层的延伸部从基底层的外表面延伸至陶瓷主体的侧面的中间区域。在这样的结构中,通过使基底层的外表面与陶瓷主体的侧面的中间区域的表面粗糙度Ra的差保持为较小,能够使镀层的延伸部与陶瓷主体的侧面的中间区域的接触角减小。由此,能够抑制以镀层的延伸部为起点的外部电极的剥离。

可以是,所述基底层以镍为主要成分。

可以是,所述基底层含有陶瓷成分。

可以是,所述一对基底层的所述外表面与所述侧面的所述中间区域的表面粗糙度Ra的差为30nm以下。

可以是,所述基底层的所述外表面的表面粗糙度Ra为10nm以上且小于200nm。

可以是,所述中间区域的表面粗糙度Ra为10nm以上且小于150nm。

在本发明的一个方式的陶瓷电子部件的制造方法中,制作复合烧结体,所述复合烧结体包括陶瓷主体和一对基底层,所述陶瓷主体包括一对端面和连接所述一对端面的侧面,所述一对基底层从所述一对端面扩展至所述侧面、且在所述侧面上彼此隔开间隔。

对所述复合烧结体实施喷射研磨(blast polishing)。

利用湿式镀覆法,在实施了所述喷射研磨的所述复合烧结体上形成覆盖所述一对基底层的外表面的一对镀层。

在该技术方案中,通过对由陶瓷主体和基底层构成的复合烧结体实施喷射研磨,能够对基底层的外表面均匀地进行磨削。由此,能够除去在烧制时等在基底层的外表面生成的金属氧化物,因此,能够在基底层的外表面没有不均匀地形成镀层。而且,通过利用喷射研磨能够使基底层的外表面与陶瓷主体的侧面的中间区域的表面粗糙度Ra的差保持为较小,因此,能够获得能够抑制外部电极的剥离的结构。

可以是,所述实施喷射研磨的步骤包括:使所述一对基底层的所述外表面与所述侧面中的所述一对基底层之间的区域的表面粗糙度Ra的差为40nm以下。

可以是,所述一对镀层具有从所述一对基底层的外表面延伸至所述侧面的一对延伸部。在该情况下,可以是,所述一对延伸部与所述侧面的接触角为锐角。

可以是,所述制作复合烧结体的步骤包括同时对所述陶瓷主体和所述一对基底层进行烧制的步骤。

本发明的一个方式的电路基板包括所述陶瓷电子部件、基板主体、一对端子和焊料。

所述一对端子设置在所述基板主体上。

所述焊料将所述一对外部电极和所述一对端子接合。

发明效果

采用本发明,能够提供能够在陶瓷主体上良好地形成包括基底层和镀层的外部电极的陶瓷电子部件及其制造方法、以及电路基板。

附图说明

图1是本发明的一个实施方式的层叠陶瓷电容器的立体图。

图2是上述层叠陶瓷电容器的沿着图1的A-A’线的截面图。

图3是上述层叠陶瓷电容器的沿着图1的B-B’线的截面图。

图4是上述层叠陶瓷电容器的沿着图1的C-C’线的截面图。

图5是将上述层叠陶瓷电容器的一部分放大地表示的局部截面图。

图6是表示上述层叠陶瓷电容器的制造方法的流程图。

图7是步骤S01中制作的陶瓷主体的立体图。

图8是步骤S02中获得的复合未烧结体的截面图。

图9是步骤S03中获得的复合烧结体的截面图。

图10是表示步骤S05中的镀层的形成过程的局部截面图。

图11是表示ΔRa与镀层的不良率的关系的图。

图12是使用上述层叠陶瓷电容器的电路基板的侧面图。

附图标记说明

10…层叠陶瓷电容器,11…陶瓷主体,12、13…内部电极,14、15…外部电极,14a、15a…基底层,14b、15b…镀层,14b1、15b1…延伸部,E…端面,S1、S2…侧面,P1…侧面的端部区域,P2…侧面的中间区域,Q…基底层的外表面。

具体实施方式

下面,参照附图对本发明的实施方式进行说明。

在附图中,适当地表示出了彼此正交的X轴、Y轴和Z轴。X轴、Y轴和Z轴在所有附图中是相同的。

1.层叠陶瓷电容器10的基本结构

图1~4是表示本发明的一个实施方式的层叠陶瓷电容器10的图。图1是层叠陶瓷电容器10的立体图。图2是沿着图1的A-A’线的截面图。图3是沿着图1的B-B’线的截面图。图4是沿着图1的C-C’线的截面图。

层叠陶瓷电容器10包括陶瓷主体11、第一外部电极14和第二外部电极15。层叠陶瓷电容器10可以与其用途等相应地形成为各种尺寸,作为一个例子,可以使沿着X轴、Y轴和Z轴的尺寸分别为1.0mm、0.5mm和0.5mm。

陶瓷主体11形成为六面体,该六面体具有包括一对端面E、一对第一侧面S1和一对第二侧面S2的外表面。在陶瓷主体11中,与Y-Z平面平行地延伸的一对端面E,由与X-Y平面平行地延伸的第一侧面S1和与X-Z平面平行地延伸的第二侧面S2沿着X轴方向连接。

陶瓷主体11的端面E和侧面S1、S2均形成为平坦面。本实施方式中的平坦面,只要是在整体地观察时可认为平坦的面即可,可以不是严格意义的平面,例如,也包括具有表面的微小的凹凸形状、或在规定范围存在的平缓的弯曲形状等的面。

各外部电极14、15覆盖陶瓷主体11的两端面E,夹着陶瓷主体11在X轴方向上相对。外部电极14、15从陶瓷主体11的各端面E扩展至第一侧面S1和第二侧面S2,且在第一侧面S1和第二侧面S2上在X轴方向上彼此隔开间隔。

陶瓷主体11由电介质陶瓷形成。陶瓷主体11具有被电介质陶瓷覆盖的多个第一内部电极12和第二内部电极13。多个内部电极12、13均为沿着X-Y平面延伸的片状,沿着Z轴方向(在Z轴方向上)交替地配置。

即,在陶瓷主体11中,形成有内部电极12、13夹着陶瓷层在Z轴方向上相对的相对区域。第一内部电极12从相对区域被引出到一个端面E,并与第一外部电极14连接。第二内部电极13从相对区域被引出到另一个端面E,并与第二外部电极15连接。

依照这样的结构,在层叠陶瓷电容器10中,当在第一外部电极14与第二外部电极15之间施加电压时,在内部电极12、13相对的相对区域中电压施加于多个陶瓷层。从而,在层叠陶瓷电容器10中,能够蓄积和第一外部电极14与第二外部电极15之间的电压相应的电荷。

在陶瓷主体11中,为了使内部电极12、13间的各陶瓷层的电容增大,可以使用高介电常数的电介质陶瓷。作为高介电常数的电介质陶瓷,例如可以举出以钛酸钡(BaTiO3)为代表的含有钡(Ba)和钛(Ti)的钙钛矿结构的材料。

此外,电介质陶瓷也可以为钛酸锶(SrTiO3)、钛酸钙(CaTiO3)、钛酸镁(MgTiO3)、锆酸钙(CaZrO3)、钛锆酸钙(Ca(Zr,Ti)O3)、锆酸钡(BaZrO3)、氧化钛(TiO2)等组成类。

2.层叠陶瓷电容器10的详细结构

本实施方式的层叠陶瓷电容器10具有能够在陶瓷主体11上稳定地形成良好的外部电极14、15的结构。从而,本实施方式的外部电极14、15能够容易获得与内部电极12、13的良好的连接性,并且容易确保安装时的良好的焊料浸润性。

具体而言,在层叠陶瓷电容器10中,第一外部电极14具有第一基底层14a和第一镀层14b,第二外部电极15具有第二基底层15a和第二镀层15b。基底层14a、15a由导电体的烧结膜构成,镀层14b、15b由金属的湿式镀膜构成。

基底层14a、15a与陶瓷主体11的端面E及侧面S1、S2相邻,构成外部电极14、15的最内层。在外部电极14、15中,通过设置基底层14a、15a,能够更可靠地获得在陶瓷主体11的端面E的与内部电极12、13的连接。

如图2、3所示,陶瓷主体11的侧面S1、S2由位于X轴方向的两端部的一对端部区域P1和位于一对端部区域P1之间的中间区域P2构成。一对端部区域P1由基底层14a、15a覆盖,中间区域P2没有被基底层14a、15a覆盖。

镀层14b、15b从基底层14a、15a上覆盖陶瓷主体11,构成外部电极14、15的最外层。在层叠陶瓷电容器10中,通过设置焊料浸润性比基底层14a、15a高的镀层14b、15b作为外部电极14、15的最外层,能够容易地安装。

镀层14b、15b覆盖基底层14a、15a的整个外表面Q,并且具有超过基底层14a、15a向X轴方向内侧延伸的延伸部14b1、15b1。镀层14b、15b的延伸部14b1、15b1与陶瓷主体11的侧面S1、S2的中间区域P2上直接接触。

图5是将层叠陶瓷电容器10中的镀层14b、15b的延伸部14b1、15b1及其附近放大表示的局部截面图。在层叠陶瓷电容器10中,外部电极14、15具有相同的结构,因此,为了说明方便起见,在图5中同时表示出了外部电极14、15的附图标记。

在层叠陶瓷电容器10中,在基底层14a、15a的外表面Q和陶瓷主体11的侧面S1、S2的中间区域P2,表面粗糙度Ra的差ΔRa小。具体而言,ΔRa优选为40nm以下,更优选为30nm以下。如果ΔRa小,则各面的表面粗糙度Ra的大小关系可以是任意的。

依照该结构,在层叠陶瓷电容器10中,被规定为延伸部14b1、15b1的表面相对于陶瓷主体11的侧面S1、S2的中间区域P2形成的角度的图5所示的接触角θ小。具体而言,优选延伸部14b1、15b1的接触角θ为锐角。

在外部电极14、15中,通过使延伸部14b1、15b1的接触角θ为锐角,不易对延伸部14b1、15b1施加使其从陶瓷主体11的侧面S1、S2的中间区域P2剥离的方向的外力。因此,在延伸部14b1、15b1,与陶瓷主体11的侧面S1、S2的中间区域P2的接合不易被阻碍。

从而,在层叠陶瓷电容器10中,能够防止以延伸部14b1、15b1为起点的外部电极14、15的剥离。因此,在层叠陶瓷电容器10中,能够防止由外部电极14、15的剥离引起的耐湿性降低等不良状况的发生,因此,能够获得高可靠性。

陶瓷主体11的侧面S1、S2的中间区域P2的表面粗糙度Ra例如可以在陶瓷主体11的没有被镀层14b、15b覆盖而露出的区域测量。

另外,基底层14a、15a的外表面Q的表面粗糙度Ra,例如可以使镀层14b、15b剥离来测量。镀层14b、15b的剥离例如可以使用镀层剥离液。更详细而言,能够通过对浸渍有层叠陶瓷电容器10的镀层剥离液进行搅拌,来使镀层14b、15b剥离,使基底层14a、15a露出。

陶瓷主体11的侧面S1、S2的中间区域P2和基底层14a、15a的外表面Q的表面粗糙度Ra的测量,可以使用激光显微镜(例如奥林巴斯(OLYMPUS)株式会社制造,型号:OLS4100)。另外,表面粗糙度Ra的测量例如可以在各个面中的规定的矩形区域(250μm×250μm)中进行。另外,为了排除异常值,例如,可以使测量长度在每1处为250μm,测量5处的表面粗糙度Ra,采用从所获得的5个数值除去最大值和最小值后的中央的3个数值的平均值。其中,表面粗糙度Ra是指算数平均粗糙度。

在基底层14a、15a的外表面Q,遍及其整个区域,表面粗糙度Ra优选为10nm以上且小于200nm,更优选为30nm以上且小于150nm。由此,在层叠陶瓷电容器10中,容易遍及基底层14a、15a的外表面Q的整个区域形成均匀的厚度的镀层14b、15b。

另外,在陶瓷主体11的侧面S1、S2的中间区域P2,表面粗糙度Ra优选为10nm以上且小于150nm,更优选为20nm以上且小于120nm。由此,容易使延伸部14b1、15b1与陶瓷主体11的侧面S1、S2的中间区域P2的接触角θ保持为更小。

基底层14a、15a典型地以Ni(镍)为主要成分而形成。但是,基底层14a、15a的主要成分,除此以外,例如也可以是Cu(铜)、Pd(钯)和Ag(银)等。在本实施方式中,主要成分是指含有比例最高的成分。

另外,为了提高基底层14a、15a与陶瓷主体11的接合性,优选基底层14a、15a含有陶瓷成分。基底层14a、15a中含有的陶瓷成分,典型地是与陶瓷主体11相同的组成类的电介质陶瓷,但是根据需要也可以是其它的陶瓷。

而且,在层叠陶瓷电容器10中,由于基底层14a、15a的外表面Q中的导电性低的金属氧化物的存在,镀层14b、15b容易产生不均匀。因此,在基底层14a、15a的外表面Q,优选金属氧化物少。

镀层14b、15b可以是由一个镀膜构成的单层结构,也可以是由多个镀膜构成的层叠结构。作为一个例子,镀层14b、15b可以为从基底层14a、15a的外表面Q侧起依次层叠Cu(铜)膜、Ni(镍)膜和Sn(錫)膜而得到的层叠结构。

3.层叠陶瓷电容器10的制造方法

图6是表示本实施方式的层叠陶瓷电容器10的制造方法的流程图。图7~11是表示层叠陶瓷电容器10的制造过程的图。下面,按照图6并适当参照图7~11对层叠陶瓷电容器10的制造方法进行说明。

3.1步骤S01:陶瓷主体制作

在步骤S01中,制作图7所示的未烧制的陶瓷主体111。未烧制的陶瓷主体111例如可通过将多个陶瓷片在Z轴方向上层叠并进行热压接而获得。能够通过在陶瓷片上预先印刷规定的图案的导电性膏,来配置未烧制的内部电极112、113。

陶瓷片是将陶瓷浆料成形为片状而得到的未烧制的电介质生片。陶瓷片例如可使用辊涂机或刮刀等成形为片状。陶瓷浆料的成分被调节成能够获得规定的组成的陶瓷主体11。

3.2步骤S02:基底层形成

在步骤S02中,在步骤S01中制作出的未烧制的陶瓷主体111上形成未烧制的基底层114a、115a。由此,获得图8所示的复合未烧结体111a。基底层114a、115a例如可通过在陶瓷主体111上涂敷导电性膏来形成。

在复合未烧结体111a中,例如可通过在导电性膏中混合陶瓷粉末,来使基底层114a、115a中含有陶瓷成分。由此,在烧制后的复合烧结体11a中,能够获得基底层14a、15a与陶瓷主体11的高接合性。

3.3步骤S03:烧制

在步骤S03中,对步骤S02中获得的复合未烧结体111a进行烧制。由此,复合未烧结体111a烧结,获得图9所示的复合烧结体11a。复合未烧结体111a的烧制,例如可以在还原气氛下或者低氧分压气氛下进行。复合未烧结体111a的烧制条件可以适当决定。

在步骤S03中,对构成复合未烧结体111a的、陶瓷主体111和与在陶瓷主体111的端面E露出的内部电极112、113连接的基底层114a、115a同时进行烧制。由此,在烧制后的复合烧结体11a中,能够获得内部电极12、13与基底层14a、15a的良好的连接性。

更详细而言,以金属为主要成分的内部电极112、113和基底层114a、115a,在比构成陶瓷主体111的陶瓷早的阶段开始收缩。但是,在未烧制的阶段已连接的内部电极112、113和基底层114a、115a一体地进行收缩,由此,其连接在烧结后也容易保持。

因此,在层叠陶瓷电容器10中,能够确保内部电极12、13与外部电极14、15的连接。从而,在层叠陶瓷电容器10中,不易发生由内部电极12、13与外部电极14、15的连接不良引起的电容的降低、或等效串联电阻(ESR:Equivalent Series Resistance)的增大。

3.4步骤S04:喷射研磨

在步骤S04中,对步骤S03中获得的复合烧结体11a实施喷射研磨。在喷射研磨中,通过对复合烧结体11a喷吹由细小的颗粒构成的磨料,对构成复合烧结体11a的外表面的基底层14a、15a的外表面Q和陶瓷主体11的侧面S1、S2的中间区域P2进行磨削。

喷射研磨装置M中使用的磨料,只要相对于复合烧结体11a具有充分高的硬度即可,例如可以由氧化锆或氧化铝等形成。另外,磨料的粒径只要相对于复合烧结体11a充分小即可,例如,可以为10μm~1200μm的范围内。

本申请的发明人发现,作为为了形成镀层14b、15b而对复合烧结体11a实施的前处理,喷射研磨是非常优异的。即,通过对复合烧结体11a实施喷射研磨,能够使复合烧结体11a的整个外表面成为适合用于形成良好的镀层14b、15b的状态。

更详细而言,在喷射研磨中,通过大量地喷吹由各自具有的能量的小的细小的颗粒构成的磨料,能够使对复合烧结体11a的外表面施加的冲击均匀。因此,在喷射研磨中,不论被处理面的加工性如何,都能够将凹凸形状弄平,即能够降低表面粗糙度Ra。

因此,在对复合烧结体11a的喷射研磨中,对于以金属为主要成分的基底层14a、15a的外表面Q和以陶瓷为主要成分的陶瓷主体11的侧面S1、S2的中间区域P2的加工性显著不同的被处理面,能够同时降低表面粗糙度Ra。

因此,通过对复合烧结体11a的喷射研磨,能够使基底层14a、15a的外表面Q与陶瓷主体11的侧面S1、S2的中间区域P2的表面粗糙度Ra之差ΔRa减小。即,在层叠陶瓷电容器10中,通过使用喷射研磨,能够实现ΔRa小的结构。

另外,通过对复合烧结体11a的喷射研磨,能够将在烧制时等在基底层14a、15a的外表面Q生成的金属氧化物均匀地除去。由此,在基底层14a、15a的外表面Q,导电性提高,因此,能够利用湿式镀覆法使金属均匀地析出。

复合烧结体11a的外表面的表面粗糙度Ra、和表面粗糙度Ra之差ΔR,能够通过喷射研磨的条件来进行调节。作为喷射研磨的条件,例如,可以举出磨料的种类和粒径、磨料的投射量和投射速度、处理时间等。此外,作为步骤S04中的喷射研磨,可以是干式和湿式中的任一者,可以根据需要应用任意的公知技术。

在此,对作为在层叠陶瓷电容器10的制造过程中使用的代表性的研磨技术的滚筒研磨和化学研磨进行说明。利用滚筒研磨和化学研磨,无法像本实施方式的喷射研磨那样使复合烧结体11a的整个外表面成为适合用于形成良好的镀层14b、15b的状态。

即,在滚筒研磨中,使复合烧结体11a彼此碰撞,因此,会对复合烧结体11a的外表面不均匀地施加大的冲击。因此,在滚筒研磨中,在加工性显著不同的基底层14a、15a的外表面Q和陶瓷主体11的侧面S1、S2的中间区域P2,表面粗糙度Ra的差ΔRa容易变大。

在化学研磨中,使复合烧结体11a的外表面溶解。在基底层14a、15a的外表面Q,凹凸形状会因溶解而放大,从而表面粗糙度Ra容易变大。由此,在基底层14a、15a的外表面Q形成的镀层14b、15b容易产生不均匀。

另外,利用化学研磨也能够使在烧制时等在基底层14a、15a的外表面Q生成的金属氧化物溶解而除去。但是,在化学研磨中,陶瓷主体11的溶解也与金属氧化物的溶解一起进行,因此,容易产生层叠陶瓷电容器10的外形不良或寿命不良。

3.5步骤S05:镀层形成

在步骤S05中,在步骤S04中实施了喷射研磨的复合烧结体11a上形成镀层14b、15b。镀层14b、15b的形成使用电解式或者无电解式的湿式镀覆法。由此,外部电极14、15完成,获得图1~4所示的层叠陶瓷电容器10。

图10是表示步骤S05的过程的图。在导电性高的基底层14a、15a的外表面Q,镀层14b、15b的生长得到促进。另外,在基底层14a、15a的外表面Q,导电性没有不均匀,并且遍及整体表面粗糙度Ra小,因此,镀层14b、15b的生长均匀地进行。

另一方面,在导电性低的陶瓷主体11的侧面S1、S2的中间区域P2中,难以形成镀层14b、15b。因此,在陶瓷主体11的侧面S1、S2的中间区域P2中的、在X轴方向的中央扩展的大部分区域中,不会形成镀层14b、15b。

但是,在陶瓷主体11的侧面S1、S2的中间区域P2中,被基底层14a、15a的外表面Q中的金属的析出引诱(诱发),在与基底层14a、15a相邻的X轴方向两端部会产生金属的析出。由此,形成镀层14b、15b的延伸部14b1、15b1。

尤其是,在本实施方式中,在陶瓷主体11的侧面S1、S2的中间区域P2中,表面粗糙度Ra与基底层14a、15a的外表面Q接近,即具有同样的光滑度。因此,陶瓷主体11的侧面S1、S2的中间区域P2与基底层14a、15a的外表面Q一起构成一系列的光滑的面。

因此,在陶瓷主体11的侧面S1、S2的中间区域P2中,借助基底层14a、15a的外表面Q的镀层14b、15b的生长的势力,X轴方向两端部的延伸部14b1、15b1的生长得到促进。由此,延伸部14b1、15b1的接触角θ变小。

4.实施例和比较例

作为本发明的实施例和比较例,利用与上述同样的制造方法,制作出通过改变研磨的条件而使表面粗糙度Ra的差ΔRa不同的构成的层叠陶瓷电容器10的样品各100个。在各构成的层叠陶瓷电容器10中,除表面粗糙度Ra以外的构成是相同的。

对于各构成的层叠陶瓷电容器10,对镀层14b、15b有无不均匀或剥离等不良状况的发生进行评价,对镀层14b、15b发生了不良状况的样品的数量进行计数。图11是表示该结果的图,对于各构成的层叠陶瓷电容器10,表示出以表面粗糙度Ra的差ΔRa为横轴、以镀层14b、15b的不良率为纵轴的绘图(plot)。

如图11所示,表面粗糙度Ra的差ΔRa为40nm以下的构成的层叠陶瓷电容器10,没有发生镀层14b、15b的不良状况。而表面粗糙度Ra的差ΔRa超过40nm的构成的层叠陶瓷电容器10,观察到了随着表面粗糙度Ra的差ΔRa变大,镀层14b、15b的不良状况较多地发生的趋势。

另外,可知在表面粗糙度Ra的差ΔRa为30nm以下的构成的层叠陶瓷电容器10中,能够获得特别高的焊料浸润性,能够更加良好地形成镀层14b、15b。另外,可知在表面粗糙度Ra的差ΔRa为30nm以下的构成的层叠陶瓷电容器10中,在镀层14b、15b的形成过程中的陶瓷主体11中,对侧面S1、S2的端部区域P1和中间区域P2施加的应力是同等的,因此,不易产生裂纹。

此外,为了使表面粗糙度Ra的差ΔRa小于10μm,需要喷射研磨的处理时间的增加、磨料的粒径等研磨条件的精度的提高等,因此,伴随着制造成本的大幅增加。因此,优选表面粗糙度Ra的差ΔRa为10μm以上。

5.其它实施方式

上面,对本发明的实施方式进行了说明,但是本发明并不仅限定于上述的实施方式,当然可以施加各种变更。

例如,本发明不仅能够应用于层叠陶瓷电容器,而且能够应用于具有包括一对外部电极的结构的所有陶瓷电子部件。作为能够应用本发明的陶瓷电子部件,除了层叠陶瓷电容器以外,例如还可以举出片式压敏电阻器、片式热敏电阻器、层叠电感器等。

另外,能够使用本发明的陶瓷电子部件,来构成本发明的电路基板。作为一个例子,图12所示的电路基板200具有:上述实施方式的层叠陶瓷电容器10;基板主体201;一对端子202;和焊料203。一对端子202设置在基板主体201上。在一对端子202上,分别经由焊料203接合有层叠陶瓷电容器10的外部电极14、15。在电路基板200中,外部电极14、15的镀层14b、15b具有高焊料浸润性,因此,能够获得外部电极14、15与一对端子202的经由焊料203的更可靠的接合性。

19页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:一种导电聚合物基超级电容器电极及其制备方法

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!