阅读说明：本技术 一种罗兰c综合信号发生设备 (Rowland C comprehensive signal generating equipment ) 是由 苏卡尼 尤蓉蓉 卢洲白 于 2020-05-28 设计创作，主要内容包括：本发明公开了一种罗兰C综合信号发生设备包括线性电源模块、GPD/BD驯服钟模块、信号发生器核心处理板、高精度信号衰减器组和高阶带通滤波器模块,本发明中的信号发生器整体模块划分清晰,各模块功能及接口设计合理；单SOC芯片完成所有信号处理算法设计,信号处理框架设计合理,可实现了单一芯片同时产生3个台链、9个台的罗兰信号,并可同时对其中6个台实时时间信息编码,实现单一设备完成罗兰C接收设备定位、授时、抗干扰等指标的全部测试；高精度衰减器组的设计可以精确控制输出信号强度,保证罗兰C波形精确、完整,本信号发生设备可用于罗兰C接收机的时延测试和标定,以及接收机工作状态和性能指标的检测和校准,应用前景广阔。(The invention discloses a Rowland C comprehensive signal generating device which comprises a linear power supply module, a GPD/BD tame clock module, a signal generator core processing board, a high-precision signal attenuator group and a high-order band-pass filter module, wherein the signal generator is divided into the whole modules clearly, and the functions and interfaces of the modules are designed reasonably; the single SOC chip completes all signal processing algorithm designs, the signal processing framework is reasonably designed, 3 station chains and 9 station Rowland signals can be generated by the single chip simultaneously, 6 stations of the Rowland signals can be coded at the same time, and the single equipment can complete all tests of indexes such as Rowland C receiving equipment positioning, time service, interference resistance and the like; the design of the high-precision attenuator group can accurately control the intensity of an output signal, ensure the accuracy and the integrity of the Rowland C waveform, and the signal generating equipment can be used for time delay test and calibration of a Rowland C receiver and detection and calibration of the working state and the performance index of the receiver, and has wide application prospect.)

一种罗兰C综合信号发生设备

技术领域

本发明涉及信号与信息处理技术领，尤其涉及一种罗兰C综合信号发生设备。

背景技术

罗兰C的全称是远程导航，是上世纪60年代设计的一种远程双曲线无线电导航系统，作用距离可达2000公里,工作频率为100千赫，是一种陆、海、空通用的陆基导航定位系统。后续由于技术的改进，罗兰C系统进行了现代化改进，加入了Eurof i x编码技术，罗兰C系统具备了授时功能，是国际通用的长波高精度授时手段。

罗兰C接收设备技术也随之进步，从模拟硬限幅采样罗兰C接收机，到数字信号处理技术罗兰C接收机，从单台链接收，到双台链、多台链接收机，到目前最新的数字化长波授时接收机的研制中，除了对天接收实际信号进行测试外，还需要罗兰C信号发生器，产生各种稳定的持续的罗兰C激励信号，例如大小信号，ECD包络变化信号，不同信噪比条件下的信号，天波叠加信号，连续波叠加信号，交叉干扰信号，编码授时电文信号等，对接收设备的极限指标进行测试，验证，提升设备极限性能，同时可以对接收机的各种内部参数进行标定，是罗兰C导航授时接收机研制过程中不可缺少的仪器仪表。此外在罗兰C接收设备的生产、检验和交付过程中，也需要信号发生器对接收设备进行检验、检测。罗兰C综合信号发生设备是罗兰C接收机研制、生产、交付过程中必不可少的仪器仪表。

国内罗兰C设备的研制厂家，目前使用的还是上世纪90年代，从国外进口的A-8和LSG-5罗兰C模拟器，并且国外厂家都已经停产，这些模拟器已经使用多年，设备性能老化，并且这些模拟器功能不完善，不能完全满足最新接收设备的研制需求，主要缺陷表现在：

1、都是单台链信号设计，不能满足两个以上台链、多通道设备接收能力检验的需求；

2、没有办法叠加天波信号，不能检测不同强度、延时条件下天波干扰对设备的影响；

3、没有办法叠加连续波信号，不能检测不同条件下连续波干扰对设备的影响；

4、没有“Eurof i x”数据调制编码功能，不能检测设备解码功能，不能标定接收机内部延时，不能检测接收机解码通道数量；

5、没有和卫导设备时间同步功能，不能实时检测设备授时精度；

6、模拟器参数设置分辨率不够，不能满足精细测试的需求。

国内也有相关机构开展过模拟器研制工作，没有形成产品，也没有1款能够包含上述所有功能，本发明专利涉及的综合信号发生器是唯一能满足上述所有功能需求的设备。

发明内容

本发明的目的是为了解决现有技术中存在的缺陷，而提出的一种罗兰C综合信号发生设备。本罗兰C综合信号发生设备可作为信号源为罗兰-C接收机提供模拟的激励信号,可以模拟罗兰C信号的台链号、台号、噪声、场强、信号包周差变化、叠加天波连续波干扰信号、模拟时差定位功能、以及调制授时电文模拟台站授时功能等。

为了实现上述目的，本发明采用了如下技术方案：

一种罗兰C综合信号发生设备包括线性电源模块、GPD/BD驯服钟模块、信号发生器核心处理板、高精度信号衰减器组和高阶带通滤波器模块。

其中线性电源模块用于对市电进行整流和滤波，得到干净稳定的直流电压。用于GPD/BD驯服钟模块和信号发生器核心处理板的供电；

所述的GPD/BD驯服钟模块用于进行GPS/BD双模授时，具体包括GPS/BD数据接收模块、驯服时钟电路和高稳定恒温晶振。驯服时钟电路利用卫星定时接收机产生的1PPS对本地频率基准进行频率校准。将卫星定时接收机长期稳定度好的优点和本地频率标准短期稳定度好的特点进行结合；本模块电路采用FPGA作为核心算法处理器，二阶跟踪环路实时对比卫导1PPS和本地1PPS，测量出本地钟差，钟差结果采用滤波减少抖动，最后通过DAC电路对高稳定恒温晶振调整，从而得到稳定的10MHz脉冲。

信号发生器核心处理板：用于将授时后的数字信号转换成模拟信号，产生并输出罗兰C信号。

所述信号发生器核心处理板的硬件部分包括数字部分和模拟部分，优选的，数字部分和模拟部分隔离设计，减小数字电路对模拟电路的影响。

上述数字部分包括SOC平台，用于数字信号的处理；模拟部分包括电源芯片、DA转换芯片、低通滤波器、信号放大器和信号合路电路，用于模拟信号的处理。电信号通过SOC平台进行处理，然后通过DA转换芯片形成模拟信号，模拟信号通过低通滤波和2级信号放大，形成目标模拟信号。

SOC平台软件设计可分为框架设计和软件算法设计两部分，其中框架设计在ZYNQ7020 PL中实现，软件算法设计在ZYNQ 7020 PS中实现。

高精度信号衰减器组：通过信号衰减器精确控制信号的衰减，保持输出罗兰C脉冲波形的完整性。

高阶带通滤波器模块：通过滤波器对信号进行处理，减少带外噪声对信号质量的影响。

SOC平台在框架设计部分，为了实现信号发生器对3个台链，9个台的信号进行模拟，需要设置的参数包括：罗兰信号的幅值、包周差、发送时间、相位编码，天波干扰信号的幅值、延时参数，授时编码电文的调制(Eurofix调制)，以及噪声通道噪声的幅值、连续波干扰的幅值等。根据对罗兰C信号特点进行分析，同一个台链的1个主、2个副共3个信号在时间轴上顺序排列，按台链周期参数重复发送的特点，在框架设计上采用按台链分配FPGA(ZYNQ7020 PL)硬件资源，按台链并行处理的设计思路，各模块通过AXI高速数据总线、已经硬件中断和ARM处理器(ZYNQ 7020 PS)进行数据交换和控制处理。

优选的，所述SOC平台的框架部分包括：

同步模块，用于对各模块产生同步复位信号；

时钟模块，用于对外部10MHz时钟进行倍频，产生内部需要的100MHz时钟，同时对10MHz时钟进行分配；

时间测量模块，用于同步外部GPS1PPS，同时产生本地的1PPS，实时记录各通道GTP脉冲生成时间，实时递推计算天秒信息；

噪声通道，用于存储噪声信号数据和连续波信号数据到FPGA的BLOCK RAM中，按时钟节奏发送数据参数驱动DAC芯片，数据由ARM处理器计算生成通过数据总线发送过来；

三个信号通道，用于存储罗兰C信号的单个完整脉冲信号波形数据，这些数据包括信号幅值、包周差、天波幅值、天波延时；还存储了脉冲发送时序数据，包括发送时间、相位编码、Eurofix编码信息；

ARM处理器，用于实现包括对接口解析、信息发送、同步GPS时间、各模块的发送数据生成、发送时序的控制的功能；

各模块通过AXI高速数据总线、硬件和中断ARM处理器进行数据交换和控制处理。

优选的，所述SOC平台的软件部分包括对中断和任务进行调度。所述任务包括系统主任务和子任务，主任务用来运行嵌入式操作系统，完成各子任务的调度；所述子任务包括秒脉冲任务和三个信号通道的Eurofix编码任务。

优选的，所述主任务对子任务的调度流程包括以下步骤：

A1:嵌入式操作系统的初始化；

A2:罗兰C信号参数初始化；

A3:根据参数，依次计算罗兰C脉冲波形数据、计算不带Eurofix编码的时序数据、计算噪声通道数据，并将其全部存储到FPGA；

A4:发送同步指令，启动FPGA运行；

A5：查询串口状态，通过解析串口信息，判断罗兰C信号参数是否变化；如果罗兰C信号参数发生变化，则进行进入A3步骤；如果罗兰C信号参数没有发生变化，则进行进入步骤A6；

A6:查询各中断状态，发送任务调用；查询操作系统是否有任务需要运行；如果操作系统有任务需要进行，则切换到各子任务运行，然后继续进入步骤A5；如果操作系统没有任务需要进行，则进入步骤A5。

优选的，所述秒脉冲任务用于同步FPGA中天秒计数器，使ARM处理器秒和FPGA天秒时间一致；并解析GPS/BD模块发送的串口语句，提取年、月、日、时、分、秒等时间信息，实时更新ARM处理器中相关时间。

优选的，在所述Eurofix编码任务中，由FPGA中三个信号通道产生对应的中断发送给ARM处理器触发中断处理函数，调用每个通道对应的Eurofix编码任务。

优选的，所述中断产生的时间是一个台链中三个台站奇偶周期共48个脉冲发送完毕后，立刻产生中断；

当脉冲信号发送时序完成，由ARM处理器中的Eurofix编码任务计算下一组脉冲信号的发送时序，并在下一组脉冲信号发送前将时序数据发送给对应通道，控制脉冲信号发送。

优选的，所述高精度衰减器组包括五个信号衰减器，其中三个衰减器连接于信号通道，一个衰减器连接于噪声通道；衰减后的信号通过信号发生器处理板上的信号合路电路合成为一路信号，并最后通过一个总衰减器输出给高阶带通滤波器。

本发明的有益效果是：

(1)本信号发生器整体模块划分清晰，各模块功能及接口设计合理；

(2)单SOC芯片完成所有信号处理算法设计，信号处理框架设计合理，通过内部高速数据总线实时交换数据，实时处理中断需求，实现了单一芯片同时产生3个台链、9个台的罗兰信号，并可同时对其中6个台实时时间信息编码，实现单一设备完成罗兰C接收设备定位、授时、抗干扰等指标的全部测试；

(3)高精度衰减器组的设计可以精确控制输出信号强度，满足信号从25dBuv-114dBuv大动态范围输出，同时可以避免小信号的时候，DA芯片低位输出，保证罗兰C波形精确、完整。

综上，本信号发生器可模拟罗兰C信号的台链号、台号、噪声、场强、信号包周差变化，叠加天波连续波干扰信号、模拟时差定位功能、以及调制授时电文模拟台站授时功能等。因此设备可用于罗兰-C接收机的时延测试和标定,以及接收机工作状态和性能指标的检测和校准，应用前景广阔。

附图说明

图1为本信号发生设备各部分连接示意图；

图2为本信号发生设备线性电源模块方框图；

图3为本信号发生设备GPS/BD驯服钟模块方框图；

图4为本信号发生设备信号发生器处理板硬件部分框图；

图5为本信号发生设备SOC平台软件框架设计图；

图6为本信号发生设备子任务调取流程图；

图7为本信号发生设备秒脉冲任务流程图；

图8为本信号发生设备Eurofix编码任务流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

参照图1，罗兰C综合信号发生器包括线性电源模块、GPD/BD驯服钟模块、信号发生器核心处理板、高精度信号衰减器组和高阶带通滤波器模块。

其中，参考图2，线性电源模块用于对市电进行整流和滤波，得到干净稳定的直流电压。线性电源模块包括EMI滤波器、多级电容阵列滤波和CLC滤波器三级滤波。交流220V市电通过第1级EMI滤波器，减少市电干扰，通过环形变压器输出交流15V，经过整流桥整流和多级电容阵列滤波后，输出直流15V电压，通过TL431降压到DC12V后，最后通过第3级CLC滤波器得到干净稳定的直流电压。

参考图3，GPS/BD驯服钟包括GPS/BD接收模块、驯服时钟电路、高稳定恒温晶振。GPS/BD接收模块采用u-blox的专用授时模块LEA-M8T，授时精度可达20ns。驯服时钟电路利用卫星定时接收机产生的1PPS对本地频率基准进行频率校准。由于卫星定时接收机产生的1PPS具有一定的抖动，但其长期稳定度较好；本地频率基准短期稳定度较好，但存在频率漂移，因此利用1PPS来校正本地频率基准就结合了两者的优点，既具有卫星定时接收机长期稳定度好的优点，又具有本地频率标准短期稳定度好的特点。设备中，本电路采用FPGA作为核心算法处理器，二阶跟踪环路实时对比卫导1PPS和本地1PPS，测量出本地钟差，钟差结果采用滤波减少抖动，最后通过DAC电路对高稳定恒温晶振调整，从而得到稳定的10MHz脉冲。

信号发生器处理板用于将数字信号转换成模拟信号，产生并输出罗兰C信号，包括硬件部分和软件部分。

参考图4，信号发生器核心处理板的硬件部分包括接口、数字部分和模拟部分，所述数字部分包括SOC平台和开关电源，模拟部分包括电源芯片、DA转换芯片、低通滤波器、信号放大器和信号合路电路。电信号通过SOC平台进行处理，然后通过DA转换芯片形成模拟信号，模拟信号通过低通滤波和2级信号放大，形成目标模拟信号。

本信号发生器核心处理板的数字部分和模拟部分隔离设计，减小数字电路对模拟电路的影响。

模拟电源部分，采用了最新的LT3049和LT3045芯片，这两块芯片采用ADI公司最新型号的超低纹波线性稳压电源芯片，电源纹波输出在10uv以下，能够保证系统噪声不干扰信号输出；采用2片14位125MSPS的AD9767 DA转换芯片，组成高精度4通道信号输出；DA转换出的信号，通过低通滤波和2级信号放大，可输出±5V的信号。

数字部分采用ZYNQ 7020平台，ZYNQ 7020是Xilinx公司的1款FPGA+ARM的完整SOC平台，集成度高，配置方便灵活，给算法设计提供了发挥空间。

SOC平台软件设计可分为框架设计和软件算法设计两部分，其中框架设计在ZYNQ7020 PL中实现，软件算法设计在ZYNQ 7020 PS中实现。

在框架设计部分，为了实现信号发生器对3个台链，9个台的信号进行模拟，需要设置的参数包括：罗兰信号的幅值、包周差、发送时间、相位编码，天波干扰信号的幅值、延时参数，授时编码电文的调制(Eurofix调制)，以及噪声通道噪声的幅值、连续波干扰的幅值等。根据对罗兰C信号特点进行分析，同一个台链的1个主、2个副共3个信号在时间轴上顺序排列，按台链周期参数重复发送的特点，在框架设计上采用按台链分配FPGA(ZYNQ 7020PL)硬件资源，按台链并行处理的设计思路，各模块通过AXI高速数据总线、已经硬件中断和ARM处理器(ZYNQ 7020 PS)进行数据交换和控制处理。

参考图5，本SOC平台框架包括：

同步模块，用于对各模块产生同步复位信号；

时钟模块，用于对外部10MHz时钟进行倍频，产生内部需要的100MHz时钟，同时对10MHz时钟进行分配；

时间测量模块，用于同步外部GPS1PPS，同时产生本地的1PPS，实时记录各通道GTP脉冲生成时间，实时递推计算天秒信息；

由于要完美复现罗兰C信号的包络特征，DAC芯片的工作频率设置在10MHz，远高于罗兰C信号的载波频率100KHz；

噪声通道，用于存储噪声信号数据和连续波信号数据到FPGA的BLOCK RAM中，按时钟节奏发送数据参数驱动DAC芯片，数据由ARM处理器计算生成通过数据总线发送过来；

信号通道，用于存储罗兰C信号的单个完整脉冲信号波形数据，这些数据包括信号幅值、包周差、天波幅值、天波延时等；还存储了脉冲发送时序数据，包括发送时间、相位编码、Eurofix编码等信息。脉冲信号波形数据在ARM中一次生成发送给BLOCK RAM中存储下来，数据量比较大，参数不改变，脉冲信号数据不需要重复发送，减少了总线占用时间。

脉冲发送时序数据在每一组奇偶周期脉冲发送完毕后，产生中断给ARM，ARM读取时间测量模块的GTP脉冲达到时间，实时计算，发送时序数据到BLOCK RAM中暂存，直至本组数据发送完毕；信号通道在时钟驱动下，按10MHz时钟节拍，顺序读取脉冲信号波形数据和发送时序数据，驱动后端的DAC芯片；

ARM处理器，用于实现对接口解析、信息发送、同步GPS时间、各模块的发送数据生成、发送时序的控制等功能。在软件算法中详细介绍。

以上框架设计使用VHDL硬件编程语言在ZYNQ 7020中FPGA部分实现。

在软件算法设计部分，为了实现对处理多个中断，实时多任务的需求，需要对ARM处理器的资源进行精确管理。本设计中，采用ucosⅡ嵌入式操作系统对中断和任务进行调度。除了嵌入式操作系统主任务外，每个中断采用对应一个子任务进行处理，子任务包括：秒脉冲任务，三个通道Eurofix编码任务。

具体的，主任务用来运行嵌入式操作系统，完成各子任务的调度。参考图6，主任务对子任务的调度流程包括以下步骤：

A1:嵌入式操作系统的初始化；

A2:罗兰C信号参数初始化；

A3:根据参数，依次计算罗兰C脉冲波形数据、计算不带Eurofix编码的时序数据、计算噪声通道数据，并将其全部存储到FPGA；

A4:发送同步指令，启动FPGA运行；

A5：查询串口状态，通过解析串口信息，判断罗兰C信号参数是否变化；如果罗兰C信号参数发生变化，则进行进入A3步骤；如果罗兰C信号参数没有发生变化，则进行进入步骤A6；

A6:查询各中断状态，发送任务调用；查询操作系统是否有任务需要运行；如果操作系统有任务需要进行，则切换到各子任务运行，然后继续进入步骤A5；如果操作系统没有任务需要进行，则进入步骤A5。

在秒脉冲任务中，由FPGA中时钟测量模块的本地1PPS秒脉冲产生中断1，发送至ARM处理器触发任务。本任务主要用来同步FPGA中天秒计数器，使ARM处理器秒和FPGA天秒时间一致。如果系统处在GPS时间同步状态，本任务还将解析GPS/BD模块发送的串口语句，提取年、月、日、时、分、秒等时间信息，并实时更新ARM处理器中相关时间。参考图7，秒脉冲任务的执行具体包括以下步骤：

B1：初始化任务堆栈；

B2：判断本任务是否被调用；如果是，则进入步骤B3；如果不是，则继续判断本任务是否被调用；

B3：读取PPGA中的天秒时间；

B4：判断FPGA中天秒时间和ARM中秒时间是否一致；如果一致，则进入步骤B5；如果不一致，更新ARM中秒时间，再进入步骤B4。

B5：判断是否GPS同步模式；如果是，则进入步骤B6；如果不是，则进入步骤B2；

B6：解析GPS/BD模块发送的串口数据；

B7：判断和ARM中的年月日时分秒信息是否一致；如果一致，则进入步骤B2；如果不一致，更新ARM中的年、月、日、时、分、秒信息，再进入步骤B2。

在Eurofix编码任务中，由FPGA中信号通道1、2、3产生中断2、中断3、中断4发送给ARM处理器触发中断处理函数，调用每个通道对应的Eurofix编码任务。中断产生的时间是1个台链共3个台站奇偶周期共48个脉冲发送完毕后，立刻产生中断。此时一组脉冲发送时序已经完成，由ARM处理器中的Eurofix编码任务计算下一组脉冲的发送时序，并在下一组脉冲发送前将时序数据发送给对应通道，控制脉冲发送时间。参考图8，Eurofix编码任务的执行具体包括以下步骤：

C1：初始化任务堆栈；

C2：判断本任务是否被调用；如果是，则进入步骤C3；如果不是，则继续判断本任务是否被调用；

C3：判断整帧数据是否发送完毕；如果是，则进入步骤C4；如果不是，则进入步骤C7；

C3：读取FPGA中每个台最后一个GTP脉冲到达时的精确时间，精度10ns；

C4：读取ARM中运行的年、月、日、时、分、秒时间，根据最后一个GTP脉冲达到时间，推算下一组电文内容；

C5：进行CRC编码、RS编码；

C6：进行Eurofix编码，并将每个台编码后的数据分成15组。

C7：按顺序每个台取其中1组数据，形成罗兰C脉冲发送时序；

C8：发送数据到FPGARAM中缓存，待FPGA调用，然后继续进入步骤C2。

高精度衰减器组用于信号衰减。本实施例中选用了五个高精度1dB步进的信号衰减器，最大可衰减60dB，其中三个衰减器接信号通道，一个衰减器接噪声通道，衰减后的信号通过信号发生器处理板上的信号合路电路合成为一路信号，并最后通过一个总衰减器输出给高阶带通滤波器。本实施例中，通过这五个高精度衰减器组，可以单独精确控制每一个通道信号的衰减情况，通过总衰减器可以精确控制总信号的衰减情况。同时可以通过控制串口，设置同一通道内主台和副台信号强度之间的相对关系，这样可以尽量避免DA芯片低位数输出(需要小信号的情况)，尽可能保证输出罗兰C脉冲波形的完整性，达到高质量信号输出的目的。

高阶带通滤波器用于减少带外噪声对信号质量的影响。本实施例中的高阶带通滤波器是一个有源的8阶带通滤波器，滤波器带宽70-130Khz，可以进一步减少带外噪声对信号质量的影响。

本罗兰C综合信号发生设备集成度高，功能完善，单个设备可以测试目前最新的罗兰C导航授时接收机、监测接收机的所有技术指标，具体表现在：

(1)可同时产生3个台链、共9个台的罗兰C信号，满足多通道设备接收能力检验的需求；

(2)可以产生1dB分辨率、0.1us延时分辨率的天波信号，能精确检验不同条件下天波对设备的影响；

(3)可以同时产生2个1KHz、1dB分辨率的连续波干扰，能检测不同条件下连续波干扰对设备的影响；

(4)具备“Eurofix”数据调制编码功能，可同时编码6个台的信号，并且能实时同步卫导，精确溯源UTC时间，能检测设备解码功能，能标定接收机内部延时，能检测接收机解码通道数量，测定接收设备的授时精度；

(5)模拟器参数设置分辨率高，能满足精细测试的需求。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。