具体实施方式

以下，一边参照附图，一边对本发明的实施方式进行说明。

需要说明的是，公开内容只不过是一种例示，本领域技术人员能够容易地想到的在保持发明的主旨前提下的适宜变更当然包含在本发明的范围内。另外，附图中，为了使说明更明确，与实施方式相比，关于各部分的宽度、厚度、形状等，存在有示意性表示的情况，但仅是一种例示，并不限定本发明的解释。

另外在本说明书和各图中，对于在已出现过的图中与前述同样的要素，有时赋予相同的符号，并适当省略详细的说明。

此外，在实施方式中所用的附图中，也存在有根据附图而省略用于区别结构物而附加的影线(hatching)的情况。

(实施方式)

图1是本发明的形成有缓冲膜的基板的剖面图。如图1所示，在基板11上形成有缓冲膜12。

基板11例如为硅(Si)基板。除了Si以外，例如也可以为SOI(Silicon onInsulator)基板、Si以外的各种半导体晶体所形成的基板、蓝宝石等各种氧化物单晶所形成的基板、石榴石Al₃Fe₂Si₃O₁₂)基板、或者表面形成有多晶硅膜的玻璃基板等。对于这些基板，不仅可以为4英寸，也可以为6英寸、8英寸尺寸的基板。

基板11的取向可以为任意，如果为Si基板，则例如可以使用Si(100)、Si(110)、Si(111)等。

缓冲膜12包含在基板11上外延生长的氧化锆(ZrO₂)，并且由膜部12a与突出部12b构成。已知ZrO₂根据附加的能量而使得晶系发生单斜晶→四方晶→立方晶的相变，在本发明中，缓冲膜12具有四方晶的晶体结构。需要说明的是，缓冲膜12优选按照基板11的取向而外延生长。

需要说明的是，关于压电材料，已经报告了若晶系为四方晶、或者即使不是四方晶但含有四方晶，则性能提高，据认为，通过设置四方晶的氧化锆作为缓冲膜，从而对压电材料的单晶形成发挥有利的作用。

单晶的ZrO₂包含最大为8％的晶体缺陷，据认为，若存在有晶体缺陷，则缺陷的空位与邻近的原子朝着减小晶格应变的方向具有弹性力。据认为，该弹性力的程度与空位浓度成正比。本发明的缓冲膜12能够利用该弹性力，使其发挥使晶体结构可变的功能。

如图1所示，缓冲膜12具有突出部12b。据认为，像这样形成突出部12b是由于在缓冲膜12的成膜过程中原料浓度过饱和时，沿着晶体的某个轴、某个棱带有各向异性地生长而形成棱锥(pyramid)结构并进行晶体生长。

缓冲膜12的成分不仅可以包含ZrO₂，而且还可以包含稀土元素、碱土元素。在这些中，ZrO₂可以包含氧缺陷。另外，为了改善特性，可以包含Al、Sc、Mn、Fe、Co，Ni等过渡金属元素。

优选地，膜部12a为10nm以上即可，突出部12b为3～8nm。

图2显示在图1所示的缓冲膜12上形成有下部电极的基板的剖面图。下部电极包含在缓冲膜12上外延生长的导电膜13与膜16。导电膜13可以使用各种金属而形成，例如可以使用作为铂族元素的Ru、Rh、Pd、Os、Ir、Pt。已知这些材料彼此在物理/化学上性质类似。

膜16包含由下述通式(化学式1)表示的复合氧化物，例如钛酸锶(STO)、钛酸钌酸锶(STRO)、或者钌酸锶(SRO)。需要说明的是，满足0≤x≤1。

Sr(Ti_1-x，Ru_x)O₃…(化学式1)

关于下部电极，优选其表面为平面，导电膜13至少为20nm即可，关于膜16，其膜厚比导电膜13更薄即可。

图3显示在图2所示的基板上进一步形成有压电体膜14和作为上部电极的导电膜15的本发明的膜结构体101的剖面图。

压电体膜14的材料例如为钛酸锆酸铅(PZT)、钛酸钡(BaTiO₃)等钙钛矿型氧化物。或者，例如也可以使用三方晶系的铁酸铋(BiFeO₃)。同样地，可以使用三方晶系的铌酸锂(LiNbO₃)、钽酸锂(LiTaO₃)。另外，例如可以使用六方晶系的氮化铝(AlN)。

另外，例如，作为压电体膜14，可以使用钨青铜型强电介质膜或者铋层状结构强电介质膜。作为具有钨青铜型强电介质膜的晶体结构的材料，例如为Ba₂NaNb₅O₁₅。

铋层状结构强电介质膜的晶体结构由通式(Bi₂O₂)²⁺(A_m-1B_m O_3m+1)^2-(m＝1～5)、或者Bi₂A_m-1B_mO_3m+3(m＝1～5)表示，并在(Bi₂O₂)²⁺层之间具有多个类钙钛矿结构。铋层状结构强电介质例如为钛酸铋(Bi₄Ti₃O₁₂)。或者，例如可以使用钛酸铋镧(Bi_4-xLa_x)Ti₃O₁₂(0＜x＜1)。

不限于上述的压电体膜14，也可以使用具有钙钛矿结构的、YBa₂Cu₃O₇(YBCO)之类的钇系超导体、Bi₂SrCa₂Cu₃O₁₀(BSCCO)之类的铋系超导体作为材料而制成超导体膜14。

若使用用于形成上述这种压电体膜或超导体膜的材料，则可以在缓冲膜12上形成单晶的压电体膜14或超导体膜14。

在压电体膜14上形成导电膜15。导电膜15可以使用与导电膜13同样的材料。需要说明的是，通过膜16，能够期待提高导电膜13与压电体膜14之间的密接性等效果。

实施例

以下，基于实施例更详细地说明本实施方式。需要说明的是，本发明并不受到以下实施例的限定。

在实施例1-4中，使用(100)取向的Si基板作为基板11而制作图3所示的膜结构体101。关于压电体膜14，实施例1使用PZT(30/70)(Pb(Zr_0.3，Ti_0.7)O₃)、实施例2使用BTO(BaTiO₃)、实施例3使用BFO(BiFeO₃)、实施例4使用BLT((Bi_3.25，La_0.75)Ti₃O₁₂)作为溅射材料而进行成膜。

首先，在基板11上，通过电子束蒸镀法形成ZrO₂膜作为缓冲膜12。此时的条件如下所示。

装置：电子束蒸镀装置

压力：7.0×10^-3Pa

蒸镀源：Zr+O₂

O₂流量：10sccm

加速电压/发射电流：7.5kV/1.8mA

厚度：25nm

基板温度：600℃

图4(a)是在基板11之上形成ZrO₂膜作为缓冲膜12后观察其剖面而得的STEM图像。图4(b)的下图是基板11的电子衍射图，图4(b)的上图是缓冲膜12的电子衍射图。

如图4(a)所示，可知：缓冲膜12具备其表面为棱锥形状的突出部12b，由膜部12a与突出部12b构成。由图4(b)的上图可知，缓冲膜12是微细的ZrO₂单晶的集合体，在基板11的上表面外延生长。

图5显示缓冲膜12的各个成膜时间的基于STEM的剖面图。图5(a)显示形成1nm的缓冲膜12时的样子，图5(b)显示形成12nm的缓冲膜12时的样子，图5(c)显示形成15nm的缓冲膜12时的样子，图5(d)显示形成25nm的缓冲膜12时的样子。需要说明的是，在图5(b)-(d)中，以白色的虚线进行强调以便了解突起部12b的形状。

如图5(a)所示，可知：在缓冲膜12刚成膜后，并未形成突出部12b。此时的成膜时间为3秒。接下来，制作将缓冲膜12进行了1分钟的成膜的样品，观察其剖面(图5(b))。如图5(b)所示，可知：突出部12b的高度不均匀。接下来，制作将缓冲膜12进行了5分钟的成膜的样品，观察其剖面(图5(c))。如图5(c)所示，突出部12b的高度比图5(b)所示的突出部12b更均匀化。接下来，制作将缓冲膜12进行了8分钟的成膜的样品，观察其剖面(图5(d))。如图5(d)所示，突出部12b的高度比图5(b)或(c)所示的突出部12b更均匀化。

关于图5(b)-(d)所示的突出部12b的高度，基于各个图像而算出平均，图5(b)时为2.2nm，图5(c)时为3.33nm，图5(d)时为4.67nm。另外，关于突出部12b，形状为四棱锥，关于底面的对角线长度，图5(b)时为3.3nm，图5(c)时为5.0nm，图5(d)时为7.0nm。

根据以上结果，随着将缓冲膜12进行成膜，四棱锥的大小变大，突出部12b的高度随着成膜时间而变大。另外，当将缓冲膜12进行了0.05分钟(3秒)的成膜时(图5(a))的缓冲膜12视为平面并将表面积设为1.0时，图5(b)-(d)的缓冲膜12的表面积为1.30～1.60倍。

算出成膜速率，图5(a)时为3.33[nm/秒]，图5(b)时为2.0[nm/秒]，图5(c)时为0.50[nm/秒]，图5(c)时为0.50[nm/秒]，图5(d)时为0.52[nm/秒]。像这样，根据缓冲膜12不同膜厚的成膜速率可知：若形成比15nm更厚的膜，则成膜速率成为一定。

图6显示以后文中说明的方法测定将导电膜13和膜16成膜后的基于XRD的θ-2θ谱图而得的结果。如图6所示，根据峰的位置，可知作为缓冲膜12的ZrO₂具有在(200)面取向的四方晶的晶体结构。

接下来，在缓冲膜12上通过溅射法形成铂(Pt)膜作为导电膜13。此时的条件如下所示。

装置：DC溅射装置

压力：1.2×10^-1Pa

蒸镀源：Pt

电功率：100W

厚度：150nm

基板温度：450～600℃

图7是在缓冲膜12上成膜了Pt膜作为导电膜13后观察其剖面而得的STEM图像。图7(a)显示形成10nm的导电膜13时的样子，图7(b)显示形成20nm的导电膜13时的样子，图7(c)显示形成150nm的导电膜13时的样子。

如图7(a)所示，可知：即使为10nm的膜厚，导电膜13的表面也大致是平坦化的。而且，如图7(b)所示，通过设为20nm的膜厚，从而导电膜13的表面更加平坦化，即使在该状态下形成150nm，也如图7(c)所示地维持着平坦。

接下来，在导电膜13上，通过溅射法形成SrRuO₃(SRO)膜作为膜16。此时的条件如下所示。

装置：RF磁控溅射装置

功率：300W

气体：Ar

压力：1.8Pa

厚度：20nm

基板温度：600℃

接下来，在膜16上形成压电体膜14。在实施例1～4中，形成的条件相同，仅溅射材料不同。

装置：RF磁控溅射装置

材料：[实施例1：PZT(30/70)]Pb(Zr_0.3，Ti_0.7)O₃、

[实施例2：BTO]BaTiO₃、

[实施例3：BFO]BiFeO₃、

[实施例4：BLT](Bi_3.25，La_0.75)Ti₃O₁₂

功率：1500W

气体：Ar/O₂

压力：1.0Pa

基板温度：450℃

(实施例1)

在实施例1中，作为膜结构体101，以Si/ZrO₂/Pt/SRO/PZ/Pt的方式进行成膜。基板11使用Si(100)。需要说明的是，形成作为压电体膜14的PZT(30/70)后，使用Rigaku公司制的荧光X射线分析装置(AZX400)以XRF测定其膜厚，结果为1.0μm。

图8显示对实施例1的膜结构体101测定基于XRD法的θ-2θ谱图而得的结果。如图8所示，可知：PZT(30/70)优先在c轴取向。基于该X射线衍射图案而求出晶格常数a及晶格常数c，计算c/a轴比，结果为1.046。

图9显示观察膜结构体101的剖面中作为压电体膜14的PZT(30/70)而得的基于STEM的晶格图。如图9所示，确认了在压电体膜14中没有位错等晶格的混乱，为单晶。

图10显示对实施例1的膜结构体101中的各层进行基于XRD法的极图的测定而调查各层的膜的面内的取向关系的结果。图10(a)是Si(220)面的极图，图10(b)是ZrO₂(220)面的极图，图10(c)是Pt(220)的极图，图10(d)是PZT(202)的极图。

如图10(a)-(d)所示，可见4重对称性的峰，可知以面内的取向与基板一致的方式外延生长。

图11是显示实施例1的压电体膜14的极化的电压依赖性的曲线图。如图11所示，实施例1的压电体膜14显示良好的特性，残留极化Pr为50μC/cm²，矫顽电场Ec为180kV/cm。

(实施例2)

在实施例2中，以Si/ZrO₂/Pt/SRO/BTO的方式进行成膜。基板11使用Si(100)。需要说明的是，形成作为压电体膜14的BTO后，以XRF测定其膜厚，结果为1.0μm。

图12显示对实施例2的膜结构体101测定基于XRD法的θ-2θ谱图而得的结果。在图12中，上侧的曲线显示面外测定的结果，下侧的曲线显示面内测定的结果。

如图12所示，压电体膜14优先在(001)面取向。另外，由该测定结果计算压电体膜14的a轴長与c轴長，结果是a轴为0.4012nm，c轴为0.4262nm。因而c/a比成为1.044，可知与作为总体(bulk)数值的1.01相比，c轴长变长。

图13显示对实施例2的膜结构体101的基于φ扫描的X射线衍射图案的图。(a)是基板11的图案，(b)是压电体膜14的图案。由图13也可知，对于压电体膜14而言，与基板11在相同角度下具有4重对称轴，可知直至压电体膜14为止以Cube-On-Cube方式形成。

图14显示观察实施例2的膜结构体101的剖面中作为压电体膜14的BTO而得的基于STEM的晶格图。如图14所示，确认了在压电体膜14中未出现位错等晶格的混乱，为单晶。

图15是显示压电体膜14的极化的电压依赖性的曲线图。如图15所示，实施例2的压电体膜14显示出强电介质性。

图16是通过d33计对压电体膜14确认压电性的图。d33计是Lead Techno(株)制的d33常数测定装置(型号：LTFA-01)，即使没有作为上部电极的导电膜15也能够进行d33的测定。具体而言，是对膜结构体101施加力并以积分电路检测电荷量的变化的装置，若具备压电性，则如图16所示地通过以一定的时间间隔施加或不施加力，从而能够观测到脉冲形状的波形。需要说明的是，此时的d33值为24.88(pC/N)。

(实施例3)

在实施例3中，以Si/ZrO₂/Pt/SRO/BFO的方式进行成膜。基板11使用Si(100)。需要说明的是，形成作为压电体膜14的BFO后，以XRF测定其膜厚，结果为2.1μm。

图17显示对实施例3的膜结构体101测定基于XRD法的θ-2θ谱图而得的结果。在图17中，上侧的曲线显示面外测定的结果，下侧的曲线显示面内测定的结果。如图17所示，压电体膜14优先在(001)面取向。

图18是显示基于扫描的X射线衍射图案的图。(a)是基板11的图案，(b)是压电体膜14的图案。由图18也可知，形成压电体膜14后，与基板11在相同角度下具有4重对称轴，可知直至压电体膜14为止以Cube-On-Cube方式形成。

图19显示观察膜结构体101的剖面中作为压电体膜14的BFO而得的基于STEM的晶格图。如图19所示，确认了在压电体膜14中未出现位错等晶格的混乱，为单晶。

图20是显示压电体膜14的极化的电压依赖性的曲线图。如图20所示，实施例3的压电体膜14显示良好的特性，残留极化Pr为60μC/cm²，矫顽电场Ec为100kV/cm。

图21是显示关于压电体膜14的根据d33计的测定结果的图。如图21所示，可知压电体膜14具备压电性。需要说明的是，此时的d33值为16.69(pC/N)。

(实施例4)

在实施例4中，以Si/ZrO₂/Pt/SRO/BLT的方式进行成膜。基板11使用Si(100)。需要说明的是，形成作为压电体膜14的BLT后，以XRF测定其膜厚，结果为1.0μm。

图22显示对实施例4的膜结构体101测定基于XRD法的θ-2θ谱图而得的结果。图22显示面外测定的结果。如图22所示，压电体膜14优先在(001)面取向。

图23是显示基于扫描的X射线衍射图案的图。(a)是基板11的图案，(b)是形成了直至压电膜体14为止的图案。由图24也可知，形成压电体膜14后，与基板11在相同角度下具有4重对称轴，压电体膜14以Cube-On-Cube方式形成。

图24显示观察膜结构体101的剖面中作为压电体膜14的BLT而得的基于STEM的晶格图。如图24所示，确认了在压电体膜14中未出现位错等晶格的混乱，为单晶。需要说明的是，在图25中，W1为钙钛矿层，W2为氧化铋层。

图25是显示压电体膜14的极化的电压依赖性的曲线图。如图25所示，实施例4的压电体膜14显示出强电介质性，残留极化Pr为4μC/cm²，矫顽电场Ec为4.5kV/cm。

图26是显示对压电体膜14的根据d33计的测定结果的图。如图26所示，可知压电体膜14具备压电性。需要说明的是，此时的d33值为164.7(pC/N)。

(实施例5)

在实施例5中，以Si/ZrO₂/Pt/SRO/PZT的方式进行成膜。基板11使用Si(111)。需要说明的是，形成作为压电体膜14的PZT后，以XRF测定其膜厚，结果为1.0μm。需要说明的是，作为PZT的材料，使用Pb/Zr/Ti(130/52/48)的靶。

图27显示对实施例5中所制作的样品测定基于XRD法的θ-2θ谱图而得的结果。如图27所示，基板11、缓冲膜12、导电膜13、压电体膜14全部在(111)面取向。

图28显示以(111)面作为衍射面对实施例5中所制作的样品测定的根据XRD法的基于扫描的结果。如图28所示，基板11、导电膜13、压电体膜14显示出3重对称性。需要说明的是，导电膜13的峰虽然偏移60°，但仍为外延生长的单晶膜，压电体膜14也是外延生长的单晶膜。

(实施例6)

在实施例6中，以Si/ZrO₂/Pt/SRO/PZT的方式进行成膜。基板11使用Si(110)。需要说明的是，形成作为压电体膜14的PZT后，以XRF测定其膜厚，结果为1.0μm。需要说明的是，作为PZT的材料，使用Pb/Zr/Ti(130/52/48)的靶。

图29显示对实施例2中所制作的样品测定基于XRD法的θ-2θ谱图而得的结果。如图29所示，基板11、导电膜13优先在(110)面取向。

图30显示以(111)面作为衍射面对实施例6中所制作的样品测定的根据XRD法的基于扫描的结果。如图30所示，基板11、导电膜13、压电体膜14显示出2重对称性。由此，可以说压电体膜14是外延生长的单晶膜。

由实施例1-6的结果也可知，缓冲膜12按照基板11的取向而外延生长，在其之上成膜的各种压电体膜14也外延生长。据认为这是因为，如以下所说明地，在形成缓冲膜12后，缓冲膜12的晶体结构相应于在其之上成膜的压电材料而发生变化。

图31显示对形成了实施例1的PZT(30/70)膜的样品，STEM观察缓冲膜12与导电膜13的剖面而得的结果。如图31(a)所示，突出部12b间的长度为4.2nm。图31(b)是将突出部12b放大后的图。

图32显示对成膜了实施例3的BFO膜的样品，STEM观察缓冲膜12与导电膜13的剖面而得的结果。如图32(a)所示，突出部12b间的长度为3.9nm。图32(b)是将突出部12b放大后的图。

图33显示对成膜了实施例4的BLT膜的样品，STEM观察缓冲膜12与导电膜13的剖面而得的结果。如图33(a)所示，突出部12b间的长度为5.5nm。图33(b)是将突出部12b放大后的图。

如图31-33所示，突出部12b的高度会相应于压电体膜14的晶格常数而发生变化。例如，图32所示的BFO的a轴的晶格常数为0.3971nm，与图31的PZT及图33的BLT相比为最短。此时，如图32(b)所示，突出部12b的高度为6.3nm，据认为，在作为压电体膜14的BFO的成膜过程中，与晶格常数短的BFO相配合地，突出部12b向上方伸长。

另一方面，图33所示的BLT的a轴的晶格常数为0.5411nm，与图31的PZT及图32的BFO相比为最长。此时，如图33(b)所示，突出部12b的高度为2.8nm，据认为，在作为压电体膜14的BLT的成膜过程中，与晶格间隔长的BLT相配合地，突出部12b向下方压缩。

像这样，缓冲膜12特别是突出部12b相应于压电体膜14的种类而变形，进而缓冲膜12上的导电膜13和膜16的晶格间隔也发生变动。图34(a)是显示成膜了BFO膜时的导电膜13和膜16的界面的剖面的晶格图，图34(b)是显示成膜了BLT膜时的导电膜13和膜16的界面的剖面的晶格图。

关于如图34(b)所示地成膜了BLT膜时的导电膜13和膜16的分子间隔，比如图34(a)所示地成膜了BFO膜时的导电膜13和膜16的分子间隔更长。

(实施例7)

在实施例7中，以Si/ZrO₂/Pt/SRO/AlN的方式成膜。基板11使用Si(100)。直至SRO膜为止的制造条件与实施例1-6相同。AlN在以下条件下进行成膜。

装置：RF磁控溅射装置

功率：200W

气体：Ar

压力：0.5Pa

成膜时间：60分钟

基板温度：200℃

图35显示对于实施例7的膜结构体101，对AlN测定基于XRD法的进行了φ扫描的X射线衍射图案而得的结果。如图35所示，可知：对于AlN膜，显示6重对称性，在(0001)单一取向，呈单晶化。需要说明的是，图35所示的圆圈数字的1和2显示在面内旋转90°。

(实施例8)

在实施例8中，以Si/ZrO₂/Pt/SRO/LiNbO₃(LN)的方式进行成膜。基板11使用Si(100)。直至SRO膜为止的制造条件与实施例1-6相同。LN在以下条件下进行成膜。

装置：RF磁控溅射装置

功率：160W

气体：Ar/O₂比2％

压力：0.8Pa

成膜时间：9小时

基板温度：400℃

图36显示对于实施例8的膜结构体101，对LN测定基于XRD法的进行了φ扫描的X射线衍射图案而得的结果。如图35所示，可知：对于LN膜，显示4重对称性，在(001)单一取向，呈单晶化。

由以上实施例1～8的结果也可知，若在含锆的缓冲膜上形成外延生长的Pt膜及SRO膜，在其之上形成压电体膜，则能够形成单晶化的压电体膜。

附图标记说明

11：基板；

12：缓冲膜；

12a：膜部；

12b：突出部；

13、15：导电膜；

14：压电体膜/超导体膜；

16：膜；

101：膜结构体。