具体实施方式

以下通过特定的具体实施例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或营业，本申请中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。

本申请包含的每一层的组成可用任何适合的方式分析，例如二次离子质谱仪(SIMS)；每一层的厚度可用任何适合的方式分析，例如穿透式电子显微镜(TEM)或是扫描式电子显微镜(SEM)，用于配合例如于SIMS图谱上的各层深度位置。

根据本申请的一个方面，提供了一种外延结构。参见图1和图2，该外延结构包括n型层12、p型层17和位于两者之间的有源层15，有源层15包括In的第一浓度轮廓100，第一浓度轮廓100包括若干个第一峰形110。重掺杂层13位于n型层12和有源层15之间，且包括Si的第二浓度轮廓200，第二浓度轮廓200包括第二峰形210。电流扩展层14位于重掺杂层13和有源层15之间，且包括In的第三浓度轮廓300，第三浓度轮廓300包括若干个第三峰形310；第三峰形310的峰顶与第一峰形110的峰顶的最小距离为D₁，第三峰形310的峰顶与第二峰形210的峰顶的最小距离为D₂，且D₁与D₂的比值小于1:7。

通过调整第三峰形310的峰顶与第一峰形110的峰顶的最小距离D₁，使得电流扩展层14尽可能接近有源层15，在外延结构和采用外延结构的发光二极管受到静电冲击时能够有效地引导冲击电流，保护有源层15不易被静电击穿。同时，电流扩展层14与重掺杂层13之间的区域为电子存储区，且该电子存储区具有较大厚度，在受到静电冲击时该电子存储区可提供大量电子以抵消外界电场，降低外延结构和采用外延结构的发光二极管被静电击穿的风险，提升外延结构和采用外延结构的发光二极管的抗静电能力。

在一种实施方式中，参见图2，第三峰形310的峰顶与第一峰形110的峰顶的最小距离D₁小于20nm。较佳地，第三峰形310的峰顶与第一峰形110的峰顶的最小距离D₁小于15nm。

以第一浓度轮廓100包括N个第一峰形110、第三浓度轮廓300包括三个第三峰形310为例进行示例说明：

由图2可知，第一浓度轮廓100包括N个第一峰形110，N个第一峰形110沿深度增大的方向依次定义为第一峰形I、第一峰形II、…、第一峰形N。第三浓度轮廓300包括三个第三峰形310，三个第三峰形310沿深度增大的方向依次定义为第三峰形I、第三峰形II和第三峰形III。第三峰形I与第一峰形N相距最近，上述距离D₁为第三峰形I的峰顶与第一峰形N的峰顶之间的距离，且距离D₁小于20nm。

电流扩展层14与有源层15之间包括有第一中间层18，第一中间层18的厚度小于上述距离D₁。上述距离D₁包括三部分，具体包括第三峰形310中峰顶与靠近第一峰形110侧峰底的水平宽度D₁₁、第一中间层18的厚度D₁₂、以及第一峰形110中峰顶与靠近第三峰形310侧峰底的水平宽度D₁₃，第一中间层18的厚度D₁₂优选为等于或者大于上述D₁的80％。

第一中间层18为Si掺杂的GaN层，且Si的掺杂浓度为1.5×10¹⁷～5×10¹⁷cm^-3。第一中间层18的厚度较小，保证电流扩展层14尽可能接近有源层15以在外延结构和采用外延结构的发光二极管受到静电冲击时能够有效地引导冲击电流，保护有源层15不易被静电击穿，提升外延结构和采用外延结构的发光二极管的抗静电能力。另外，在电流扩展层14、重掺杂层13或者n型层12具有生长缺陷时，第一中间层18可避免有源层15受到上述生长缺陷的影响，改善有源层15的生长质量。

在一种实施方式中，参见图2，第三峰形310的峰顶与第二峰形210的峰顶的最小距离D₂大于150nm。较佳地，第三峰形310的峰顶与第二峰形210的峰顶的最小距离D₂大于200nm。

以第三浓度轮廓300包括三个第三峰形310为例进行示例说明：

由图2可知，第二浓度轮廓200包括一个第二峰形210。第三浓度轮廓300包括三个第三峰形310，三个第三峰形310沿深度增大的方向依次定义为第三峰形I、第三峰形II和第三峰形III。第三峰形III与第二峰形210相距最近，上述距离D₂为第三峰形III的峰顶与第二峰形210的峰顶之间的距离，且距离D₂大于150nm。

电流扩展层14与重掺杂层13之间包括有第二中间层19，第二中间层19的厚度小于上述距离D₂。上述距离D₂包括三部分，具体包括第三峰形310中峰顶与靠近第二峰形210侧峰底之间的水平宽度D₂₁、第二中间层19的厚度D₂₂以及第二峰形210中峰顶与靠近第三峰形310侧峰底的水平宽度D₂₃，第二中间层19的厚度D₂₂优选为等于或者大于上述D₂的80％。

第二中间层19为Si掺杂的GaN层，且Si的掺杂浓度为1×10¹⁸～2×10¹⁸cm^-3。第二中间层19为电子存储区，且厚度较大，在外延结构和采用外延结构的发光二极管受到静电冲击时第二中间层19可提供大量电子以抵消外界电场，降低外延结构和采用外延结构的发光二极管被静电击穿的风险，提升外延结构和采用外延结构的发光二极管的抗静电能力。

在一种实施方式中，电流扩展层14为GaN层和In_xGa_1-xN层交替组成的周期性超晶格结构，其中0≤x≤0.4。电流扩展层14中超晶格结构的周期数为3～30。每一周期内，电流扩展层14中的超晶格结构均以先GaN层后In_xGa_1-xN层的方式生长。单个周期内的GaN层的厚度介于8～10nm，单个周期内的In_xGa_1-xN层的厚度介于1～2nm。电流扩展层14的厚度优选为大于30nm，且小于80nm。

在一种实施方式中，有源层15为多层量子阱层，且为由In_yGa_1-yN势阱层和GaN势垒层交替组成的周期性超晶格结构，其中0≤y≤0.8。有源层15中超晶格结构的周期数为6～20。单个周期内的GaN势垒层的厚度介于4～12nm，单个周期内的In_yGa_1-yN势阱层的厚度介于2～4nm。

较佳地，单个周期内有源层15中In的掺杂浓度大于单个周期内电流扩展层14中In的掺杂浓度，也可以描述为In_yGa_1-yN势阱层中y的取值大于In_xGa_1-xN层中x的取值。

在一种实施方式中，参见图1，该外延结构还包括衬底10，衬底10包括但不限于蓝宝石衬底、碳化硅衬底、硅衬底或者氮化镓衬底，衬底10优选为蓝宝石衬底。衬底10上形成有缓冲层11，缓冲层11为非掺杂的GaN层。缓冲层11中远离衬底10的一侧表面形成有上述n型层12，n型层12为Si掺杂的GaN层，且Si的掺杂浓度为1×10¹⁹～3×10¹⁹cm^-3。

较佳地，有源层15与p型层17之间还包括有电子阻挡层16，电子阻挡层16为Mg掺杂的GaN层，Mg的掺杂浓度为1×10¹⁸～3×10¹⁸cm^-3。p型层17为Mg掺杂的GaN层，Mg的掺杂浓度为2×10¹⁸～8×10¹⁸cm^-3。

较佳地，n型层12与重掺杂层13之间还包括有低掺杂层，低掺杂层为Si掺杂的GaN层，且Si的掺杂浓度为1×10¹⁷～5×10¹⁷cm^-3。重掺杂层为Si掺杂的GaN层，且Si的掺杂浓度为1×10¹⁸～6×10¹⁸cm^-3。

下面以该外延结构的具体实施结构进行示例说明：

参见图1和图2，该外延结构自下而上包括衬底10、缓冲层11、n型层12、重掺杂层13、第二中间层19、电流扩展层14、第一中间层18、有源层15、电子阻挡层16和p型层17。有源层15包括In的第一浓度轮廓100，重掺杂层13包括Si的第二浓度轮廓200，电流扩展层14包括In的第三浓度轮廓300，其中，第三浓度轮廓300中第三峰形310的峰顶与第一浓度轮廓100中第一峰形110的峰顶的最小距离为D₁，第三浓度轮廓300中第三峰形310的峰顶与第二浓度轮廓200中第二峰形210的峰顶的最小距离为D₂，且D₁与D₂的比值小于1:7。

第一浓度轮廓100包括若干个第一峰形110，第二浓度轮廓200包括一个第二峰形210，第三浓度轮廓300包括若干个第三峰形310，上述距离D₁指的是相距最近的第三峰形310与第一峰形110之间的距离，上述距离D₂指的是相距最近的第三峰形310与第二峰形210之间的距离。

通过调整第三峰形310的峰顶与第一峰形110的峰顶的最小距离D₁，使得电流扩展层14尽可能接近有源层15，在外延结构和采用外延结构的发光二极管受到静电冲击时能够有效地引导冲击电流，保护有源层15不易被静电击穿，并且，电流扩展层14和有源层15之间的第一中间层18可避免有源层15受到电流扩展层14、重掺杂层13或者n型层12所产生的生长缺陷的影响，改善有源层15的生长质量。电流扩展层14和重掺杂层13之间的第二中间层19可作为电子存储区并在受到静电冲击时提供大量电子以抵消外界电场，降低外延结构和采用外延结构的发光二极管被静电击穿的风险。

上述外延结构的制备方法包括以下步骤：

S1、在衬底10上生长一层厚度为0.5～1.5μm的缓冲层11，缓冲层11为非掺杂的GaN层，且生长温度为500～600℃；

S2、在缓冲层11上生长n型层12，n型层12为Si掺杂的GaN层，且生长温度为1050～1150℃；n型层12中Si的掺杂浓度为1×10¹⁹～3×10¹⁹cm^-3；

S3、在缓冲层11上依次生长低掺杂层和重掺杂层13，低掺杂层为Si掺杂的GaN层，且生长温度为1050～1150℃；重掺杂层13为Si掺杂的GaN层，且生长温度为800～900℃；低掺杂层中Si的掺杂浓度为1×10¹⁷～5×10¹⁷cm^-3，重掺杂层13中Si的掺杂浓度为1×10¹⁸～6×10¹⁸cm^-3；

S4、在重掺杂层13上生长一层第二中间层19，第二中间层19为Si掺杂的GaN层，且生长温度为800～900℃；第二中间层19中Si的掺杂浓度为1×10¹⁸～2×10¹⁸cm^-3；

S5、在第二中间层19上生长一层厚度为8～10nm的GaN层，再生长一层厚度为1～2nm的In_xGa_1-xN层，以二者为一超晶格单元结构交替连续生长3～30个周期，此连续的超晶格结构即为电流扩展层14；In_xGa_1-xN层中x的取值介于0～0.4；该电流扩展层14的生长温度为800～900℃；

S6、在电流扩展层14上生长一层第一中间层18，第一中间层18为Si掺杂的GaN层，且生长温度为800～900℃；第一中间层18中Si的掺杂浓度为1.5×10¹⁷～5×10¹⁷cm^-3；

S7、在第一中间层18上生长一层厚度为4～12nm的GaN势垒层，再生长一层厚度为2～4nm的In_yGa_1-yN势阱层，以二者为一超晶格单元结构交替连续生长6～20个周期，此连续的超晶格结构即为有源层15；In_yGa_1-yN势阱层中y的取值介于0～0.8；该有源层15的生长温度为700～800℃；

S8、在有源层15上生长电子阻挡层16，电子阻挡层16为Mg掺杂的GaN层，且生长温度为900～1000℃；电子阻挡层16中Mg的掺杂浓度为1×10¹⁸～3×10¹⁸cm^-3；

S9、在电子阻挡层16上生长p型层17，p型层17为Mg掺杂的GaN层，且生长温度为800～900℃；p型层17中Mg的掺杂浓度为1×10¹⁸～3×10¹⁸cm^-3；

S10、最后，在惰性氛围下退火，退火时间为3～7分钟。

根据本申请的一个方面，提供了一种发光二极管，该发光二极管包括外延部分，且外延部分为上述实施例中的外延结构，这里对于外延部分的具体结构就不再一一赘述。

由以上的技术方案可知，通过调整第三峰形310的峰顶与第一峰形110的峰顶的最小距离D₁，使得电流扩展层14尽可能接近有源层15，在外延结构和采用外延结构的发光二极管受到静电冲击时能够有效地引导冲击电流，保护有源层15不易被静电击穿；同时，电流扩展层14与重掺杂层13之间的区域为电子存储区，且该电子存储区具有较大厚度，在受到静电冲击时该电子存储区可提供大量电子以降低外延结构和采用外延结构的发光二极管被静电击穿的风险，提升外延结构和采用该外延结构的发光二极管的抗静电能力。

进一步地，在电流扩展层14、重掺杂层13或者n型层12生长过程中产生生长缺陷时，位于电流扩展层14与有源层15之间的第一中间层18可避免有源层15受到上述生长缺陷的影响，改善有源层15的生长质量。

以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本申请的保护范围。