隐形半导体器件及其制备方法和应用
阅读说明：本技术 隐形半导体器件及其制备方法和应用 (Invisible semiconductor device and preparation method and application thereof ) 是由 张建亚 陆书龙 赵宇坤 邢志伟 周敏 于 2020-06-09 设计创作，主要内容包括：本发明公开了一种隐形半导体器件及其制备方法和应用。所述制备方法包括：在外延衬底上依次形成牺牲层、外延层和纳米柱阵列,所述外延层和纳米柱阵列均含有Ⅲ-Ⅴ族半导体材料；设置至少覆盖所述纳米柱阵列的绝缘材料层,并在所述绝缘材料层上加工出至少一个窗口,使至少部分的纳米柱阵列自所述窗口露出；在所述绝缘材料层的窗口处设置第一电极,使所述第一电极与从所述窗口暴露出的纳米柱阵列电连接,所述第一电极为透明电极,以及在所述绝缘材料层除窗口之外的区域上设置第二电极,从而形成隐形半导体器件。本发明提供的隐形半导体器件的使用寿命长,且该隐形半导体器件具有垂直型的纳米柱阵列,从而有利于释放外延应力,提高晶体质量。(The invention discloses an invisible semiconductor device and a preparation method and application thereof. The preparation method comprises the following steps: sequentially forming a sacrificial layer, an epitaxial layer and a nano-pillar array on an epitaxial substrate, wherein the epitaxial layer and the nano-pillar array both contain III-V family semiconductor materials; arranging an insulating material layer at least covering the nano-pillar array, and processing at least one window on the insulating material layer to enable at least part of the nano-pillar array to be exposed from the window; and arranging a first electrode at the window of the insulating material layer, electrically connecting the first electrode with the nano-pillar array exposed from the window, wherein the first electrode is a transparent electrode, and arranging a second electrode on the insulating material layer except the window, thereby forming the invisible semiconductor device. The invisible semiconductor device provided by the invention has long service life, and the invisible semiconductor device is provided with the vertical nano-pillar array, so that the release of epitaxial stress is facilitated, and the crystal quality is improved.)
技术领域
本发明涉及一种隐形半导体器件，特别涉及一种隐形半导体器件及其制备方法和应用，属于半导体器件技术领域。
背景技术
隐形，俗称“看不见”，而“透明”也可实现隐形的效果。近几年来，隐形技术受到了全世界越来越多的关注，它可应用于隐形飞机，隐形衣等，是梦寐人类以求的高精尖技术。为了能够实现隐形，有很多科研人员引入负折射率材料，希望通过复杂的电磁波调控来实现材料的“透明”。虽然该技术应用前景广阔，但是难度极大，距离真正的应用仍然需要很长的时间。因此，隐形技术在未来很长一段时间仍是世界性的难点。
半导体器件应用领域十分广阔，如蓝光发光器件(Light-emitting device,LED)和紫外探测器，可用于照明、图像显示、导弹检测、火灾检测、辐射检测和保密通讯等诸多领域。GaN(俗称氮化镓)基材料具有带隙宽、热导率高、物理化学性质稳定和抗辐射能力强等优点，且带隙连续可调。(Al,Ga)N材料的波长可覆盖200-365nm的紫外波段，(In,Ga)N材料可以覆盖可见光波段(380nm-400nm)，是目前制备半导体器件的理想选择，GaN基隐形半导体器件应用前景巨大，例如采用隐形发光器件的隐形显示设备可应用于汽车挡风玻璃导航、火车玻璃显示、智能皮肤等领域，而隐形探测器则可以大大的提高探测器的隐蔽性。因此，隐形半导体器件在军用与民用领域均有很高的应用价值。
虽然GaN基隐形半导体器件应用前景广阔，但是挑战极大，原因在于目前的半导体器件难以获得隐形的特性，而一些二维材料(如石墨烯)虽然具有透明(隐形)的特性，但是其没有半导体器件的功能，无法作为半导体器件独立使用。另一方面，现阶段没有对于隐形半导体器件的界定标准，而隐形的另一个近义词是透明，但是我们认为两者不能完全等同，隐形可以粗略的描述为透明度高。由于此方面的界定尚处于空白阶段，我们认为在可见光范围内(380nm-400nm)，半导体器件最小的透过率大于90％时可认为是隐形，而在50％-90％之间是半隐形。
一维(纳米柱)半导体材料可以缓解衬底失配带来的应力问题，提高晶体质量，与同厚度的薄膜相比，纳米柱结构有更高的透射率，即透明度更高。同时，纳米柱材料弯折时可避免材质间的挤压带来的损伤，进而提高柔韧性。目前，有报道(CN107785355A，Adv.Mater.2011,23,4614)提出先在SiO2/Si表面制备石墨烯，再生长GaN基纳米柱阵列(即一维GaN基材料)，最后将石墨烯与纳米柱剥离并转移到柔性衬底上；该方案理论上可以制备具有透明度的柔性器件，但也有一定的局限性：A.目前直接在石墨烯上直接外延生长一维GaN基材料尚不成熟，其外延晶体质量难以保证，在外延生长过程中，石墨烯也会在一定程度上被损坏；B.石墨烯本身是极薄的薄膜，单层石墨烯的厚度约0.1nm，石墨烯本身极易被损坏，换言之，将石墨烯与纳米柱同时剥离并转移到柔性衬底的这一步在实际操作中难度大，极易损坏石墨烯或纳米柱。
另一方面，也有文章报道采用胶带(Carbon 2018,130,390)或者一种硅氧烷(PDMS)材料(Nano Lett.2015,15,6958)将纳米柱阵列通过机械力直接剥离；尽管这种机械剥离的方式具有成本低且难度低的优势，但是通过机械力直接剥离的方式会损坏纳米柱整理的晶体质量和底部的均匀性，同时用于连接纳米柱的胶带或PDMS材料会降低剥离后薄膜的透明度。因此，能够制备出隐形半导体器件，同时兼具成本低且难度低的优势仍是业界亟待解决的技术问题。
发明内容
本发明的主要目的在于提供一种隐形半导体器件及其制备方法和应用，以克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种隐形半导体器件的制备方法，其包括：
在所述外延衬底上依次形成牺牲层、外延层和纳米柱阵列，所述外延层和纳米柱阵列均含有Ⅲ-Ⅴ族半导体材料；
设置至少覆盖所述纳米柱阵列的绝缘材料层，并在所述绝缘材料层上加工出至少一个窗口，使至少部分的纳米柱阵列自所述窗口露出；
在所述绝缘材料层的窗口处设置第一电极，使所述第一电极与从所述窗口暴露出的纳米柱阵列电连接，所述第一电极为透明电极，以及
在所述绝缘材料层除窗口之外的区域上设置第二电极，从而形成隐形半导体器件。
进一步的，所述的制备方法还包括：破坏所述牺牲层，以将所述牺牲层上的外延结构或隐形半导体器件整体剥离，将剥离后的外延结构或隐形半导体器件转移，使所述外延层直接设置在透明导电衬底上；其中，破坏所述牺牲层以实现外延结构或隐形半导体器件的转移的步骤可以在形成纳米柱阵列之后、形成隐形半导体器件之前或之后之间进行。
进一步的，所述的制备方法具体包括：在所述外延衬底的第一表面形成所述外延结构或隐形半导体器件，并在所述外延衬底与第一表面相背对的第二表面形成与所述牺牲层导通的电极，然后采用电化学刻蚀方式除去所述牺牲层。
进一步的，所述制备方法具体包括：在外延衬底的第二表面形成与所述牺牲层导通的电极(例如In球)，并用环氧树脂将该电极覆盖，以使电极与电化学溶液不导通；然后在电化学溶液(例如KOH溶液)中进行电化学刻蚀，以刻蚀除去牺牲层，其中，电化学刻蚀中采用的电压为U，0.2V≤U≤600V
进一步的，所述纳米柱阵列包括多个纳米柱，任一所述纳米柱包括沿远离外延层的方向依次形成的第一纳米柱、第二纳米柱和第三纳米柱。
进一步的，所述第一纳米柱、第二纳米柱和第三纳米柱中的至少一者为单层或者多层结构。
进一步的，所述第一纳米柱、第二纳米柱和第三纳米柱为n型掺杂或者p型掺杂的。
进一步的，所述第一纳米柱、第二纳米柱和第三纳米柱的n型掺杂或者p型掺杂浓度为1×1018-1×1024cm-3。
进一步的，所述第一纳米柱包括Al1-mGamN纳米柱，0＜m≤1，但不限于此。
进一步的，所述第二纳米柱包括In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱，0≤x≤1，0≤n≤1，0≤n+x≤1，但不限于此。
进一步的，所述第三纳米柱包括Al1-zGazN纳米柱，0＜z≤1，但不限于此。
进一步的，所述Al1-mGamN纳米柱、In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱、Al1-zGazN纳米柱中Al组分的含量或者In组分含量均匀分布或增大或者逐渐减小。
进一步的，所述第一纳米柱的高度为100nm-2000nm，所述第二纳米柱的高度为20nm-800nm，所述第三纳米柱的高度为0nm-800nm。
进一步的，所述单个纳米柱的直径不超过300nm。
进一步的，所述外延层为具有孔隙或缺陷的外延层。
进一步的，所述外延层为具有孔隙或缺陷的GaN外延层。
进一步的，所述外延层的孔隙或缺陷的密度大于1×1013m-2
进一步的，所述外延层的总厚度为H1，1nm≤H1＜600nm。
进一步的，所述牺牲层包括单层或多层Al1-bGabN层，其中，0≤b＜1，相邻两层对应的b值不同。
进一步的，所述牺牲层的厚度为H0，1nm≤H0＜100nm。
进一步的，所述外延衬底包括硅片、蓝宝石衬底、GaN自支撑衬底、碳化硅衬底、金刚石衬底、金属衬底以及覆盖有二维薄膜材料的衬底中的任意一种或两种以上的组合，但不限于此。
进一步的，所述透明导电衬底包括导电膜、二维薄膜材料以及表面形成有氧化铟锡或银纳米线的玻璃、环氧树脂、透明胶带中的任意一种，但不限于此。
进一步的，所述透明导电衬底上还形成有具有导电、透明和粘结特性的胶体。
进一步的，所述绝缘材料层的材质包括氧化硅。
进一步的，所述绝缘材料层的厚度为400nm。
进一步的，所述窗口的形状为多边形或圆形。
进一步的，所述窗口的直径或宽度为3-5000μm；
进一步的，所述第一电极的材质包括二维薄膜材料和银纳米线中的任意一种，但不限于此。
进一步的，所述第二电极为金属电极。
进一步的，所述第二电极的材质包括镍和/或金，但不限于此。
进一步的，所述第二电极环绕设置在所述窗口的四周区域；
进一步的，所述二维薄膜材料包括厚度在5nm内的石墨烯、氮化硼、二硫化钼、二硫化钨中的任意一种，但不下于此。
本发明实施例还提供了一种隐形半导体器件，其包括：外延层、设置在外延层上的纳米柱阵列、设置在所述纳米柱阵列表面的绝缘材料层以及第一电极、第二电极；
其中，所述绝缘材料层上还设置有窗口，所述纳米柱阵列表面的至少局部区域自所述窗口露出，所述第一电极为透明电极，且所述第一电极至少覆盖所述窗口并与位于所述窗口区域的纳米柱阵列表面电连接，所述第二电极设置在所述窗口以外的区域。
进一步的，所述外延层为具有孔隙或缺陷的外延层。
进一步的，所述外延层为具有孔隙或缺陷的GaN外延层。
进一步的，所述外延层的总厚度为H1，1nm≤H1＜600nm。
进一步的，所述纳米柱阵列包括垂直设置在所述外延层上的多个纳米柱，任一所述纳米柱包括自下而上依次叠层设置的第一纳米柱、第二纳米柱和第三纳米柱。
进一步的，所述第一纳米柱、第二纳米柱和第三纳米柱中的至少一者为单层或者多层结构。
进一步的，所述第一纳米柱、第二纳米柱和第三纳米柱为n型掺杂或者p型掺杂的。
进一步的，所述第一纳米柱包括Al1-mGamN纳米柱，0＜m≤1。
进一步的，所述第二纳米柱包括In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱，0≤x≤1，0≤n≤1，0≤n+x≤1。
进一步的，所述第三纳米柱包括Al1-zGazN纳米柱，0＜z≤1。
进一步的，所述Al1-mGamN纳米柱、In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱、Al1-zGazN纳米柱中Al组分的含量或者In组分含量均匀分布或逐渐增大或逐渐减小。
进一步的，所述第一纳米柱的高度为100nm-2000nm，所述第二纳米柱的高度为20nm-800nm，所述第三纳米柱的高度为0nm-800nm。
进一步的，所述单个纳米柱的直径不超过300nm。
进一步的，所述绝缘材料层的材质包括氧化硅，但不限于此。
进一步的，所述绝缘材料层的厚度为400nm。
进一步的，所述窗口的形状为多边形或圆形，例如，三角形、长方形、圆形等，但不限于此。
进一步的，所述窗口的直径或宽度为3-5000μm。
进一步的，所述第一电极的材质包括二维薄膜材料和银纳米线中的任意一种，但不限于此。
进一步的，所述二维薄膜材料包括厚度在5nm内的石墨烯、氮化硼、二硫化钼、二硫化钨中的任意一种，但不限于此。
进一步的，所述第二电极的材质包括镍和/或金，但不下于此。
进一步的，所述第二电极环绕设置在所述窗口的四周。
进一步的，所述外延层设置在透明导电衬底上。
进一步的，所述透明导电衬底包括导电膜、二维薄膜材料以及表面形成有氧化铟锡或银纳米线的玻璃、环氧树脂、透明胶带中的任意一种，但不限于此。
进一步的，所述透明导电衬底上还形成有具有导电、透明和粘结特性的胶体。
本发明实施例还提供了由所述的制备方法获得的隐形半导体器件或所述的隐形半导体器件于制作隐形显示设备或隐形探测器领域的用途。
进一步的，所述隐形显示设备包括但不限于汽车挡风玻璃导航、火车玻璃显示或智能皮肤。
与现有技术相比，本发明的优点包括：
1)本发明实施例提供了一种隐形半导体器件的使用寿命长，且该隐形半导体器件具有垂直型的纳米柱阵列，相比于传统的薄膜结构，更有利于释放外延应力，提高晶体质量；而且相比于有机材料，GaN基材料使用寿命长，抗腐蚀能力强；
2)本发明实施例提供了一种隐形半导体器件的实用性强：本发明实施例提供的隐形半导体器件结构是在外延过程中是直接生长成，无需额外的催化剂，降低了工艺难度；制备过程中所需的电化学刻蚀和光刻均是常规刻蚀工艺，精度要求不高，有利于提高实用性；
3)本发明实施例提供了一种隐形半导体器件成本可控：本发明实施例提供的器件外延是在外延过程中直接生长成，无需额外的催化剂，有利于降低外延成本；制备方案所需的电化学刻蚀和光刻均是常规刻蚀工艺，成本低廉；剥离后的原衬底也有助于衬底的重复利用。
附图说明
图1是本发明一典型实施案例中提供的一种隐形GaN基半导体器件的制备流程示意图；
图2是本发明一典型实施案例中提供的另一种隐形GaN基半导体器件的制备流程示意图；
图3是本发明一典型实施案例中提供的一种隐形GaN基半导体器件的结构示意图；
图4是本发明的实施例1中提供的一种GaN基半导体器件的外延结构示意图；
图5是本发明的实施例1中提供的器件剥离后的外延结构示意图；
图6是本发明的实施例1中提供的外延片表面第一次光刻后的结构示意图；
图7是本发明的实施例1中提供的外延片表面第二次制备电极后的结构示意图；
图8是本发明的实施例1中提供的外延片表面第二次光刻后的结构示意图；
图9是本发明的实施例1中提供的外延片表面第三次制备电极后的结构示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例还提供了一种隐形半导体器件，其包括：外延层、设置在外延层上的纳米柱阵列、设置在所述纳米柱阵列表面的绝缘材料层以及设置在所述绝缘材料层上的第一电极、第二电极；
其中，所述绝缘材料层上还设置有窗口，至少所述纳米柱阵列的局部自所述窗口内露出，所述第一电极为透明电极，且所述第一电极至少覆盖所述窗口逼并与位于窗口区域的纳米柱阵列接触或连接，所述第二电极设置第一电极上，且所述第二电极位于所述窗口以外的区域。
具体的，所述外延层为具有孔隙或缺陷的GaN外延层，所述外延层的总厚度为H1，1nm≤H1＜600nm。
具体的，所述纳米柱阵列包括垂直设置在所述外延层上的多个纳米柱，任一所述纳米柱包括自下而上依次叠层设置的Al1-mGamN纳米柱、In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱以及Al1-zGazN纳米柱；其中，0＜m≤1，0≤x≤1，0≤n≤1，0≤n+x≤1，0＜z≤1；优选的，所述Al1-mGamN纳米柱、In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱、Al1-zGazN纳米柱中的任意一者为单层或者多层结构；优选的，所述Al1-mGamN纳米柱、In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱、Al1-zGazN纳米柱中Al组分的含量或者In组分含量均匀分布或逐渐增大或逐渐减小。
具体的，Al1-mGamN纳米柱、In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱、Al1-zGazN纳米柱为n型掺杂或者p型掺杂的，n型掺杂或者p型掺杂的浓度为1×1018-1×1024cm-3；所述Al1-mGamN纳米柱的高度为100nm-2000nm，所述In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱的高度为20nm-800nm，所述Al1-zGazN纳米柱的高度为0nm-800nm；所述单个纳米柱的直径不超过300nm。
具体的，所述绝缘材料层的材质包括氧化硅，所述绝缘材料层的厚度为400nm；优选的，所述窗口的形状为多边形或圆形，例如，三角形、长方形、圆形等，优选的，所述窗口的直径或宽度为3-5000μm，优选的，所述第一电极的材质包括二维薄膜材料和银纳米线中的任意一种，优选的，所述二维薄膜材料包括厚度在5nm内的石墨烯、氮化硼、二硫化钼、二硫化钨中的任意一种，优选的，所述第二电极的材质包括镍和/或金等。
相对于传统的平面薄膜，本发明实施例提供的隐形半导体器件具有纳米柱阵列，不仅可以提高晶体质量，也能提高器件的透明度；另外，剥离工艺也有利于外延衬底的重复使用，降低成本；并且，本发明实施例提供的隐形半导体器件的实用性强，可为隐形半导体器件的发展和广泛应用提供技术支持。
请参阅图1，本发明实施例提供了一种隐形半导体器件的制备方法，其包括：
S1、在外延衬底的第一表面叠层生长牺牲层，牺牲层的总厚度为H0，1nm≤H0＜100nm；
S2、在所述牺牲层上叠层生长具有孔隙或缺陷的GaN外延层，总厚度为H1，1nm≤H1＜600nm；
S3、在所述GaN外延层上叠层生长具有半导体器件结构的纳米柱阵列；在所述外延衬底与第一表面相背对的第二表面制备刻蚀电极，并使刻蚀电极与牺牲层导通，然后采用电化学刻蚀的方式除去牺牲层，以将牺牲层上方的外延结构整体剥离出来，并转移至透明导电衬底表面；
S4、在纳米柱阵列上制作至少覆盖纳米阵列的绝缘材料层，并通过第一次光刻工艺在绝缘材料层上加工出包含多个图案窗口的图案阵列，图案窗口内的区域需要吸收或发射光子，图案窗口内的纳米柱阵列暴露在空气中，没有绝缘材料层覆盖，而图案窗口外的区域则有一层绝缘材料层覆盖，且该绝缘材料层中没有空隙；
S5、在绝缘材料层上制备或转移一层具有较高透明度的电极作为第一电极，并使所述第一电极与从所述图案窗口暴露出的纳米柱阵列电连接；
S6、通过第二次光刻工艺在第一电极上加工多个凹槽，以将该多个图案窗口分割开，凹槽的深度一直延伸至透明导电衬底，分割后的图案窗口区域之间不导通，且每个图案窗口四周都有一定面积的绝缘材料；
S7、在第一电极上与每个图案窗口的四周区域对应的区域制备金属电极作为第二电极，进而形成所述的隐形半导体器件，其中，分割后的图案窗口区域之间依然不导通，且图案窗口区域内有高透明度。
请参阅图2，在一些较为具体的实施方案中，一种隐形半导体器件的制备方法还可以包括：
S1、在外延衬底的第一表面叠层生长牺牲层，牺牲层的总厚度为H0，1nm≤H0＜100nm；
S2、在所述牺牲层上叠层生长具有孔隙或缺陷的GaN外延层，总厚度为H1，1nm≤H1＜600nm；
S3、在所述GaN外延层上叠层生长具有半导体器件结构的纳米柱阵列；
S4、在纳米柱阵列上制作至少覆盖纳米阵列的绝缘材料层，并通过第一次光刻工艺在绝缘材料层上加工出包含多个图案窗口的图案阵列，图案窗口内的区域需要吸收或发射光子，图案窗口内的纳米柱阵列暴露在空气中，没有绝缘材料层覆盖，而图案窗口外的区域则有一层绝缘材料层覆盖，且该绝缘材料层中没有空隙；
S5、在绝缘材料层上制备或转移一层具有较高透明度的电极作为第一电极，并使所述第一电极与从所述图案窗口暴露出的纳米柱阵列电连接；
S6、通过第二次光刻工艺在第一电极上加工多个凹槽，以将该多个图案窗口分割开，凹槽的深度一直延伸至透明导电衬底，分割后的图案窗口区域之间不导通，且每个图案窗口四周都有一定面积的绝缘材料；
S7、在第一电极上与每个图案窗口的四周区域对应的区域制备金属电极作为第二电极，进而形成所述的半导体器件，其中，分割后的图案窗口区域之间依然不导通，且图案窗口区域内有高透明度；
在所述外延衬底与第一表面相背对的第二表面制备刻蚀电极，并使刻蚀电极与牺牲层导通，然后采用电化学刻蚀的方式除去牺牲层，以将牺牲层上方的半导体器件整体剥离出来，并转移至透明导电衬底表面，以形成最终的隐形半导体器件。
当然，需要说明的是，破坏牺牲层并转移牺牲层以上的外延结构的步骤可以在制作形成纳米柱阵列之后、形成隐形半导体器件之前或的任意时机进行，本领域技术人员还可以根据具体情况进行外延结构的转移。
当然，本领域技术人员还可以通过机械力直接剥离的方式破坏牺牲层，然后再转移牺牲层之上的外延结构或隐形半导体器件的器件结构。
具体的，采用电化学刻蚀的方式除去牺牲层的过程具体包括：在所述外延衬底与第一表面相背对的第二表面制备形成与所述牺牲层导通的电极(例如可以是In球)，并用环氧树脂将该电极覆盖，以使电极与电化学溶液不导通；然后在电化学溶液(例如KOH溶液)中进行电化学刻蚀，以刻蚀掉牺牲层，电化学刻蚀中采用的电压为U，0.2V≤U≤600V。
具体的，所述透明导电衬底包括导电膜、二维薄膜材料，以及表面有一层氧化铟锡(ITO)或银纳米线的玻璃、环氧树脂、透明胶带；在转移纳米柱阵列前，也可在透明导电衬底上涂覆一层具有导电、透明和粘性特性的胶体，以更好的固定转移后的纳米柱阵列。
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中，为了清楚起见，可以夸大元件的形状和尺寸，并且相同的标号将始终被用于表示相同或相似的元件。
将理解的是，尽管在这里可使用术语“第一”、“第二”等来描述各种结构和工艺，但是这些结构不应受这些术语的限制，这些术语仅用于将一个结构或工艺与另一个结构或工艺区分开来。
请参阅图3，本发明一典型实施案例中提供的一种隐形半导体器件，其包括：GaN外延层11、设置在GaN外延层11上的纳米柱阵列、设置在所述纳米柱阵列表面的氧化硅层20、设置在所述氧化硅层20上的石墨烯电极30以及设置在所述石墨烯电极30上的Ni/Au电极50；
其中，所述氧化硅层20上还设置有窗口，至少所述纳米柱阵列表面的至少局部区域自所述窗口露出，所述石墨烯电极30为高透明电极，且所述石墨烯电极30至少覆盖在所述窗口上，并与位于窗口区域的纳米柱阵列电连接，所述Ni/Au电极50设置在石墨烯电极30上并环绕设置在所述窗口之外的外围区域。
具体的，所述GaN外延层11为具有孔隙或缺陷的GaN外延层，所述GaN外延层11的总厚度为H1，1nm≤H1＜600nm。
具体的，所述纳米柱阵列包括垂直设置在所述GaN外延层11上的多个纳米柱，任一所述纳米柱包括自下而上依次叠层设置的Al1-mGamN纳米柱12、In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱13以及Al1-zGazN纳米柱14；其中，0＜m≤1，0≤x≤1，0≤n≤1，0≤n+x≤1，0＜z≤1，所述Al1-mGamN纳米柱、In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱、Al1-zGazN纳米柱中Al组分的含量或者In组分含量均匀分布或增大或者逐渐减小；所述Al1-mGamN纳米柱12的高度为100nm-2000nm，所述In1-n-xAlnGaxN或氧化镓或氧化铟镓锌纳米柱13的高度为20nm-800nm，所述Al1-zGazN纳米柱14的高度为0nm-800nm；所述单个纳米柱的直径不超过300nm。
本发明提出了一种隐形半导体器件的制备方法，以下将通过具体的实施例来说明本发明的上述制备方法，但下述实施例仅是本发明的具体示例，不限定其全部。
实施例1
1)首先，将硅衬底置于分子束外延(Molecularbeamepitaxy,MBE)生长室中进行外延生长，见图4，具体包括如下步骤：
第一步，在n型掺杂的硅(Si)衬底的正面生长一层厚度约5nm的AlN牺牲层10；
第二步，在AlN牺牲层10上生长一层具有空隙或者缺陷的、厚度为20nm的Si掺杂的GaN外延层11，掺杂浓度为1×1022cm-3；
第三步，在GaN外延层11上生长一层高度约为500nm的Si掺杂的GaN纳米柱12，掺杂浓度为1×1022cm-3；
第四步，在GaN纳米柱12上生长一层厚度为50nm的In0.3Ga0.7N纳米柱13。
第五步，在In0.3Ga0.7N纳米柱13上生长一层厚度为10nm的Al0.2Ga0.8N纳米柱14，然后再在Al0.2Ga0.8N纳米柱14上生长一层Mg掺杂的厚度为100nm的GaN纳米柱15，掺杂浓度为1×1021cm-3；
也就是说，本实施例的Al1-bGabN材料中b取值为0，Al1-mGamN纳米柱中m取值为1，In1-n-xAlnGaxN纳米柱中x取值为0.7，n取值为0，实际样品中In组分会有波动，不均匀分布；Al1-zGazN纳米柱为两层结构，靠近In1-xGaxN纳米柱那层的z取值为0.8，厚度为10nm，另一层z取值为1，厚度为100nm；
2)在衬底Si背面制备刻蚀用的电极，刻蚀用的电极材料是In球，并用环氧树脂将电极覆盖，使电极与电化学溶液不导通；然后在KOH溶液中进行电化学刻蚀，电压约为5V，刻蚀掉AlN牺牲层10，剥离Si衬底后得到AlN牺牲层10之上的包含外延层和纳米柱阵列的外延结构，并将该外延结构转移至一面覆盖氧化铟锡(ITO)层16的玻璃片上，其中GaN外延层11设置在ITO层16上，形成的器件结构如图5所示；
3)在纳米柱阵列表面形成一层400nm的SiO2层20，并采用光刻工艺制备出包含多个正方形图案21的图案阵列，单个正方形图案的边长是300μm，正方形图案内没有材料覆盖，而正方形图案外的区域则有一层400nm的SiO2层20覆盖，且SiO2层上表面连在一起，没有空隙，获得的器件结构如图6所示；
4)在所SiO2层20的表面转移一层石墨烯30作为第一电极，石墨烯层30自所述正方形图案21区域与纳米柱阵列电性接触或连接，获得的器件结构如图7所示；
5)采用光刻工艺在石墨烯层30制备出细长的凹槽40，凹槽延伸刻蚀到ITO层或者玻璃层，以将SiO2层20上的多个正方形图案分割开，获得的器件结构如图8所示；
6)在石墨烯层30上与每个正方形图案的四周对应的区域制备Ni/Au 50作为第二电极，Ni/Au电极50可以为长方形，长度为500μm，宽度为200μm，如图9；该器件可作为发光器件使用，同时，该器件也可从ITO层16上出剥离出来，剥离过程可以是放在乙醇溶液中，然后将ITO层16与外延层11分离，获得的器件结构如图3所示；
7)如图3所示，还可以在Ni/Au电极50上接入细金线(即外接引线)60，便于连接电源或电路。
其中，GaN外延层11不仅作为纳米柱阵列的连接层，也是电流连接和扩展层，这样移除了剥离衬底和ITO层后可以显著的提高透射率，本发明实施例中提供的一种隐形半导体器件在没有SiO2层20的区域(即前述窗口区域)的透射率在可见光范围内(380nm-400nm)的最小值大于90％，则该区域可认为是隐形。
实施例2
本实施例与实施例1基本一致，不同之处在于本实施例中的In1-n-xAlnGaxN纳米柱中有6个In0.25Ga0.75N(15nm)/GaN(5nm)的类超晶格结构，即In0.25Ga0.75N(15nm)与GaN(5nm)交替设置，共有6个周期，其中相邻两层x的取值分别为0.75和1，n的取值均为0。另外，在转移的透明导电衬底表面有一层约1μm厚的水凝胶，用于固定纳米柱，该器件可作为发光器件使用。
实施例3
本实施例与实施例1基本一致，不同之处在于本实施例中的用50nm厚的氧化镓(Ga2O3)纳米柱代替In1-n-xAlnGaxN纳米柱，并且Al1-zGazN纳米柱的厚度为0，外延设备是金属有机化学气相沉积(MOCVD)设备，该器件可作为紫外探测器使用。
实施例4
本实施例与实施例1基本一致，不同之处在于本实施例中的在氧化硅层20上加工形成的图案是圆形，直径为500μm；第一电极所用的材料是银纳米线。
实施例5
本实施例与实施例1基本一致，不同之处在于本实施例中的In1-n-xAlnGaxN纳米柱中有5个Al0.2Ga0.8N(20nm)/GaN(6nm)的类超晶格结构，即Al0.2Ga0.8N(20nm)与GaN(6nm)交替设置，共有5个周期，其中相邻两层x的取值分别为0.8和1，n的取值分别为0.2和0；Al1-zGazN纳米柱中有5层，均为p型掺杂，从靠近In1-xGaxN纳米柱那层为第1层开始计算，第1层为5nm厚的AlN，z取值为0，第2层为6nm厚的Al0.1Ga0.9N，z取值为0.9，第3层为4nm厚的AlN，z取值为0，第4层为50nm厚的Al0.15Ga0.85N，z取值为0.85，第5层为30nm厚的GaN，z取值为1。
实施例6
本实施例与实施例1基本一致，不同之处在于本实施例中的牺牲层Al1-bGabN有2层，第1层为8nm厚的AlN层，b取值为0，第2层为5nm厚的Al0.15Ga0.85N层，b取值为0.85，并且用60nm厚的氧化铟镓锌纳米柱代替In1-n-xAlnGaxN纳米柱。
实施例7
本实施例与实施例1基本一致，不同之处在于本实施例中的Al1-mGamN纳米柱有2层，第1层为200nm厚的GaN层，m取值为1，第2层为250nm厚的渐变层，m取值从1渐变至0.75；用于纳米柱剥离后的透明导电衬底采用是覆盖有多层BN(俗称氮化硼)二维材料的透明胶带。
实施例8
1)首先，将硅衬底置于分子束外延生长室中进行外延生长，器件外延结构同实施例1，见图4；
2)在纳米柱阵列表面形成一层500nm的SiO2层20，并采用光刻工艺制备出包含多个正方形图案21的图案阵列，单个正方形图案的边长是300μm，正方形图案内没有材料覆盖，而正方形图案外的区域则有一层400nm的SiO2层20覆盖，且SiO2层上表面连在一起，没有空隙，如图6所示；
3)在SiO2层20的表面转移一层石墨烯30作为第一电极，石墨烯层30自所述正方形图案21区域与纳米柱阵列电性接触或连接，如图7所示；
4)采用光刻工艺在石墨烯层30制备出细长的凹槽40，凹槽延伸刻蚀到ITO层或者玻璃层，以将SiO2层20上的多个正方形图案分割开，如图8所示；
5)在石墨烯层30上与每个正方形图案的四周对应的区域制备Ni/Au电极50作为第二电极，Ni/Au电极50可以为长方形，长度为500μm，宽度为200μm，如图9，从而形成所述的隐形半导体器件；
6)在衬底Si背面制备刻蚀用的电极，刻蚀用的电极材料是In球，并用环氧树脂将刻蚀用的电极覆盖，使刻蚀用的电极与电化学溶液不导通；然后在NaOH、KOH或HNO3溶液中进行电化学刻蚀，电压约为20V，刻蚀掉AlN牺牲层10，以使Si衬底与AlN牺牲层10之上的隐形半导体器件的器件结构分离，并将该器件结构转移至透明树脂材料(如PET)上，其中，GaN外延层11在器件结构中不仅作为纳米柱阵列的连接层，也是电流连接和扩展层。
在制作形成半导体器件之后，再进行所述的剥离和转移步骤，以形成最终的隐形半导体器件，以此可降低器件工艺的难度，本发明实施例中提供的一种隐形半导体器件在没有SiO2层20的区域(即前述窗口区域)的透射率在可见光范围内(380nm-400nm)的最小值大于90％，则该区域可认为是隐形，若在50％-90％之间，则该区域可认为是半隐形。
与现有技术相比，本发明实施例提供了一种隐形半导体器件的使用寿命长，且该隐形半导体器件具有垂直型的纳米柱阵列，相比于传统的薄膜结构，更有利于释放外延应力，提高晶体质量；而且相比于有机材料，GaN基材料使用寿命长，抗腐蚀能力强。
本发明实施例提供了一种隐形半导体器件的实用性强：本发明实施例提供的隐形半导体器件结构是在外延过程中是直接生长成，无需额外的催化剂，降低了工艺难度；制备过程中所需的电化学刻蚀和光刻均是常规刻蚀工艺，精度要求不高，有利于提高实用性。
本发明实施例提供了一种隐形半导体器件成本可控：本发明实施例提供的器件外延是在外延过程中直接生长成，无需额外的催化剂，有利于降低外延成本；制备方案所需的电化学刻蚀和光刻均是常规刻蚀工艺，成本低廉；剥离后的原衬底也有助于衬底的重复利用。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：废弃蓝宝石衬底的再生方法及蓝宝石衬底