一种高压led芯片双iso工艺
阅读说明：本技术 一种高压led芯片双iso工艺 (Double ISO process for high-voltage LED chip ) 是由 李文涛 张亚 于 2021-07-21 设计创作，主要内容包括：本发明提供了高压LED芯片双ISO工艺,步骤包括：步骤一：在一长有外延层的基板上涂布第一光刻胶,利用第一光罩版进行曝光,然后显影、坚膜；步骤二：在所述步骤一基础上涂布第二光刻胶,利用第二光罩版进行曝光,然后显影、烘烤；步骤三：在所述步骤二基础上进行ICP刻蚀；步骤四：去除光刻胶。本发明提供的高压LED芯片双ISO工艺为连续两次光刻,一次ICP刻蚀,相比于现有工艺,减少了一道ICP刻蚀工序,降低双ISO工艺的成本,提高了生产效率。(The invention provides a double ISO process for a high-voltage LED chip, which comprises the following steps: the method comprises the following steps: coating a first photoresist on a substrate with an epitaxial layer, exposing by using a first photomask, and then developing and hardening; step two: coating a second photoresist on the basis of the first step, exposing by using a second photomask, and then developing and baking; step three: performing ICP etching on the basis of the second step; step four: and removing the photoresist. Compared with the prior art, the high-voltage LED chip double ISO process provided by the invention has the advantages that two times of continuous photoetching and one-time ICP etching are adopted, one ICP etching procedure is reduced, the cost of the double ISO process is reduced, and the production efficiency is improved.)
技术领域
本发明涉及半导体器件领域，具体涉及一种高压LED芯片双ISO工艺。
背景技术
随着半导体技术的不断发展，LED芯片以节能、高亮、耐久性高、寿命长、轻巧等优势占据照明、显示两大领域的主导地位，高压(HV)LED芯片更是极大的应用于球泡灯方向，高压(HV)LED芯片在芯片制作阶段，将每个独立的发光单元串联，减少了封装阶段焊线次数，节约了成本，更是大大提高了生产效率，高压(HV)LED芯片以电压高的优势，有效降低应用端的驱动成本；
随着技术逐渐的发展，目前高压产品逐渐推出双ISO工艺进行发光效率的提升，目前主流双ISO工艺采用的是先进行沟道光刻，干法刻蚀沟道处GaN，然后进行金属桥接处光刻，干法刻蚀桥接处GaN的工艺，以达到沟道和桥接双角度的效果；但是现有的工艺在成本上还需要进一步降低，同时对生产效率还需要提高。基于上述叙述，本发明在此基础上提供了一种高压LED芯片双ISO工艺的制造方法。
发明内容
本发明的目的是提供一种高压LED芯片双ISO工艺的制造方法，对现有双ISO工艺就行优化，降低双ISO工艺的成本，提高生产效率。
本发明采用以下技术方案解决上述技术问题的：
一种高压LED芯片双ISO工艺，步骤包括：
步骤一：在一长有外延层的基板上涂布第一光刻胶，利用第一光罩版进行曝光，然后显影、坚膜；
步骤二：在所述步骤一基础上涂布第二光刻胶，利用第二光罩版进行曝光，然后显影、烘烤；
步骤三：在所述步骤二基础上进行ICP刻蚀；
步骤四：去除光刻胶。
进一步地，所述第一光罩版中：10um≤c1＝d1≤20um，20um≤a1≤30um，2um≤b1≤10um；其中，a1为芯片内部隔离沟道宽度，b1为桥接宽度，c1、d1为不同方向上的芯片外围隔离沟道宽度。
进一步地，所述第二光罩版中：5um≤c2＝d2≤15um，5um≤a2≤15um，50um≤b2≤70um；其中，a2为芯片内部隔离沟道宽度，b2为桥接宽度，c2、d2为不同方向上的芯片外围隔离沟道宽度。
进一步地，所述第一光刻胶为正性光刻胶，厚度为6-12um；所述第一光刻胶坚膜温度为100-160℃，坚膜时间为30-60min。
进一步地，所述第二光刻胶为正性光刻胶，厚度为4-8um；所述第二光刻胶烘烤温度为80-110℃，烘烤时间为10-20min。
进一步地，所述第二光刻胶为正性光刻胶，步骤四完成后，沟道处外延层与基板夹角60°≤γ≤80°。
进一步地，所述第二光刻胶为正性光刻胶，步骤四完成后，桥接处外延层与基板夹角20°≤β≤50°，侧壁处外延层与基板夹角60°≤α≤80°。
进一步地，所述第二光刻胶为负性光刻胶，厚度为4-10um；所述第二光刻胶烘烤温度为50-80℃，烘烤时间为2-4min。
进一步地，所述第二光刻胶为负性光刻胶，步骤四完成后，沟道处外延层与基板夹角75°≤γ2＜90°。
进一步地，所述第二光刻胶为负性光刻胶，步骤四完成后，桥接处外延层与基板夹角20°≤β2≤50°，侧壁处外延层与基板夹角75°≤α2＜90°
本发明的优点在于：
1、本发明提供的高压LED芯片双ISO工艺为连续两次光刻，一次ICP刻蚀，对现有双ISO两次光刻，两次ICP刻蚀的工艺进行优化，相比于现有工艺，减少了一道ICP刻蚀工序，降低双ISO工艺的成本，提高了生产效率；
2、本发明提供了一种第二次光刻自由选择正负胶性的工艺，从而可以自由调节沟道和侧壁的刻蚀角度；其中，由于光刻胶的光敏性，通过改变光刻能量，可以在25°～85°范围内自由调节沟道和侧壁的刻蚀角度。
3、本发明中的所述第一光罩版中：10um≤c1＝d1≤20um，20um≤a1≤30um，2um≤b1≤10um；所述第二光罩版中：5um≤c2＝d2≤15um，5um≤a2≤15um，50um≤b2≤70um；其中，在第一光罩版中，a1为芯片内部隔离沟道宽度，b1为桥接宽度，c1、d1为不同方向上的芯片外围隔离沟道宽度；在第二光罩版中，a2为芯片内部隔离沟道宽度，b2为桥接宽度，c2、d2为不同方向上的芯片外围隔离沟道宽度；相对于现有技术中的切割道的宽度，其数值大幅度降低，从而增大发光面积，提升发光效率。
附图说明
图1是本发明第一光罩示意图；
图2是本发明第一次光刻完成后沿图1中A1线的剖视图；
图3是本发明第一次光刻完成后沿图1中B1线的剖视图；
图4是本发明某一实施例中第二光罩示意图；
图5是本发明某一实施例中第二次光刻完成后沿图4中A2线的剖视图；
图6是本发明某一实施例中第二次光刻完成后沿图4中B2线的剖视图；
图7是本发明某一实施例中ICP刻蚀完去胶后沿图4中A2线的剖视图；
图8是本发明某一实施例中ICP刻蚀完去胶后沿图4中B2线的剖视图；
图9是本发明某一实施例中第二光罩示意图；
图10是本发明某一实施例中第二次光刻完成后沿图9中A2线的剖视图；
图11是本发明某一实施例中第二次光刻完成后沿图9中B2线的剖视图；
图12是本发明某一实施例中ICP刻蚀完去胶后沿图9中A2线的剖视图；
图13是本发明某一实施例中ICP刻蚀完去胶后沿图9中B2线的剖视图；
其中，1、基板；2、外延层；3、光刻胶。
具体实施方式
下面结合具体实施方式对本发明做进一步说明，以下实施例旨在说明本发明而不是对本发明的进一步限定。以下实施例中所用的技术手段为本领域技术人员所熟知的常规手段，所有原料均为通用材料。
实施例1
如图1～8中，图1是本发明第一光罩示意图；图2是本发明第一次光刻完成后沿图1中A1线的剖视图；图3是本发明第一次光刻完成后沿图1中B1线的剖视图；图4是本发明某一实施例中第二光罩示意图；图5是本发明某一实施例中第二次光刻完成后沿图4中A2线的剖视图；图6是本发明某一实施例中第二次光刻完成后沿图4中B2线的剖视图；图7是本发明某一实施例中ICP刻蚀完去胶后沿图4中A2线的剖视图；图8是本发明某一实施例中ICP刻蚀完去胶后沿图4中B2线的剖视图；
本申请实施例1中提供的高压LED芯片双ISO工艺，步骤包括：
步骤一：在一长有外延层的基板上涂布第一光刻胶，利用第一光罩版进行曝光，然后显影、坚膜；
步骤二：在所述步骤一基础上涂布第二光刻胶，利用第二光罩版进行曝光，然后显影、烘烤；
步骤三：在所述步骤二基础上进行ICP刻蚀，将没有光刻胶保护的地方的外延层刻穿，刻蚀至基板；
步骤四：刻蚀完成后去除表面光刻胶。
其中：
第一光罩版中：c1＝d1＝15um，a1＝25um，b1＝6um；第二光罩版中：c2＝d2＝10um，a2＝10um，b2＝60um；
其中，在第一光罩版中，a1为芯片内部隔离沟道宽度，b1为桥接宽度，c1、d1为不同方向上的芯片外围隔离沟道宽度；在第二光罩版中，a2为芯片内部隔离沟道宽度，b2为桥接宽度，c2、d2为不同方向上的芯片外围隔离沟道宽度；
第一光刻胶为正性光刻胶，厚度为9um；第一光刻胶坚膜温度为130℃，坚膜时间为45min；第二光刻胶为正性光刻胶，厚度为6um；第二光刻胶烘烤温度为95℃，烘烤时间为15min；
步骤四完成后，沟道处外延层与基板夹角γ＝70°；桥接处外延层与基板夹角β＝35°，侧壁处外延层与基板夹角α＝70°。
实施例2,
在实施例1工艺的基础上，对各步骤中参数进行调整，其中：
第一光罩版中：c1＝d1＝10um，a1＝20um，b1＝2um；第二光罩版中：c2＝d2＝5um，a2＝5um，b2＝50um；
其中，在第一光罩版中，a1为芯片内部隔离沟道宽度，b1为桥接宽度，c1、d1为不同方向上的芯片外围隔离沟道宽度；在第二光罩版中，a2为芯片内部隔离沟道宽度，b2为桥接宽度，c2、d2为不同方向上的芯片外围隔离沟道宽度；
第一光刻胶为正性光刻胶，厚度为6um；第一光刻胶坚膜温度为100℃，坚膜时间为30min；第二光刻胶为正性光刻胶，厚度为4um；第二光刻胶烘烤温度为80℃，烘烤时间为10min；
步骤四完成后，沟道处外延层与基板夹角γ＝60°；桥接处外延层与基板夹角β＝20°，侧壁处外延层与基板夹角α＝60°。
实施例3
在实施例1工艺的基础上，对各步骤中参数进行调整，其中：
第一光罩版中：c1＝d1＝20um，a1＝30um，b1＝10um；第二光罩版中：c2＝d2＝15um，a2＝15um，b2＝70um；
其中，在第一光罩版中，a1为芯片内部隔离沟道宽度，b1为桥接宽度，c1、d1为不同方向上的芯片外围隔离沟道宽度；在第二光罩版中，a2为芯片内部隔离沟道宽度，b2为桥接宽度，c2、d2为不同方向上的芯片外围隔离沟道宽度；
第一光刻胶为正性光刻胶，厚度为12um；第一光刻胶坚膜温度为160℃，坚膜时间为60min；第二光刻胶为正性光刻胶，厚度为8um；第二光刻胶烘烤温度为110℃，烘烤时间为20min；
步骤四完成后，沟道处外延层与基板夹角γ＝80°；桥接处外延层与基板夹角β＝50°，侧壁处外延层与基板夹角α＝80°。
实施例4：
如图9～13所示，图9是本发明某一实施例中第二光罩示意图；图10是本发明某一实施例中第二次光刻完成后沿图9中A2线的剖视图；图11是本发明某一实施例中第二次光刻完成后沿图9中B2线的剖视图；图12是本发明某一实施例中ICP刻蚀完去胶后沿图9中A2线的剖视图；图13是本发明某一实施例中ICP刻蚀完去胶后沿图9中B2线的剖视图；
本申请实施例2中提供的高压LED芯片双ISO工艺，步骤包括：
步骤一：在一长有外延层的基板上涂布第一光刻胶，利用第一光罩版进行曝光，然后显影、坚膜；
步骤二：在所述步骤一基础上涂布第二光刻胶，利用第二光罩版进行曝光，然后显影、烘烤；
步骤三：在所述步骤二基础上进行ICP刻蚀，将没有光刻胶保护的地方的外延层刻穿，刻蚀至基板；
步骤四：刻蚀完成后去除表面光刻胶。
其中：
第一光罩版中：c1＝d1＝15um，a1＝25um，b1＝6um；第二光罩版中：c2＝d2＝10um，a2＝20um，b2＝60um；
其中，在第一光罩版中，a1为芯片内部隔离沟道宽度，b1为桥接宽度，c1、d1为不同方向上的芯片外围隔离沟道宽度；在第二光罩版中，a2为芯片内部隔离沟道宽度，b2为桥接宽度，c2、d2为不同方向上的芯片外围隔离沟道宽度；
第一光刻胶为正性光刻胶，厚度为9um；第一光刻胶坚膜温度为130℃，坚膜时间为45min；第二光刻胶为负性光刻胶，厚度为6um；第二光刻胶烘烤温度为65℃，烘烤时间为3
min；
步骤四完成后，沟道处外延层与基板夹角γ2＝80°；桥接处外延层与基板夹角β2＝35°，侧壁处外延层与基板夹角75°≤α2＜90°。
实施例5
在实施例4工艺的基础上，对各步骤中参数进行调整，其中：
第一光罩版中：c1＝d1＝10um，a1＝20um，b1＝2um；第二光罩版中：c2＝d2＝5um，a2＝5um，b2＝50um；
其中，在第一光罩版中，a1为芯片内部隔离沟道宽度，b1为桥接宽度，c1、d1为不同方向上的芯片外围隔离沟道宽度；在第二光罩版中，a2为芯片内部隔离沟道宽度，b2为桥接宽度，c2、d2为不同方向上的芯片外围隔离沟道宽度；
第一光刻胶为正性光刻胶，厚度为6um；第一光刻胶坚膜温度为100℃，坚膜时间为30min；第二光刻胶为负性光刻胶，厚度为4um；第二光刻胶烘烤温度为50℃，烘烤时间为2min；
步骤四完成后，沟道处外延层与基板夹角γ2＝75°；桥接处外延层与基板夹角β2＝20°，侧壁处外延层与基板夹角α2＝75°。
实施例6
在实施例4工艺的基础上，对各步骤中参数进行调整，其中：
第一光罩版中：c1＝d1＝20um，a1＝30um，b1＝10um；第二光罩版中：c2＝d2＝15um，a2＝15um，b2＝70um；
其中，在第一光罩版中，a1为芯片内部隔离沟道宽度，b1为桥接宽度，c1、d1为不同方向上的芯片外围隔离沟道宽度；在第二光罩版中，a2为芯片内部隔离沟道宽度，b2为桥接宽度，c2、d2为不同方向上的芯片外围隔离沟道宽度；
第一光刻胶为正性光刻胶，厚度为12um；第一光刻胶坚膜温度为160℃，坚膜时间为60min；第二光刻胶为负性光刻胶，厚度为10um；第二光刻胶烘烤温度为80℃，烘烤时间为4min；
步骤四完成后，沟道处外延层与基板夹角γ2＝89°；桥接处外延层与基板夹角β2＝50°，侧壁处外延层与基板夹角α2＝75°。
最后应说明的是：以上实施例仅用以说明本发明而并非限制本发明所描述的技术方案；本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换；而一切不脱离本发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围中。