阅读说明：本技术 基于柔性衬底的半导体外延结构、vcsel及制作方法 (Semiconductor epitaxial structure based on flexible substrate, VCSEL and manufacturing method ) 是由 李峰柱 田宇 刘潇杰 韩效亚 杜石磊 于 2019-10-24 设计创作，主要内容包括：本发明提供一种基于柔性衬底的半导体外延结构、VCSEL及制作方法,采用氟金云母作为衬底,既解决了现有半导体衬底不可弯折、不易剥离的问题,又兼顾了半导体器件的温度要求。对于缓冲层,多层第一GaInP缓冲层逐层渐变,呈现阶梯渐变趋势,通过在In组分阶变的相邻两层第一GaInP缓冲层之间插入In组分阶变方向相反的第二GaInP缓冲层,形成In组分波动渐变的结构,从而在缓冲层中引入压缩应力,增加了位错的相互作用,使表面更平滑,并进一步降低了穿透位错,提高了在氟金云母衬底上的外延层质量,实现了氟金云母衬底在半导体器件的运用。VCSEL具有可弯折、易剥离、外延层质量好、出光效率高等优点。(The invention provides semiconductor epitaxial structures based on flexible substrates, VCSELs and a manufacturing method, wherein fluorophlogopite is used as a substrate, the problems that an existing semiconductor substrate cannot be bent and is not easy to strip are solved, the temperature requirement of a semiconductor device is also considered, for a buffer layer, a plurality of GaInP buffer layers gradually change layer by layer to present a step gradual change trend, a second GaInP buffer layer with opposite In component step changing directions is inserted between two adjacent GaInP buffer layers with In component step changing, and a structure with In component fluctuation and gradual change is formed, so that compressive stress is introduced into the buffer layer, the interaction of dislocation is increased, the surface is smoother, the threading dislocation is further reduced by , the quality of epitaxial layers on the fluorophlogopite substrate is improved, and the application of the fluorophlogopite substrate In the semiconductor device is realized.)

基于柔性衬底的半导体外延结构、VCSEL及制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种基于柔性衬底的半导体外延结构、VCSEL及制作方法。

背景技术

VCSEL，全名为垂直腔面发射激光器(Vertical Cavity Surface EmittingLaser)，以砷化镓半导体材料为基础研制，有别于LED(发光二极管)和LD(Laser Diode，激光二极管)等其他光源，具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉、易集成为大面积阵列等优点，广泛应用于光通信、光互连、光存储等领域。

现有的VCSEL其基底通常为GaAs衬底，然而GaAs衬底由于其不可弯折、机械性能差、不易剥离等物理特性，限制了VCSEL在柔性器件中的应用。并且GaAs衬底会吸收波长在870nm以下的光，限制了器件的性能。

传统的柔性衬底多为PET等有机材料，但是PET材料的应用温度为200度以下，无法满足VCSEL等半导体器件的要求。

氟金云母单晶片的分式为KMg₃(AlSi₃O₁₀)F₂，属于单斜晶系，为典型的层状硅酸盐。耐温高达1200℃以上，在高温条件下，真空放气极低，以及具有耐酸碱、透明、可分剥和可弯曲等特点。目前的研究中，仅在氟金云母上生长C60薄膜或者金属(如钼钨硒合金)，还未有将氟金云母作为半导体外延衬底，其原因是半导体外延层在氟金云母衬底上生长比较困难。

因此，将氟金云母作为衬底应用在VCSEL等半导体器件中，具有重要意义。

发明内容

有鉴于此，本发明的目的为：提供一种基于柔性衬底的半导体外延结构及制作方法，采用氟金云母作为衬底，并且能够有效解决氟金云母在半导体器件中应用问题，使得半导体器件具有柔性特质。以及提供一种VCSEL及制作方法，VCSEL具有可弯折、易剥离、出光效率高等优点。

本发明采用的技术方案为：

一种基于柔性衬底的半导体外延结构，包括氟金云母衬底和设于氟金云母衬底上的缓冲层，所述缓冲层包括：

多层第一GaInP缓冲层和至少一层第二GaInP缓冲层，多层第一GaInP缓冲层自下而上依次设置且In组分逐层渐变；相邻两层第一GaInP缓冲层之间设有所述第二GaInP缓冲层，所述第二GaInP缓冲层与相邻两层第一GaInP缓冲层之间呈阶梯变化，该阶梯变化的方向与多层第一GaInP缓冲层渐变的方向相反。

进一步的，所述第二GaInP缓冲层为多层，氟金云母衬底与相邻的第一GaInP缓冲层之间设有第二GaInP缓冲层，第二GaInP缓冲层与相邻的第一GaInP缓冲层之间呈与多层第一GaInP缓冲层渐变方向相反的阶梯变化。

进一步的，多层的所述第一GaInP缓冲层的In组分逐层降低，所述第二GaInP缓冲层的In组分分别高于与其相邻的第一GaInP缓冲层的In组分。

进一步的，多层的所述第二GaInP缓冲层的In组分相同。

进一步的，多层的所述第二GaInP缓冲层的In组分自下而上逐层降低。

进一步的，所述第一GaInP缓冲层和第二GaInP缓冲层中的In组分的范围分别为0.48-0.62。

进一步的，所述缓冲层的第一层的晶格常数高于所述氟金云母衬底的晶格常数，所述缓冲层的最后一层的晶格常数低于所述氟金云母衬底的晶格常数。

本发明采用的另一个技术方案为：

一种基于柔性衬底的半导体外延结构的制作方法，包括：

提供一氟金云母衬底；

在所述氟金云母衬底上生长缓冲层，所述缓冲层包括：

多层第一GaInP缓冲层和至少一层第二GaInP缓冲层，多层第一GaInP缓冲层沿生长方向依次设置且In组分逐层渐变；相邻两层第一GaInP缓冲层之间设有所述第二GaInP缓冲层，所述第二GaInP缓冲层与相邻两层第一GaInP缓冲层之间呈阶梯变化，该阶梯变化的方向与多层第一GaInP缓冲层渐变的方向相反。

本发明采用的又一个技术方案为：

一种VCSEL，包括上述的基于柔性衬底的半导体外延结构，还包括：依次层叠于缓冲层上的N型DBR层、多量子阱层、氧化层和P型DBR层。

本发明采用的再一个技术方案为：

一种VCSEL的制作方法，包括：

提供一氟金云母衬底；

在所述氟金云母衬底上生长缓冲层，所述缓冲层包括：多层第一GaInP缓冲层和至少一层第二GaInP缓冲层，多层第一GaInP缓冲层沿生长方向依次设置且In组分逐层渐变；相邻两层第一GaInP缓冲层之间设有所述第二GaInP缓冲层，所述第二GaInP缓冲层与相邻两层第一GaInP缓冲层之间呈阶梯变化，该阶梯变化的方向与多层第一GaInP缓冲层渐变的方向相反；

在所述缓冲层背离所述氟金云母衬底的一侧依次生长N型DBR层、多量子阱层、氧化层和P型DBR层。

从上述描述可知：

(1)本发明的基于柔性衬底的半导体外延结构，采用氟金云母衬底，既解决了现有半导体衬底不可弯折、机械性能差、不易剥离的问题，又兼顾了半导体器件的温度要求。对于缓冲层，多层第一GaInP缓冲层逐层渐变，呈现阶梯渐变趋势，通过在In组分阶变的相邻两层第一GaInP缓冲层之间***In组分阶变方向相反的第二GaInP缓冲层，形成In组分波动渐变的结构，从而在缓冲层中引入压缩应力，增加了位错的相互作用，使表面更平滑，并进一步降低了穿透位错，提高了在氟金云母衬底上的外延层质量，实现了氟金云母衬底在半导体器件的运用。

(2)本发明的基于柔性衬底的半导体外延结构的制作方法，通过在氟金云母衬底上以In组分波动渐变的方式生长缓冲层，在缓冲层中引入压缩应力，在很大程度上降低了缓冲层在氟金云母衬底上的生长难度，并且制得表面平滑、晶体质量高的外延层，有效解决了氟金云母作为半导体衬底时缓冲层不易生长的问题，实现了氟金云母衬底在半导体器件的运用。

(3)本发明的VCSEL，采用氟金云母作为衬底，以及In组分波动渐变的特殊缓冲层设计，具有可弯折、易剥离、外延层质量好、出光效率高等优点。

(4)本发明的VCSEL制作方法，能够制得可弯折、易剥离、外延层质量好、出光效率高的VCSEL，而且制作工艺简单。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例的基于柔性衬底的半导体外延结构的结构示意图；

图2为本发明实施例的基于柔性衬底的半导体外延结构的缓冲层由下至上的In组分随厚度变化的示意图；

图3为本发明实施例的VCSEL的结构示意图；

图4为本发明实施例一的半导体外延结构的结构示意图；

图5为本发明实施例一的基于柔性衬底的半导体外延结构的半导体外延结构由下至上的晶格常数随厚度变化的示意图；

图6为本发明实施例三的VCSEL的结构示意图。

1、氟金云母衬底；2、缓冲层；21、第一GaInP缓冲层；22、第二GaInP缓冲层；3、N型DBR层；4、多量子阱层；5、氧化层；6、P型DBR层；7、第一分离限制异质结；8、第二分离限制异质结。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1-6：

本发明提供一种基于柔性衬底的半导体外延结构，包括氟金云母衬底1和设于氟金云母衬底1上的缓冲层2，所述缓冲层2包括：

多层第一GaInP缓冲层21和至少一层第二GaInP缓冲层22，多层第一GaInP缓冲层21自下而上依次设置且In组分逐层渐变；相邻两层第一GaInP缓冲层21之间设有所述第二GaInP缓冲层22，所述第二GaInP缓冲层22与相邻两层第一GaInP缓冲层21之间呈阶梯变化，该阶梯变化的方向与多层第一GaInP缓冲层21渐变的方向相反。从上述可知，多层第一GaInP缓冲层21的In组分呈阶梯上升或呈阶梯下降，相邻两层第一GaInP缓冲层21之间***In组分阶变方向相反的第二GaInP缓冲层22，如图1所示为本发明基于柔性衬底的半导体外延结构的结构示意图。如图2所示为缓冲层由下至上的In组分随厚度变化的示意图，其中横坐标指的是厚度，纵坐标指的是In组分，a1和a3分别为第一GaInP缓冲层的In组分，a2为第二GaInP缓冲层的In组分。需要说明的是，GaInP的晶格常数随In组分的减小而减小，随In组分的增大而增大，因此缓冲层的晶格常数随厚度变化的示意图与图2相同。

进一步的，所述第二GaInP缓冲层22为多层，氟金云母衬底1与相邻的第一GaInP缓冲层21之间设有第二GaInP缓冲层22，第二GaInP缓冲层22与相邻的第一GaInP缓冲层21之间呈与多层第一GaInP缓冲层21渐变方向相反的阶梯变化。

进一步的，多层的所述第一GaInP缓冲层21的In组分逐层降低，所述第二GaInP缓冲层22的In组分分别高于与其相邻的第一GaInP缓冲层21的In组分。

进一步的，多层的所述第二GaInP缓冲层22的In组分相同。

进一步的，多层的所述第二GaInP缓冲层22的In组分自下而上逐层降低。

本发明优选多层第一GaInP缓冲层的In组分逐层降低，呈阶梯下降趋势，第二GaInP缓冲层相对于相邻的第一GaInP缓冲层呈阶梯上升趋势。多层第二GaInP缓冲层的In组分可不变，也可逐层降低来实现缓冲层In组分的波动下降。当然，本发明优选第二GaInP缓冲层的In组分逐层降低的方式，如此缓冲层能够更容易和氟金云母衬底晶格匹配。

现有变质缓冲层采用组分逐层增加或缩小达到目标晶格常数，虽然能够阻挡位错向上延伸，但释放应力的效果不足，容易出现晶圆翘曲和表面粗糙的问题。与现有组分逐层渐变的缓冲层相比，本发明的缓冲层采用In组分波动下降的方式来使应变场更加均匀。在生长过程中，促使表面原子扩散在合适的位置并降低表面粗糙度；反过来，改善的表面形态导致阻止位错滑移的可能性降低，更好的释放应力。本发明的缓冲层，在相邻两层In组分阶变下降的第一GaInP缓冲层之间***In组分阶变方向相反的第二GaInP缓冲层，In组分为波动起伏的下降方式，在缓冲层中引入压缩应力，增加了位错的相互作用，使位错消失。

优选的，所述第一GaInP缓冲层21和第二GaInP缓冲层22中的In组分的范围分别为0.48-0.62。所述缓冲层2各层的厚度相同，In组分突变。

进一步的，所述缓冲层2的第一层的晶格常数高于所述氟金云母衬底1的晶格常数，所述缓冲层2的最后一层的晶格常数低于所述氟金云母衬底1的晶格常数。

In组分的范围在0.48至0.62之间，GaInP的晶格常数与氟金云母衬底的晶格常数较为接近。通过控制缓冲层的In组分在0.48-0.62范围内波动变化，来调节缓冲层的晶格常数由高于衬底波动下降至低于氟金云母，从而达到降低晶格失配、降低位错的目的，实现在氟金云母衬底上更好地生长外延层。

本发明还提供一种基于柔性衬底的半导体外延结构的制作方法，用于制作上述的基于柔性衬底的半导体外延结构，包括：

提供一氟金云母衬底；

在所述氟金云母衬底上生长缓冲层，所述缓冲层包括：

多层第一GaInP缓冲层和至少一层第二GaInP缓冲层，多层第一GaInP缓冲层沿生长方向依次设置且In组分逐层渐变；相邻两层第一GaInP缓冲层之间设有所述第二GaInP缓冲层，所述第二GaInP缓冲层与相邻两层第一GaInP缓冲层之间呈阶梯变化，该阶梯变化的方向与多层第一GaInP缓冲层渐变的方向相反。

缓冲层的具体设置参考上述基于柔性衬底的半导体外延结构，此处不再赘述。

请参考图3，本发明还提供一种VCSEL，包括上述的基于柔性衬底的半导体外延结构，还包括：依次层叠于所述缓冲层2上的N型DBR层3、多量子阱层4、氧化层5和P型DBR层6。

缓冲层的具体设置参考上述基于柔性衬底的半导体外延结构，此处不再赘述。

本发明还提供一种VCSEL的制作方法，用于制作上述VCSEL，包括：

提供一氟金云母衬底；

在所述氟金云母衬底上生长缓冲层，所述缓冲层包括：多层第一GaInP缓冲层和至少一层第二GaInP缓冲层，多层第一GaInP缓冲层沿生长方向依次设置且In组分逐层渐变；相邻两层第一GaInP缓冲层之间设有所述第二GaInP缓冲层，所述第二GaInP缓冲层与相邻两层第一GaInP缓冲层之间呈阶梯变化，该阶梯变化的方向与多层第一GaInP缓冲层渐变的方向相反；

在所述缓冲层背离所述氟金云母衬底的一侧依次生长N型DBR层、多量子阱层、氧化层和P型DBR层。

缓冲层的具体设置参考上述基于柔性衬底的半导体外延结构，此处不再赘述。

本发明通过缓冲层In组分波动下降的特殊设计，从而能够在氟金云母衬底上更好地生长外延层，为VCSEL结构提供更好的基础，并且由于采用氟金云母作为衬底，具有可弯折、易剥离的特点。同时，由于氟金云母衬底对200nm-2500nm光的不吸收，从而增加了光的透过，提高外量子效率，实现高出光率。

下面是本发明的具体实施例：

实施例一：

一种基于柔性衬底的半导体外延结构，如图4所示，包括氟金云母衬底1和设于氟金云母衬底1上的缓冲层2，所述缓冲层2包括：

多层第一GaInP缓冲层21和多层第二GaInP缓冲层22，多层第一GaInP缓冲21层自下而上依次设置于氟金云母衬底1上；相邻两层第一GaInP缓冲层21之间以及氟金云母衬底1与相邻的第一GaInP缓冲层21之间分别设有所述第二GaInP缓冲层22。即第二GaInP缓冲层22和第一GaInP缓冲层21由下至上依次交替设于氟金云母衬底1上。

多层的所述第一GaInP缓冲层21的In组分自下而上逐层降低，多层的所述第二GaInP缓冲层22的In组分自下而上逐层降低，所述第二GaInP缓冲层22的In组分分别高于与其相邻的第一GaInP缓冲层21的In组分。所述第一GaInP缓冲层21和第二GaInP缓冲层22中的In组分的范围分别为0.48-0.62，不包括端点值。所述缓冲层2的第一层的晶格常数高于所述氟金云母衬底1的晶格常数，所述缓冲层2的最后一层的晶格常数低于所述氟金云母衬底1的晶格常数。所述缓冲层2的各层厚度相同。

在一具体设置中，所述第一GaInP缓冲层21和第二GaInP缓冲层22分别为三层，缓冲层2总共包含6个子层。其半导体外延结构由下至上的晶格常数随厚度变化的示意图如图5所示，其中横坐标指的是厚度，纵坐标指的是晶格常数，b0为氟金云母衬底1的晶格常数，b1、b3和b5分别为由下至上三层第二GaInP缓冲层22的晶格常数，b2、b4和b6分别为由下至上三层第一GaInP缓冲层21的晶格常数。通过控制In组分在0.48-0.62的范围内变化(In组分的变化趋势与晶格常数的变化趋势相同)，来调节b1、b2、b3、b4、b5、b6的大小。为了引入压缩应力，在保证b2>b4>b6且b6<b0的前提下，使b1略大于衬底晶格常数、b1>b2、b3>b2且b5>b4，并且b1>b3>b5。本领域技术人员可以理解的是，符号“>”指的是大于，符号“<”指的是小于。

实施例二：

一种基于柔性衬底的半导体外延结构的生长方法，用于制作上述实施例一的基于柔性衬底的半导体外延结构，包括：

提供一氟金云母衬底；

在所述氟金云母衬底上生长缓冲层，该缓冲层包括多层第一GaInP缓冲层和多层第二GaInP缓冲层，多层第一GaInP缓冲层自下而上依次生长，相邻两层第一GaInP缓冲层之间以及氟金云母衬底与相邻的第一GaInP缓冲层之间分别设有所述第二GaInP缓冲层。具体的，可通过在氟金云母衬底上依次交替生长第二GaInP缓冲层和第一GaInP缓冲层多次，形成包括多层第一GaInP缓冲层和多层第二GaInP缓冲层的缓冲层。多层的所述第一GaInP缓冲层的In组分自下而上逐层降低，多层的所述第二GaInP缓冲层的In组分自下而上逐层降低，所述第二GaInP缓冲层的In组分分别高于与其相邻的第一GaInP缓冲层的In组分。所述第一GaInP缓冲层和第二GaInP缓冲层中的In组分的范围分别为0.48-0.62，不包括端点值。所述缓冲层的最后一层的晶格常数低于所述氟金云母衬底的晶格常数，所述缓冲层的第一层的晶格常数高于所述氟金云母衬底的晶格常数。

实施例三：

一种VCSEL，包括上述实施例一所述的基于柔性衬底的半导体外延结构，还包括：由下而上依次层叠于所述缓冲层2上的N型DBR层3、第一分离限制异质结7、多量子阱层4、第二分离限制异质结8、氧化层5和P型DBR层6，结构示意图如图6所示。

实施例四：

一种VCSEL的制作方法，用于制作上述实施例三的VCSEL，包括：

S1、提供一氟金云母衬底，将氟金云母衬底在氢气环境下高温烘烤一段时间，去除衬底表面杂质及排除吸附的气体。

S2、在氟金云母衬底上生长材质为GaInP、In组分的范围为0.48-0.62的缓冲层，生长压力为50mbar，生长温度为610℃。该缓冲层采用In组分波动下降的方式生长，具体的，所述缓冲层包括：多层第一GaInP缓冲层和多层第二GaInP缓冲层，多层第一GaInP缓冲层自下而上依次设置于氟金云母衬底上且In组分逐层降低；相邻两层第一GaInP缓冲层之间以及氟金云母衬底与相邻的第一GaInP缓冲层之间分别设有所述第二GaInP缓冲层，多层的所述第二GaInP缓冲层的In组分自下而上逐层降低，所述第二GaInP缓冲层的In组分分别高于与其相邻的第一GaInP缓冲层的In组分。所述第一GaInP缓冲层和第二GaInP缓冲层中的In组分的范围分别为0.48-0.62，不包括端点值。所述缓冲层的最后一层的晶格常数低于所述氟金云母衬底的晶格常数，所述缓冲层的第一层的晶格常数高于所述氟金云母衬底的晶格常数。所述缓冲层的各层厚度相同。

S3、在缓冲层背离氟金云母衬底的一侧生长N型DBR层，N型DBR层由厚度为光学厚度λ/4的具有不同折射率的AlGaAs(Al组分的范围为0.2-0.9)构成，周期为40，采用Si掺杂，掺杂浓度为3e18 cm^-3。

S4、在N型DBR层背离缓冲层的一侧生长材料为AlGaAs(Al组分的范围为0.3-0.6)的第一分离限制异质结，厚度为400nm，掺杂为Si，掺杂浓度为1.5e18cm^-3。

S5、在第一分离限制异质结背离N型DBR层的一侧生长多量子阱层，所述多量子阱层由3对InyGa1-yAs/AlxGa1-xAs(0<y<x<1)构成。

S6、在多量子阱层背离第一分离限制异质结的一侧生长材料为AlGaAs(Al组分的范围为0.3-0.6)的第二分离限制异质结，厚度为400nm，掺杂为C，掺杂为1.5e18 cm^-3。

S7、在第二分离限制异质结背离多量子阱的一侧生长材料为Al0.98GaAs的氧化层，厚度为30nm，掺杂C为3e18 cm^-3。

S8、在氧化层背离第二分离限制异质结的一侧生长P型DBR层，P型DBR层由厚度为光学厚度λ/4的具有不同折射率的AlGaAs(Al组分的范围为0.2-0.9)构成，周期为20，采用C掺杂，掺杂为3e18cm^-3。

综上所述，本发明氟金云母衬底相较于传统GaAs衬底具有一定的柔性，实现可弯折的柔性半导体器件；外延层与衬底可实现无损剥离，提高衬底的利用率，降低成本；还可在很大程度上提高VCSEL的出光效率。缓冲层In组分波动下降的特殊设计，解决了在氟金云母这种柔性衬底上直接生长外延层难度大的问题；缓冲层In组分范围为0.48-0.62的设置，使AlGaAs材料的XRD半峰宽显著降低，由原来的240降低到100，显著提高VCSEL晶体质量。

可以理解的，本发明中所述的“上”、“下”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。