阅读说明：本技术 一种基于fpga的零中频二次雷达应答脉冲提取方法 (FPGA-based zero intermediate frequency secondary radar response pulse extraction method ) 是由 杨见 邹亮 郝精一 刘永刚 于 2019-10-22 设计创作，主要内容包括：本发明公开了一种基于FPGA的零中频二次雷达应答脉冲提取方法,包括以下步骤：获取接收通道初始参数,设备上电后,将噪声均值初始化为初始噪声均值,根据初始参数和噪声均值计算接收通道噪声正偏门限和噪声负偏门限；缓存N组连续输入数据,对缓存的N组输入数据进行甄别,剔除输入数据中的信号数据并用噪声均值替代,得到N组噪声数据,对N组噪声数据求平均获得当前的噪声均值；将输入数据与当前噪声均值进行比较,大于均值的输出,再将输出的数据进行窄脉冲滤除处理,得到提取的应答脉冲序列。本发明通过对输入数据类型的甄别,准确提取其中的噪声数据获取动态噪声门限,减少了异常的噪声数据对后端解码的干扰,提升二次雷达设备的可靠性。(The invention discloses a zero intermediate frequency secondary radar response pulse extraction method based on an FPGA (field programmable gate array), which comprises the following steps of: acquiring initial parameters of a receiving channel, initializing a noise mean value into an initial noise mean value after equipment is powered on, and calculating a noise positive bias threshold and a noise negative bias threshold of the receiving channel according to the initial parameters and the noise mean value; caching N groups of continuous input data, screening the cached N groups of input data, eliminating signal data in the input data, replacing the signal data with a noise mean value to obtain N groups of noise data, and averaging the N groups of noise data to obtain a current noise mean value; and comparing the input data with the current noise mean value, outputting the data which is larger than the mean value, and then carrying out narrow pulse filtering processing on the output data to obtain the extracted response pulse sequence. According to the invention, through the discrimination of the types of the input data, the noise data in the input data is accurately extracted to obtain the dynamic noise threshold, so that the interference of abnormal noise data on the rear-end decoding is reduced, and the reliability of the secondary radar equipment is improved.)

一种基于FPGA的零中频二次雷达应答脉冲提取方法

技术领域

本发明涉及雷达信号处理领域，特别涉及一种基于FPGA的零中频二次雷达应答脉冲提取方法。

背景技术

本发明涉及二次雷达系统接收通道上的数据是由信号、噪声叠加而成，要完成对应答脉冲的正确解码，则需滤除噪声，提取出有用信号。

目前主要采用的应答脉冲提取方式为，设备调试/试验阶段根据系统噪声特性，统计出一个相对合理的噪声门限值，低于门限的数据认为是噪声予以丢弃，随后对处理后的数据进行窄脉冲滤除处理，提取出有用信号。

现有技术在应用在不同的设备中，会由于硬件差异等原因引起的噪声幅度也存在一定的差异。在设计冗余较小的系统，为保证设备的性能，则必须在每套设备上进行调整，设置合理的门限值，可移植性较差。对于采用零中频技术的二次雷达系统，由于本振泄露引起基带数据携带直流偏置，在视频数据中的表现则是底噪抬升。现有的静态噪声门限联合窄脉冲筛选技术显然已不能解决视频数据底噪抬升问题，会引起后端解码时解出错误的应答框架及编码信息。

发明内容

针对上述存在的问题：1)对于同样的设计应用于不同平台不能自动适应的问题；2)基带数据存在直流偏置引起的视频数据中底噪抬升问题，提供了一种能够实时更新噪声门限，避免基带数据存在直流偏置引起的视频数据中底噪抬升问题的零中频二次雷达应答脉冲提取方法。

本发明采用的技术方案如下：一种基于FPGA的零中频二次雷达应答脉冲提取方法，包括以下步骤：

S1、获取初始化参数，通过统计二次雷达设备在试验室状态下的数据，获取接收通道无信号输入时噪声数据初始参数，包括：初始最大正偏值、初始最大负偏值、初始噪声均值；

S2、定义两组缓存，第一组为数据缓存，存储连续N组输入数据，并为缓存中每一组数据定义一个偏置属性；第二组为噪声缓存，存储从数据缓存中甄别后的噪声数据；其中，N为大于0的自然数；

S3、设备上电后，数据缓存与噪声缓存中所有数据初始化为初始噪声均值，最大正偏值初始化为初始最大正偏值，最大负偏值初始化为初始最大负偏值，噪声均值初始化为初始噪声均值，根据最大正偏值、最大负偏值、噪声均值计算噪声正偏门限和噪声负偏门限；

S4、将输入数据分为相同两路输入，第一路输入数据存入数据缓存，通过噪声正偏门限和噪声负偏门限对数据缓存中数据类型进行甄别，若数据缓存中不存在信号数据，则将数据缓存中所有输入数据移入噪声缓存；若数据缓存中的信号数据，则将信号数据剔除并用噪声均值替换，再移入噪声缓存；计算噪声缓存中的噪声数据的均值得到当前噪声均值，再根据当前噪声均值，计算实时的噪声正偏门限、噪声负偏门限；S6、将第二路输入数据与当前噪声均值进行比较，大于均值的输出，其余的置零；其中，两路输入数据的处理过程为并行运行；

S5、将步骤S4输出的数据再进行窄脉冲滤除处理，得到提取的应答脉冲序列。

进一步的，所述步骤S1中噪声数据初始参数的具体获取方法为：在实验室环境且无信号输入状态下，采集二次雷达设备上电后的M组噪声数据，对M组噪声数据求算术平均得到初始噪声均值，噪声数据最大值与初始噪声均值运算得到初始最大正偏值，噪声数据最小值与初始噪声均值运算得到初始最大负偏值，其中，M为大于0的自然数。

进一步的，所述步骤S3噪声正偏门限和噪声负偏门限的计算方法为：定义噪声均值为m_N(t)，噪声正偏门限为x_MPO(t)，噪声负偏门限为x_MNO(t)，初始最大正偏值为NMPO_init，初始最大负偏值为NMNO_init，输入数据为x_I(t)；

噪声正偏门限x_MPO(t)的计算方法为：

x_MPO(t)＝m_N(t)+NMPO_init

噪声负偏门限x_MNO(t)的计算方法为：

进一步的，所述步骤S4，数据缓存中数据类型甄别的具体方法为：定义数据缓存中输入数据x_I(t)的偏置属性x_T(t)为：

当x_T(t)、x_T(t-1)、...、x_T(t-N-1)的值同时为1或同时为2时表示表示接收通道中的数据相对当前噪声均值存在一个固定偏置，数据缓存中的所有数据全为携带固定偏置的噪声数据；

当x_T(t)、x_T(t-1)、...、x_T(t-N-1)的值同时为0时，表示接收通道中的数据相对当前噪声均值不存在偏置，所有数据均为噪声数据；

当x_T(t)、x_T(t-1)、...、x_T(t-N-1)的值有部分为1或为2，其余为0时，表示数据缓存中存在部分信号数据。

进一步的，所述步骤S4，将数据移入噪声缓存的具体方法为：

当x_T(t)、x_T(t-1)、...、x_T(t-N-1)的值同时为1或同时为2或同时为0时直接将数据缓存中的N组数据移入噪声缓存；

当x_T(t)、x_T(t-1)、...、x_T(t-N-1)的值有部分为1或为2，其余为0时，将N组输入数据中不为0的数据用噪声均值替换后移入到噪声缓存中。

进一步的，所述步骤S4中还构建了计数器控制数据中信号剔除替换过程，计数器的具体构建方法为：定义一个计数器x_delay(t)，定义x_TA(t)为缓存的N组输入数据的偏移状态，即：

则计数器x_delay(t)的表达式为：

进一步的，所述步骤S4采用计数器控制数据中信号剔除替换具体过程为：

进一步的，所述步骤S5中窄脉冲滤除处理具体方法为：定义窄脉冲脉宽门限为200ns，将脉宽小于该门限的脉冲数据置零，否则保持原脉冲形状输出，最终得到二次雷达应答脉冲序列数据。

进一步的，所述零中频二次雷达应答脉冲提取方法基于FPGA并行运行架构开展设计，所有处理过程均以系统时钟沿为触发同时执行，实现实时提取应答脉冲序列。

进一步的，所述步骤S2中数据缓存和噪声缓存均为深度为256的移位寄存器，数据在每个系统时钟的上升沿存入缓存入口，缓存中其他数据依次向出口一位。

与现有技术相比，采用上述技术方案的有益效果为：本发明通过对原始输入数据类型的甄别，剔除数据中的信号，能够有效避免信号数据对求噪声均值的影响，结合随后的窄脉冲滤除环节，实时、高效、准确的提取二次雷达应答脉冲，减少异常的噪声数据对后端解码的干扰，在保证信号有效识别的同时，确保不会对系统带来其他不利影响，解决由静态噪声门限带来的系统识别概率下降、虚警率高等问题，提升二次雷达设备的可靠性。

附图说明

图1为本发明中应答脉冲提取方法原理框图。

图2是本发明一实施例中实现提取应答脉冲序列过程中输入数据与噪声门限仿真图。

图3是本发明一实施例中实现提取应答脉冲序列过程中剔除信号后的噪声数据仿真图。

图4是本发明一实施例中提取应答脉冲序列的结果仿真图。

具体实施方式

下面结合附图对本发明做进一步描述。

针对现有技术中在设计冗余较小的系统，为保证设备的性能，则必须在每套设备上进行调整，设置合理的门限值，可移植性较差；以及在采用零中频技术的二次雷达系统中，由于本振泄露引起基带数据携带直流偏置，在视频数据中的表现则是底噪抬升，导致的后端解码时解出错误的应答框架及编码信息，本发明提供了一种零中频二次雷达应答脉冲提取方法，通过对输入数据类型的甄别，准确提取其中的噪声数据并获取动态噪声门限，实时、高效、准确的提取二次雷达应答脉冲，减少异常的噪声数据对后端解码的干扰。

本发明的处理过程为：

第一步：将输入数据分两路进行处理，第一路进入缓存，剔除数据中的信号数据，准确提取输入数据中的噪声均值；第二路与第一路处理后提取的噪声均值进行比较后输出；

第二步：滤除第一步处理处理后数据中的窄脉冲，输出本算法最终输出，即二次雷达应答脉冲序列数据。

具体的实现方法如下：

1)获取初始化参数，通过统计二次雷达设备在试验室状态下的数据，获取接收通道无信号输入时噪声数据初始参数，包括：初始最大正偏值、初始最大负偏值、初始噪声均值；

2)定义两组缓存，第一组为数据缓存，存储连续N组输入数据，并为缓存中每一组数据定义一个偏置属性；第二组为噪声缓存，存储从数据缓存中甄别后的噪声数据；

其中，N为大于0的自然数；

3)设备上电后，数据缓存与噪声缓存中所有数据初始化为初始噪声均值，最大正偏值初始化为初始最大正偏值，最大负偏值初始化为初始最大负偏值，噪声均值初始化为初始噪声均值，根据最大正偏值、最大负偏值、噪声均值计算噪声正偏门限和噪声负偏门限；

4)将输入数据分为相同两路输入，第一路输入数据存入数据缓存，通过噪声正偏门限和噪声负偏门限对数据缓存中数据类型进行甄别，若数据缓存中不存在信号数据，则将数据缓存中所有输入数据移入噪声缓存；若数据缓存中的信号数据，则将信号数据剔除并用噪声均值替换，再移入噪声缓存；计算噪声缓存中的噪声数据的均值得到当前噪声均值，再根据当前噪声均值，计算实时的噪声正偏门限、噪声负偏门限；将第二路输入数据与当前噪声均值进行比较，大于均值的输出，其余的置零；

5)将步骤4)输出的数据再进行窄脉冲滤除处理，得到提取的应答脉冲序列。

本发明的原理框图如图1所示。

其中，步骤1)为该方法的初始化步骤，具体方法如下：

通过统计特性获取噪声初始化参数，接收通道无信号输入状态，采集10次上电后各4096组数据x_s(t)，通过运算分别获得算数平均值AVA_noise、最大值MAX_noise及最小值MIN_noise，以及间接运算获得无直流偏置时的初始噪声最大正偏值NMPO_init，初始最大负偏值NMNO_init；运算方法如下：

NMPO_init＝MAX_noise-AVA_noise；

NMNO_init＝MIN_noise-AVA_noise；

其中，步骤2)-5)为本方法中实时更新噪声门限并提取脉冲步骤，噪声偏移量是根据实时的噪声数据进行提取，

首先需要确定噪声数据x_N(t)的表达式，具体方法如下：

定义输入数据为x_I(t)，定义噪声均值为m_N(t)，定义x_MPO(t)为噪声(含携带一定偏移量的噪声)最大正偏值，x_MNO(t)为噪声最大负偏值，定义x_T(t)来标记输入数据x_I(t)的正反偏置类型。

噪声正偏门限表达式为：

x_MPO(t)＝m_N(t)+NMPO_init

噪声负偏门限表达式为：

输入数据x_I(t)的正反偏值类型表达式x_T(t)为:

输入数据类型通过数据缓存中的连续256组(可以为N,本实施例中采用256组)数据的正反偏置类型来甄别，具体甄别规则如下：

a)x_T(t)、x_T(t-1)、...、x_T(t-255)的值同时为1，即连续256组数据同时正偏，表示连续256组数据为连续正偏(相对当前偏置值存在正向偏移量)的噪声数据；

b)x_T(t)、x_T(t-1)、...、x_T(t-255)的值同时为2，即连续256组数据同时负偏，表示连续256组数据为连续负偏(相对当前噪声均值存在反向偏移量)的噪声数据；

c)x_T(t)、x_T(t-1)、...、x_T(t-255)的值全为0即数据既未正偏也未负偏，表示

256组数据全为未携带噪声偏置(相对当前偏置值无偏移量)的噪声数据；

d)x_T(t)、x_T(t-1)、...、x_T(t-255)的值有部分为1或为2，其余为0，表明输入数据中存在部分信号(偏置类型不为0的部分，无需判定其为有效信号或干扰信号)，其中，在a)、b)、c)的情况下直接将数据缓存中的256组数据移入噪声缓存中；仅在

d)情况下将256组输入数据中不为0的数据用噪声均值替换后再移入到噪声缓存中。

作为优选，上述数据缓存和噪声缓存均为深度为256的移位寄存器，数据在每个系统时钟的上升沿存入缓存入口，缓存中其他数据依次向出口一位。

由于噪声缓存中的噪声输入在发生变化，噪声均值也会变化，256组连续数据的正反偏置属性会逐个由1(或2)变化为0，为保证整个过程的完整，本发明定义了一个计数器x_delay(t)来控制控制噪声数据缓存过程，定义x_TA(t)统计256组数据在连续时间内的偏移状态。

根据256组数据在连续时间内的偏移状态，即可的到x_delay(t)的表达式：

进一步即可的到噪声数据x_N(t)的表达式：

噪声缓存的256组噪声数据求均值的得到当前噪声均值m_N(t)：

最后，根据当前时刻输入的输入数据与当前噪声均值进行比较，大于门限的输出，小于门限的数据置零，得到x_O(t)：

x_O(t)为输入数据中筛选后余下的二次雷达应答脉冲(序列)数据。

再将输出的数据进行窄脉冲滤除处理，随后输出的数据即提取的应答脉冲序列。

根据民航附件十中3.8.6.1.4节对二次雷达应答脉冲波形的要求，定义窄脉冲脉宽门限为200ns，脉宽小于此门限的脉冲数据置零，否则保持原脉冲形状输出，最终得到二次雷达应答脉冲序列数据。

本发明是基于FPGA(现场可编程逻辑门阵列)并行运行架构开展设计，故所有处理过程均以系统时钟沿为触发同时执行，从而实现实时提取应答脉冲序列，整个处理过程分为若干并行运行的进程。其中，两路输入数据是并行处理，第二路所比较的噪声均值为第一路数据加入噪声缓存后求得的噪声均值。

在MATLAB中对上述的应答脉冲序列提取方法进行仿真，如图2所示为输入数据与噪声正偏门限、噪声负偏门限以及噪声均值的仿真图，通过噪声门限的输入数据，即剔除信号后的噪声数据如图3所示，通过对剔除信号后的噪声数据和之前缓存的噪声数据求均值，获得更新后的噪声门限，根据更新后的噪声门限与输入数据进行比较处理得到提取的应答脉冲序列，如图4仿真图所示，可以看出，采用本发明中的方法能够有效的实现对应答脉冲序列的提取。

本发明通过对输入数据类型的甄别，提取其中的噪声数据，实时更新噪声均值获取动态噪声门限解决了现有技术中静态噪声门限联合窄脉冲筛选技术不能解决视频数据底噪抬升问题，减少异常的噪声数据对后端解码的干扰，在保证信号有效识别的同时，确保不会对系统带来其他不利影响，解决由静态噪声门限带来的系统识别概率下降、虚警率高等问题，提升二次雷达设备的可靠性。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。