具体实施方式

概述

本文所述的本发明的实施方案提供了一种新设计，其中通过将金属接触环完全移出发射极台面来显著减小VCSEL阵列中发射极之间的最小节距。限定台面的沟槽围绕VCSEL的光学发射区域设置而不完全包围光学发射区域。电极(例如，被配置为金属阳极触接触件)围绕台面设置在沟槽之间的间隙中。

使用这种设计方法，VCSEL阵列的节距能够相对于本领域已知的设备被减小，并且芯片上发射极的密度能够被增大。该创新使得可以增加从给定尺寸的芯片发射的总辐射通量，以及在VCSEL光束用于产生图案化的照明时生成更高分辨率的图案。尽管附图示出了具有一定数量的沟槽和围绕台面在环中对称地布置的电极的VCSEL，但本发明的原理可另选地使用较大或较小数量的沟槽和电极来实现，该较大或较小数量的沟槽和电极能够以对称布置和非对称布置两者具有相同的相对尺寸或不同的相对尺寸。

与本发明的实施方案相关联的VCSEL几何结构的变化和电极尺寸的减小往往会增大VCSEL电路的电阻，并因此可降低VCSEL阵列的电效率。为了抵消此类影响，在一些实施方案中，与电极电接触的透明导电层在光学发射区域上方延伸跨过台面。例如，包括氧化铟锡(ITO)的该层能够在电极的金属层上方或下方形成。该层可用于降低设备电阻并提高从电功率到光功率的功率转换效率。

本发明的原理能够在多种不同的设备技术中实现。例如，阵列中的VCSEL可具有上部反射镜，该上部反射镜包括由多个介电层构成或由多个外延P型层构成的分布式布拉格反射器(DBR)。此外，本发明的原理可应用于其他类型的VCSEL阵列，以及其他种类的固态发射极阵列，阅读本说明书之后，这对于本领域的技术人员而言将显而易见。所有这些另选具体实施被视为在本发明的范围内。

图1是根据本发明的实施方案的包括VCSEL 22的阵列的光电设备20的示意性前视图。下文更详细地描述了该概述图中所示的结构及其制备工艺。

VCSEL 22形成在半导体基板24(诸如GaAs晶片)上。每个VCSEL 22通过孔26从光学发射区域发射光学辐射(通常在近红外范围内)，该孔由VCSEL的台面内的氧化物禁闭层限定。VCSEL 22通过包围台面的沟槽28与其相邻物以物理和电的方式分开。沟槽28围绕每个VCSEL 22的光学发射区域设置而不完全包围光学发射区域。因此，电极30能够围绕台面设置在沟槽28之间的间隙中。这些电极用作阳极以将激发电流施用到VCSEL的光学发射区域。(该附图中未示出的阴极位于基板24的下侧上。)

图1所示的设计的有利之处在于，电极30位于VCSEL台面的区域之外，从而相对于本领域已知的设计减小每个VCSEL的总直径34。相邻VCSEL的沟槽28或电极30可重叠，这意味着某个沟槽或电极对于每对相邻VCSEL是共同的。该重叠使得VCSEL 22的阵列能够以基本上小于直径34的节距32形成在基板24上。(图1示出了具有重叠沟槽28的阵列，但包括重叠电极的方案也在随后的附图中示出。)

在图1以及在随后的附图中，沟槽28和电极30中的一些沟槽和电极被示意性地示出为具有与相邻VCSEL 22的某些沟槽和电极重叠的弓形形状。该特征只是为了便于说明而示出的。在实施过程中，彼此重叠的沟槽28实际上构成由相邻VCSEL共享的单个沟槽。重叠的两个电极30实际上可形成为由相邻VCSEL共享的单个电极；或者，这两个重叠的电极可另选地在尺寸上受到限制，使得它们不重叠，在这种情况下，每个电极仅服务于其自身的VCSEL。

尽管图1示出了VCSEL的直线阵列，其中相同尺寸的四个沟槽和四个电极包围每个VCSEL，但在另选的实施方案中(附图中未示出)，可使用不同数量、尺寸和布置的沟槽，以及包围台面的沟槽之间的间隙中的其他尺寸和形状的电极。此类布置还可支持VCSEL的不同阵列几何结构，例如六边形阵列。

具有电介质DBR的VCSEL阵列

图2A和图2B分别是根据本发明的实施方案的阵列36中一对VCSEL 22的示意性前视图和剖视图。图2B中的剖面图是沿图2A中标记为“IIB-IIB”的线截取的。图3B、图5B和图6B中的剖视图由对应的前视图中的类似剖面线限定。在图2A中，VCSEL 22被取向成使得相邻VCSEL的电极30重叠；而在图3A中，重叠发生在沟槽28之间(如图1所示)。

阵列36由沉积在半导体基板24的上侧上的薄膜层形成。(为方便起见，术语“上部”和“下部”随意使用，以指示剖视图中所示的视图中的层顺序。)基板24上的第一组薄膜层(通常为具有不同的相应折射率的N型外延层)限定下部分布式布拉格反射器(DBR)叠堆42。沉积在下部DBR叠堆42上方的第二组薄膜层包括多量子阱(MQW)层40和覆盖氧化物层46。沟槽28蚀穿MQW层40以限定每个VCSEL 22的台面(如图3B中明确所示)。在每个台面中蚀刻氧化物层46以形成孔26，继而在每个台面内限定光学发射区域43。

第三组薄膜层形成在MQW层40上方(并且因此形成在光学发射区域43上方)以限定上部DBR叠堆44。在本实施方案中，上部DBR叠堆44包括具有不同的相应折射率的交替介电层。通孔蚀穿上部DBR 44，然后用金属填充通孔以在沟槽28之间的间隙中形成电极30。

在图示实施方案中，透明导电层50在MQW层40和氧化物层46上方延伸跨过VCSEL22的台面，并且与电极30电接触。层50可包含例如氧化铟锡(ITO)。此外，沟槽28的侧壁(如图3B所示)可被钝化层48涂覆。另选地或除此之外，沟槽可填充有沉积以形成上部DBR叠堆44的介电材料中的一者或多者。

最后，在上部DBR叠堆44的上表面上形成金属接触焊盘54，从而接触电极30；并且在基板24的下表面上形成共同的金属阴极层52。(通常，在施用阴极层52之前减薄基板24。)当在垫54和阴极层52之间施用激发电流时，其产生辐射的相应光束56的发射，该辐射来自VCSEL 22的光学发射区域43。

图3A和图3B分别是根据本发明的另选的实施方案的阵列58中一对VCSEL 22的示意性前视图和剖视图。该实施方案中的VCSEL 22与上文所示和所述的那些基本上相同；并且该附图和后续附图中的类似的元件用指示标识编号来标记，该指示标识编号与图2A和图2B中的相同。然而，在阵列58中，与电极30在其中重叠的阵列36相比，相邻VCSEL的沟槽28彼此重叠。因此，图3B的剖视图示出了沟槽28，该沟槽延伸穿过MQW层40到达下部DBR叠堆42的上部部分并且将相邻VCSEL的台面分开。

图4A至图4G是示出了根据本发明的实施方案的制造VCSEL 22阵列(诸如阵列36或阵列58)的连续阶段的示意性剖视图。为了紧凑示出，图4C至图4G结合了图2B和图3B的单独视图，这意味着电极30被示出为好像它们与沟槽28重叠，而不是在每个阶段示出两个不同的横截面。为了简单起见，在这些附图中省略了钝化层48。

在VCSEL形成的制备中，将一系列外延层沉积在基板24上，如图4A所示，从N型下部DBR叠堆42开始，接着是MQW层40。在MQW层上方形成氧化物孔层60。作为用于沉积电极30的基部，在每个电极的预期位置处将金属接触层62沉积在层60上方，如图4B所示。然后在接触层62上方沉积透明导电层50。另选地，层50和层62的沉积次序可颠倒。

接下来，如图4C所示，沟槽28蚀穿层50、层60和层40，向下到达下部DBR叠堆42，从而限定待形成在阵列中的每个VCSEL 22的相应台面64。此外，为了增加VCSEL的电效率，可将质子植入台面区域之外以在台面之间提供电隔离，从而减少通过台面之间的区域的电流泄漏并迫使所有电流穿过发射区域43。氧化物孔层60例如通过从沟槽28横向向内蚀刻来处理，以产生限定孔26的氧化物层46，如图4D所示。氧化物层46提供对流向发射区域43的电流和所得光学发射两者的禁闭，该所得光学发射来自每个台面64内的发射区域。

现在将交替介电层沉积在透明导电层50上方以形成上部DBR叠堆44，如图4E所示。通孔蚀穿上部DBR叠堆44，向下到达接触层62。这些通孔被金属填充以形成电极30，如图4F所示。金属接触焊盘54沉积在上部DBR叠堆44的上表面上方以与电极30连接。在这一阶段，通常例如通过蚀刻或抛光(附图中未示出)来减薄基板24，并且将金属阴极层52沉积在基板的背面上，如图4G所示。在接触焊盘54和阴极层52之间施用电流现在将产生通过孔26的激光发射。

具有半导体DBR的VCSEL阵列

图5A和图5B分别是根据本发明的另一个实施方案的阵列120中一对VCSEL 122的示意性前视图和剖视图。该实施方案类似于图2A/图2B所示和如上所述的实施方案，不同的是VCSEL 122中的上部DBR叠堆124包括交替P型外延层的叠堆。由于这些层的传导性，电极130可沉积在上部DBR叠堆124的上表面上，而不是如前述实施方案中那样沉积在穿透叠堆的通孔中。

除了这些差异之外，VCSEL 122类似于如上所述的VCSEL 22，并且该附图和后续附图中的类似的元件用指示标识编号来标记，该指示标识编号与图2A和图2B中的相同。如图2A所示，阵列120中的VCSEL 122被取向成使得相邻VCSEL的电极130重叠。电极130围绕相应VCSEL的台面设置在沟槽128之间的间隙中。

图6A和图6B分别是根据本发明的另选的实施方案的阵列132中一对VCSEL 122的示意性前视图和剖视图。该实施方案中的VCSEL 122与上文参考图5A/图5B所示和所述的那些基本上相同。然而，在阵列132中，与电极130在其中重叠的阵列120相比，相邻VCSEL的沟槽128彼此重叠。因此，图6B的剖视图示出了沟槽128，该沟槽延伸穿过上部DBR叠堆124和MQW层40到达下部DBR叠堆42的上部部分并且将相邻VCSEL的台面分开。沟槽128可例如由钝化层48填充，如图6B所示，或者另选地或除此之外，由来自接触焊盘54的层的金属填充。

图7A至图7F是示出了根据本发明的实施方案的制造VCSEL 122的阵列(诸如阵列120或阵列132)的连续阶段的示意性剖视图。同样，为了紧凑示出，图7C至图7F结合了图5B和图6B的单独视图，这意味着电极130被示出为好像它们与沟槽128重叠，而不是在每个阶段示出两个不同的横截面。为了简单起见，在这些附图中省略了钝化层48。

在VCSEL形成的制备中，将一系列外延层沉积在基板24上，如图7A所示，从N型下部DBR叠堆42开始，接着是MQW层40。氧化物孔层60形成在MQW层上方，并且P型上部DBR叠堆124沉积在层60上方。作为用于沉积电极130的基部，在每个电极的预期位置处将金属接触层62沉积在上部DBR叠堆124上方，如图7B所示。然后在接触层62上方沉积透明导电层50。另选地，层50和层62的沉积次序可颠倒。

接下来，如图7C所示，沟槽128蚀穿层50、上部DBR叠堆124以及层60和层40，向下到达下部DBR叠堆42。沟槽128因此限定待形成在阵列中的每个VCSEL 122的台面64。可将质子植入台面之间的区域中以提高电效率，如上所述。氧化物孔层60例如通过从沟槽28横向向内蚀刻来处理，以产生氧化物层46，从而限定孔26，如图7D所示。

接下来，如图4E所示，金属电极130沉积在接触层62上方，并且接触焊盘54沉积在上部DBR叠堆124的上表面上方以与电极130连接。在这一阶段，通常例如通过蚀刻或抛光(附图中未示出)来减薄基板24，并且将金属阴极层52沉积在基板的背面上，如图7F所示。在接触焊盘54和阴极层52之间施用电流现在将产生通过孔26的激光发射。

虽然在附图中示出并且在上文描述的实施方案明确涉及VCSEL，但本发明的原理可相似地应用于其他种类的表面发射固态设备，诸如谐振腔发光二极管(RCLED)。因此，应当理解，上述实施方案以举例的方式进行引用，并且本发明并不限于上文具体示出并描述的内容。相反，本发明的范围包括上文所述的各种特征，以及本领域的技术人员在阅读以上描述之后会想到的在现有技术中没有公开的其变型形式和修改形式的组合和子组合。

权利要求书(按照条约第19条的修改)

1.一种光电设备，所述光电设备包括：

半导体基板；

第一组薄膜层，所述第一组薄膜层设置在所述基板上并且限定下部分布式布拉格反射器(DBR)叠堆；

第二组薄膜层，所述第二组薄膜层设置在所述下部DBR叠堆上方并且限定光学发射区域，所述光学发射区域容纳在由多个沟槽限定的台面中，所述多个沟槽围绕所述光学发射区域设置而不完全包围所述光学发射区域；

第三组薄膜层，所述第三组薄膜层设置在所述光学发射区域上方并且限定上部DBR叠堆；

透明导电层，所述透明导电层至少在所述第二组薄膜层上方延伸跨过所述台面；和

电极，所述电极围绕所述台面设置在与所述透明导电层电接触的所述沟槽之间的间隙中并且被配置为通过所述透明导电层将激发电流施用到所述光学发射区域。

2.根据权利要求1所述的设备，其中所述透明导电层包括氧化铟锡(ITO)。

3.根据权利要求1所述的设备，其中所述第三组薄膜层包括介电层。

4.根据权利要求3所述的设备，其中所述电极包括金属，所述金属沉积在延伸穿过所述第三组薄膜层的通孔中。

5.根据权利要求1所述的设备，其中所述第三组薄膜层包括外延半导体层。

6.根据权利要求5所述的设备，其中所述电极沉积在所述第三组薄膜层上方。

7.根据权利要求1至6中任一项所述的设备，其中所述第一组薄膜层、所述第二组薄膜层和所述第三组薄膜层以及所述电极设置在所述半导体基板的上侧上，并且所述设备包括在所述半导体基板的与所述上侧相对的下侧上的阴极层。

8.一种光电设备，所述光电设备包括：

半导体基板；

第一组薄膜层，所述第一组薄膜层设置在所述基板上并且限定下部分布式布拉格反射器(DBR)叠堆；

第二组薄膜层，所述第二组薄膜层设置在所述下部DBR叠堆上方并且限定多个光学发射区域，所述多个光学发射区域容纳在由多个沟槽限定的相应台面中，所述多个沟槽围绕所述光学发射区域中的每个光学发射区域设置而不完全包围所述光学发射区域；

第三组薄膜层，所述第三组薄膜层设置在所述光学发射区域中的每个光学发射区域上方并且限定上部DBR叠堆；和

电极，所述电极围绕所述台面中的每个台面设置在所述沟槽之间的间隙中并且被配置为将激发电流施用到所述光学发射区域中的每个光学发射区域，其中所述电极中的至少一个电极对于一对相邻台面是共同的并且被共享以将所述激发电流提供至所述一对台面中的两个台面两者。

9.根据权利要求8所述的设备，其中所述沟槽中的至少一个沟槽对于一对相邻台面是共同的。

10.根据权利要求8或9所述的设备，并且所述设备包括透明导电层，所述透明导电层与所述电极电接触并且至少在所述第二组薄膜层上方延伸跨过所述台面。

11.根据权利要求8或9所述的设备，其中所述第一组薄膜层、所述第二组薄膜层和所述第三组薄膜层以及所述电极设置在所述半导体基板的上侧上，并且所述设备包括在所述半导体基板的与所述上侧相对的下侧上的阴极层，其中所述阴极层对于所述多个光学发射区域是共同的。

12.一种用于制造光电设备的方法，所述方法包括：

将第一组薄膜层沉积在半导体基板上，以便限定下部分布式布拉格反射器(DBR)叠堆；

将第二组薄膜层沉积在所述下部DBR叠堆上方以便限定光学发射区域；

围绕所述光学发射区域形成多个沟槽而不完全包围所述光学发射区域，从而限定容纳所述光学发射区域的台面；

将第三组薄膜层沉积在所述光学发射区域上方以便限定上部DBR叠堆；

围绕所述台面将电极沉积在所述沟槽之间的间隙中；

沉积透明导电层，所述透明导电层与所述电极电接触并且至少在所述第二组薄膜层上方延伸跨过所述台面；以及

将电接触件耦接到所述电极，以便通过所述透明导电层将激发电流施用到所述光学发射区域。

13.根据权利要求12所述的方法，其中所述透明导电层包括氧化铟锡(ITO)。

14.根据权利要求12所述的方法，其中所述第三组薄膜层包括介电层。

15.根据权利要求14所述的方法，其中沉积所述电极包括将通孔蚀穿所述第三组薄膜层，并且用金属填充所述通孔。

16.根据权利要求12所述的方法，其中所述第三组薄膜层包括外延半导体层。

17.根据权利要求16所述的方法，其中所述电极沉积在所述第三组薄膜层上方。

18.根据权利要求12至17中任一项所述的方法，其中所述第一组薄膜层、所述第二组薄膜层和所述第三组薄膜层以及所述电极沉积在所述半导体基板的上侧上，并且所述方法包括将阴极层沉积在所述半导体基板的与所述上侧相对的下侧上。