具体实施方式

下面，参照附图详细说明本公开(The present disclosure will now bedescribed in detail with reference to the accompanying drawing(s))。

图6是示出根据本公开的制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜方法以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜结构体(structure)的一例的图，结构体包括蓝宝石成膜基板1、第一半导体层2、牺牲层3以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜4。

图7是示出根据本公开的制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜结构体(structure)的又一例子的图，结构体包括蓝宝石成膜基板1、第一半导体层2、牺牲层3以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜4，在牺牲层3与Al_xGa_1-xN(0.5≤x≤1)压电薄膜4之间还包括第二半导体层5。

图8是示出根据本公开的制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜结构体(structure)的又一例子的图，结构体包括蓝宝石成膜基板1、第一半导体层2、牺牲层3以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜4，但是，第一半导体层2和牺牲层3的形成顺序与图6示出的结构体相反。

图9是示出根据本公开的制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜结构体(structure)的又一例子的图，结构体包括蓝宝石成膜基板1、第一半导体层2、牺牲层3、Al_xGa_1-xN(0.5≤x≤1)压电薄膜4以及第二半导体层5，但是，第一半导体层2和牺牲层3的形成顺序与图7示出的结构体相反。

例如如果可以使用C面(0002)蓝宝石成膜基板，并且根据形成于该基板上的三族氮化物根据生长前处理条件可以具有极性(polarity；金属或者气体)表面(face)或者半极性(semi-polarity；混合有金属极性和氮极性)表面，则可以脱离C面或者可以考虑使用不是C面的蓝宝石成膜基板。除了平整的成膜基板之外，还可以考虑使用纳米尺寸的PSS(Patterned Sapphire Substrate：图案化蓝宝石基板)。

在图6以及图7示出的例子，第一半导体层2以非低温的高温(1000℃以上)生长成膜的Al_yGa_1-yN(0.5≤y≤1)构成，起到保证后续生长的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的结晶质量(结晶性和极性)的作用。因此，与在比适度生长温度更低的温度下生长成膜的现有的被称为缓冲层的层加以区别。第一半导体层2可以通过CVD(例如：MOCVD、HVPE、ALD)生长成膜。对于以Al_yGa_1-yN(0.5≤y≤1)构成的第一半导体层2的厚度的上限和下限不加以特别限定，但是，优选地，设为100nm～20μm，以便有利于起到用于维持Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的厚度均匀性(thickness uniformity)的应力控制(stress control)功能。例如，可以在1000～1400℃的温度和100～200torr的压力下生长成膜，在由包含大量氢(H₂)的氨(NH₃)和氮(N₂)构成的氛围(相对地NH₃的含量比N₂更大)或者由氨(NH₃)和氮(N₂)构成的氛围，AlN可以由100％Al构成，Al-rich AlGaN可以在将Al/(Al+Ga)值设为50％以上来生长成膜。优选地，作为前处理，在上述适度生长温度下生长由Al_yGa_1-yN(0.5≤y≤1)构成的第一半导体层2之前，在900～1000℃下利用Al MOCVD源气体(例如：TMAl)对腔体(chamber)内部进行10sec前处理，并且以20nm以下的厚度形成AlN缓冲层之后，接着，在适度生长条件的1000～1400℃以及100～200torr生长成膜，但是，为了确保高品质的结晶性、降低位错密度(reduction in dislocation density)、抑制出现及传播裂纹(suppression ofgeneration&propagation)，有意地在蓝宝石成膜基板1的相邻区域和以Al_yGa_1-yN(0.5≤y≤1)构成的第一半导体层2内部形成多个气隙(air-voids)较为有利。

在图8以及图9示出的例子，优选地，第一半导体层2由100nm以下的Al_yGa_1-yN(0.5≤y≤1)构成，起到保证后续生长成膜的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的结晶性和极性的作用。第一半导体层2可以通过PVD(例如：溅射、PLD)沉积成膜，这时，供给一定量(例如：O₂/(N₂+O₂)值在3％以下)的氧较为重要，起到作为纳米级的AlN或者Al-rich AlGaN晶种(seed)的作用。在包含少量O₂的氛围溅射沉积成膜Al_yGa_1-yN(0.5≤y≤1)时形成相对较小的岛屿(smaller islands)形状的Al_yGa_1-yN(0.5≤y≤1)结晶体，从而在上述适度生长温度下通过CVD(例如：MOCVD、HVPE、ALD)生长成膜的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的表面平整度的改善和薄膜内部的位错密度的降低来确保高品质的结晶性和极性时担负起重大的晶种(seed)作用。优选地，第一半导体层2的厚度在100nm以下，更加优选地，设为更加有利于抑制Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的裂纹的出现及传播的1nm～30nm。例如，300～500℃的温度和压力可以在5*10^-3mbar的压力下沉积成膜，可以使用以包含大量氩(Ar)的氮(N₂)和氧(O₂)构成的氛围(N₂含量相比比O₂大很多；Ar 40sccm、N₂ 110sccm、O₂ 4sccm)。以表示质量的测量指标中的一个X-ray(0002)rocking curve观察了生长成膜的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的质量，得到了0.04～0.06°的值。与当前常用结构(Si成膜基板/SiO₂/金属电极/AlN)的值1.2～2.5°相比，该值表示薄膜的质量得到显著提高。

图6以及图7示出的第一半导体层2和图8以及图9示出的第一半导体层2的共同点在于，由Al_yGa_1-yN(0.5≤y≤1)构成，所以起到保证后续生长成膜的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的结晶性和极性的作用。

为了在进行激光剥离(LLO)是容易进行蓝宝石成膜基板1的分离，优选地，牺牲层3是具有比在形成Al_xGa_1-xN(0.5≤x≤1)压电薄膜4之前通过蓝宝石成膜基板1的背面照射入射的激光的波长(wavalength)充分大的波长的能带隙的光学透明的半导体并且是能够最大限度吸收光能源的非晶质、多晶(amorphous or polycrystalline)或者具有多层(multilayer)的微结构(microstructure)的物质区域，例如可以由多层的Al_x1Ga_1-x1N/Al_x2Ga_1-x2N(x₂<x₁≤1，0≤x₂<0.5)、单层的Ga-rich AlGaN(Ga/(Ga+Al)值在50％以上)以及GaN构成。牺牲层3可以通过CVD(例如：MOCVD、HVPE、ALD)生长成膜，起到在进行激光剥离时吸收激光的能量分离蓝宝石成膜基板1侧和Al_xGa_1-xN(0.5≤x≤1)压电薄膜4侧的作用。一般情况下，具有从理论和实验导出确认的Al_zGa_1-zN能带隙，E(z)＝3.43+1.44z+1.33z2(eV)，如果是具有50％Al组成的Al_0.5Ga_0.5N，则具有4.48eV的能带隙。将半导体(包括绝缘体)的能带隙(eV)值转换为作为光学特性的波长的公式是λ(nm)＝1240/E(z)，通过该公式转换波长，则可以得到277nm值。因此，通过已被相对通用化的高输出单波长激光光源(248nm以上)去除具有小于50％的Al组成的Al_zGa_1-zN以及GaN物质单层、或者由其构成的多层微结构构成的牺牲层3较为容易。牺牲层3的厚度例如可以是100nm以下，优选地，设为进一步有利于抑制Al_xGa_1-xN(0.5≤x≤1)压电薄膜4出现及传播裂纹的1nm～30nm。具有小于50％的Al组成的Al_zGa_1-zN可以在900～1200℃以及100～200torr条件下生长，GaN可以在600～1100℃以及100～200torr条件下生长。在蓝宝石成膜基板1生长成膜牺牲层3之后生长成膜Al_xGa_1-xN(0.5≤x≤1)压电薄膜4之前，需要沉积成膜起到晶种(seed)作用的溅射AlN薄膜，作为溅射前处理，包括在腔体内通过大量的包含少量的Ar(通过蚀刻表面实现平整化以及清洗)、微量的氧(O2)的氮(N2)气体，对牺牲层3表面进行稳定化处理的步骤。Al_xGa_1-xN(0.5≤x≤1)压电薄膜4可以通过CVD(例如：MOCVD、HVPE、ALD)生长成膜，生长成膜为单晶薄膜。其厚度可以根据最终的元件而不同，例如，当利用于图1的(b)示出的FBAR时，基于谐振频率与形成于两侧的电极22’、24’的厚度一起确定其厚度。可以想到Al_xGa_1-xN(0.5≤x≤1)压电薄膜4包含Ga的情况，根据这一情况，第一半导体层2、牺牲层3以及第二半导体层5的Ga组成可以有所不同。

图7示出的第二半导体层5可以通过例如通过CVD(例如：MOCVD、HVPE、ALD)形成Al_xGa_1-xN(0.5≤x≤1)压电薄膜4之前的步骤工序生长成膜，形成为以Al_aGa_1-aN(0.5<a≤1)构成的单层或者以Al_b1Ga_1-b1N/Al_b2Ga_1-b2N(b₁≠b₂)构成的多层结构(优选地，多层结构整体的Al的含量在50％以上)，整体上Al的含量比牺牲层3高，所以起到消除Al_xGa_1-xN(0.5≤x≤1)压电薄膜4与Ga含量较高的牺牲层3之间的应力(stress)差异的作用。理所当然地，第二半导体层5可以具有Al含量从牺牲层3朝AlxGa1-xN(0.5≤x≤1)压电薄膜4增加的上行渐变(gradation)结构。在图9示出的例子，第一半导体层2位于第二半导体层5与牺牲层3之间，但是，第一半导体层2的厚度不厚，所以与图7示出的例子相同地，通过具备第二半导体层5，从而起到消除Al_xGa_1-xN(0.5≤x≤1)压电薄膜4与Ga含量较高的牺牲层3之间的应力(stress)差异的作用。并且，第二半导体层5在生长成膜Al_xGa_1-xN(0.5≤x≤1)压电薄膜4时起到决定晶片整体厚度均匀性(thickness uniformity)的重要的作用，所以可以追加添加Si或者/以及Mg掺杂剂的工序用于调节晶片变形(Strain)。第二半导体层5的厚度可以是例如100nm以下，优选地，设为进一步有利于抑制Al_xGa_1-xN(0.5≤x≤1)压电薄膜4出现及传播裂纹的1nm～30nm。

图10至图12是示出本公开示出的利用Al_xGa_1-xN(0.5≤x≤1)压电薄膜制造谐振器(resonator)的方法的一例的图。其中，本公开中公开的Al_xGa_1-xN(0.5≤x≤1)压电薄膜应用于谐振器(resonator)，但是，只要是从Al_xGa_1-xN(0.5≤x≤1)压电薄膜去除蓝宝石成膜基板之后能够利用该Al_xGa_1-xN(0.5≤x≤1)压电薄膜的元件或者装置，则不受限制地扩展应用。当然可以使用图3以及图4示出的方法，除了BAW谐振器之外，还可以应用于SAW谐振器。在下面，以图6示出的结构体进行说明。如图10示出，首先，在具有金属极性(Al-polarity或者Al-polarity&Ga-polarity mixed)表面(face)的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4上形成第一电极6(例如：Mo、W、Ta、Pt、Ir、Ru、Rh、Re、Au、Cu、Al、Invar或者它们的合金)。其次，在第一电极6上形成第一保护膜7(例如：Mo、W、Ta、Pt、Ti、TiW、TaN、TiN、SiO₂、Al₂O₃、SiC、SiCN、SiNx、AlN、Polyimide、BCB、SU-8、SOG等)。其次，在第一保护膜7上形成第一键合层8(例如：SnIn、AuSn、AgIn、PdIn、NiSn、CuSn、Cu to Cu、Au to Au、Epoxy、SU-8、BCB)。在第一键合层8晶片键合临时基板9(例如：蓝宝石、AlN、Glass)。其次，通过激光剥离(LLO)，分离出蓝宝石成膜基板1。在这个过程中可以随同进行金属液滴(metallic droplet)去除工序、为了进行准确的厚度调节的修边(trimming)工序等。结束蓝宝石成膜基板1的分离、金属液滴的去除、修边工序等的AlxGa1-xN(0.5≤x≤1)压电薄膜4的表面是具有氮气极性(N-polarity)的表面(face)。接着，如图11示出，在Al_xGa_1-xN(0.5≤x≤1)压电薄膜4形成第二电极14(例如：Mo、W、Ta、Pt、Ir、Ru、Rh、Re、Au、Cu、Al、Invar、它们的合金)和多层结构的布拉格反射镜10(例如：SiO₂/W)反射器。优选地，在第二电极14和布拉格反射镜10反射器的沉积工序之后，接着在布拉格反射镜10反射器上形成第二保护膜11(例如：Mo、W、Ta、Pt、Ti、TiW、TaN、TiN、SiO₂、Al₂O₃、SiC、SiCN、SiNx、AlN、Polyimide、BCB、SU-8、SOG等)。其次，在第二保护膜11上形成第二键合层12(例如：SnIn、AuSn、AgIn、PdIn、NiSn、CuSn、Cu to Cu、Au toAu、Epoxy、SU-8、BCB等)。接着，如图12示出，通过共晶键合、钎焊等方法将元件基板13(例如：Si、GaAs、AlN、Mo、Cu、W、MoCu、CuW，、Invar、Laminate)与第二键合层12晶片键合。虽然在附图中未示出，在进行晶片键合之前，在元件基板13依次形成电绝缘物质层(保护层)和晶片键合层。最后，通过热加工、激光照射、化学以及物理能源供给，分离并去除临时基板9，接着，去除第一键合层8和第一保护膜7。还可以相同地应用于图7至图9示出的例子中。这时，第二半导体层5也被去除。通过利用两次的晶片键合工序，可以将Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的金属极性(Al-polarity或者Al-polarity&Ga-polarity mixed)表面(face)作为元件的上表面利用，由此，具有耐腐蚀性等表面化学以及结构上稳定的表面，从而在后续工序以及最终元件的质量方面具有优点。

图13以及图14是示出本公开中公开的利用Al_xGa_1-xN(0.5≤x≤1)压电薄膜制造谐振器(resonator)的方法的又一例子的图，与图10至图12示出的方法不同，不利用临时基板9。首先，如图13示出，形成第二电极14(例如：Mo、W、Ta、Pt、Ir、Ru、Rh、Re、Au、Cu、Al、Invar或者它们的合金)和多层结构的布拉格反射镜10反射器、第二保护膜11、第二键合层12，之后，将元件基板13晶片键合，接着去除蓝宝石成膜基板1。最后，如图14示出，形成第一电极6。

按照图10至图12示出的方法与图13以及图14示出的方法制造出的谐振器元件的差异在于包括布拉格反射镜10反射器的第二电极14所形成的位置和根据晶片键合次数来决定Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的表面极性。图10至图12示出的方法是通过两次的晶片键合工序制造的，包括布拉格反射镜10反射器的第二电极14放在Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的氮气极性表面(N-polarity face)，相反，根据经过一次的晶片键合工序的图13至图14示出的方法，包括布拉格反射镜10反射器的第二电极14位于Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的金属极性表面(Al-polarity或者Al-polarity&Ga-polarity mixed face)。作为参考，根据现有的以在Si成膜基板上通过溅射形成的多晶(polycrystalline)AlN压电薄膜制造的谐振器元件，其表面极性和极性比例(ratio)的调节受到限制，所以无法定义包括布拉格反射镜10反射器的第二电极14的极性位置。

图16是示出根据本公开的制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法以及Al_xGa_{1- x}N(0.5≤x≤1)压电薄膜结构体(structure)的又一例子的图，结构体包括蓝宝石成膜基板1、牺牲层23a以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜4。牺牲层23a可以以通过CVD(MOCVD、ALD、MBE等)生长成膜的单层的Al_cGa_1-cN(0≤c≤0.5)或者多层的Al_c1Ga_1-c1N/Al_c2Ga_1-c2N(c₂<c₁≤1，0≤c₂<0.5)构成的三族氮化物构成。Al_xGa_1-xN(0.5≤x≤1)压电薄膜4通过PVD(例如：sputtering、PLD)在0.3Tm(压电薄膜物质的熔点)以上的温度下沉积成膜在牺牲层23a上，所以确保了高品质。

图17是示出根据本公开的制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法以及Al_xGa_{1- x}N(0.5≤x≤1)压电薄膜结构体(structure)的又一例子的图，结构体在蓝宝石成膜基板1上依次包括牺牲层23a、第二半导体层5以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜4。与图16示出的结构体的区别在于添加有第二半导体层5，第二半导体层5起到与图7示出的第二半导体层5相同的功能，与牺牲层23a相同地，通过CVD生长成膜或者以具有不同的组成(Al_aGa_1-aN(0.5<a≤1))的三族氮化物构成，从而调节应力，由此起到促进能够确保具有均匀厚度的AlxGa1-xN(0.5≤x≤1)压电薄膜4的作用。

图18是示出根据本公开的制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法以及Al_xGa_{1- x}N(0.5≤x≤1)压电薄膜结构体(structure)的又一例子的图，结构体包括蓝宝石成膜基板1、牺牲层23b以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜4。与图16示出的结构体的区别在于，牺牲层23b由通过PVD(例如：L sputtering、PLD)沉积成膜的单层的ZnO、ITO或者包括它们中的至少一个的多层的氧化物结构(ZnO/ITO、ZnO/SiO₂、ITO/SiO₂)的氧化物构成。Al_xGa_1-xN(0.5≤x≤1)压电薄膜4通过PVD(例如：sputtering、PLD等)在0.3Tm(压电薄膜物质的熔点)以上的温度下沉积成膜于牺牲层23b上，从而确保了高品质。

图19是示出根据本公开的制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法以及Al_xGa_{1- x}N(0.5≤x≤1)压电薄膜结构体(structure)的又一例子的图，结构体在蓝宝石成膜基板1上依次包括牺牲层23b、氧(O₂)流入防止层O以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜4。与图18示出的结构体的区别在于，添加了氧(O₂)流入防止层O，氧(O₂)流入防止层O是以AlN或者包含微量氧的AlNO物质沉积成膜于牺牲层23b上，通过与后续沉积成膜的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4相同的PVD(例如L sputtering、PLD)形成，防止氧从牺牲层23b流入，从而起到促进能够确保高纯度Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的作用。

在图16以及图17示出的例子，牺牲层23a可以以在非低温的高温(900℃以上)通过CVD(MOCVD、HVPE、ALD、MBE)单晶生长成膜的单层的Al_cGa_1-cN(0≤c≤0.5)或者多层的Al_c1Ga_1-c1N/Al_c2Ga_1-c2N(c₂<c₁≤1，0≤c₂<0.5)的三族氮化物构成，起到保证后续在0.3Tm(660℃)温度以上通过PVD(例如：sputtering、PLD)沉积成膜的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的结晶质量(结晶性和极性)的作用。因此，牺牲层23a与在比适度生长温度更低的温度下生长的现有的被称为缓冲层的层不同，区别在于，同时执行图6至图9示出的第一半导体层2和牺牲层3的作用。不特别限定牺牲层23a的厚度的上限和下限，优选地，设为50nm～3μm，以便有利于起到用于维持Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的厚度均匀性(thicknessuniformity)的应力控制(stress control)功能。例如，可以在900～1100℃的温度和100～600torr的压力生长。更加优选地，如图17示出的例子，为了改善后续沉积成膜的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的结晶性和厚度均匀性，具备第二半导体层5，位于牺牲层23a与Al_xGa_1-xN(0.5≤x≤1)压电薄膜4之间。第二半导体层5通过与牺牲层23a相同的通过CVD(MOCVD、HVPE、ALD、MBE等)单晶生长成膜，这时，优选地，以具有与Al_xGa_1-xN(0.5≤x≤1)压电薄膜4相同或者相似的组成的三族氮化物构成。并且，优选地，将牺牲层23a和第二半导体层5控制为成膜基板曲率(curvature)尽可能维持零(zero、平整)的状态，以便在沉积成膜Al_yGa_1-yN(0.5≤y≤1)压电薄膜4时具有高品质(结晶性和极性)和均匀的厚度。

在图18以及图19示出的例子，牺牲层23b可以由在非低温的高温(400℃以上)通过PVD(例如：sputtering、PLD)沉积成膜的具有结晶性(多晶或者单晶)的单层的ZnO和ITO、或者包括它们中的至少一个的多层的氧化物结构(ZnO/ITO、ZnO/SiO₂、ITO/SiO₂)构成。不特别限定单层的牺牲层23b的厚度的上限和下限，优选地，设为50nm～3μm，以便有利于起到用于维持Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的厚度均匀性(thickness uniformity)的应力控制(stress control)功能。牺牲层23b可以通过PVD(例如：溅射、PLD)沉积，优选地，成膜时，成膜基板温度为750℃，氩(Ar)和氧(O₂)气构成的工序压力为10～20mTorr，与氩相比，氧量相对较少，最少在50％以内。更加优选地，如图19示出的例子，为了改善后续沉积成膜的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的结晶性和厚度均匀性，具备位于牺牲层23b与Al_xGa_1-xN(0.5≤x≤1)压电薄膜4之间的氧(O₂)流入防止层O。氧(O₂)流入防止层O是由AlN或者包含微量氧的AlNO物质沉积成膜于牺牲层23b上，通过与后续沉积成膜的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4相同的PVD(例如：sputtering、PLD)沉积成膜，防止氧从牺牲层23b流入，从而起到踧踖能够确保高纯度Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的作用。尤其是，作为氧(O₂)流入防止层O采用AlNO(在包含少量O₂的氛围，溅射沉积Al_yGa_1-yN(0.5≤y≤1))时，重要的是供给一定量(例如：O₂/(N₂+O₂)值在3％以下)的氧，在确保高纯度Al_xGa_1-xN(0.5≤x≤1)压电薄膜4时起到晶种(seed)的作用。在包含少量O₂的氛围溅射沉积Al_yGa_1-yN(0.5≤y≤1)时形成相对较小的岛屿(smaller islands)形状的Al_yGa_1-yN(0.5≤y≤1)结晶体，从而在上述适度沉积成膜温度下通过PVD(例如：sputtering、PLD)沉积成膜的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的表面平整度的改善和薄膜内部的位错密度的降低来确保高品质的结晶性和极性时担负起重大的晶种(seed)作用。优选地，由AlN或者AlNO构成的氧流入防止层O的厚度在100nm以下，更加优选地，设为进一步有利于抑制Al_xGa_1-xN(0.5≤x≤1)压电薄膜4出现及传播裂纹的1nm～30nm。例如，300～500℃的温度和压力可以在5*10^-3mbar的压力下沉积。

按照图16至图19示出的方法制造的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的结构体的结晶性质量(crystalline quality)均以X-ray rocking curve的半振幅具有较小值为目标(目标值：0.1°以下)，关于极性质量(polar quality)，具有如下优点，在图16和图17的例子，可以根据牺牲层23a和第二半导体层5自由调节，在图18和图19的例子，可以根据牺牲层23b和氧流入防止层O的表面状态自由调节。

图10至图14示出的制造谐振器的方法可以直接应用于图16至图19示出的结构体。

在图16至图19，优选地，牺牲层23a、23b①位于成膜基板1与高纯度压电薄膜4之间，以便通过Laser Lift-Off(LLO)工序，分离出形成在光学透明的成膜基板1上的Al_xGa_{1- x}N(0.5≤x≤1)压电薄膜4，②具有能带隙(一般情况下，在200nm以上)，以便针对激光，起到牺牲层的功能，③可以由通过CVD形成的三族氮化物、通过PVD形成的二族或者三族氧化物(例如：ZnO、In₂O₃、Ga₂O₃、ITO)构成，④需要是在0.3Tm(660℃)以上保持热稳定性的物质，以便可以实现Al_xGa_1-xN(0.5≤x≤1)压电薄膜的高温成膜，⑤是具有与具有六方晶系(HCP)结晶结构的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4相同或者相似的结晶结构的物质，⑥是表面粗糙度(surface roughness)可以在10nm以下的陶瓷(氮化物、氧化物)物质，以便可以实现Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的成膜，⑦是去除了多种污染源(contaminants)的表面状态的物质，以便可以实现Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的成膜。

牺牲层23a可以生长为包括现有的在低温下生长成膜的缓冲层的结构的高温单晶层(单层或者多层结构)。

需要时，在成膜Al_xGa_1-xN(0.5≤x≤1)压电薄膜4之前，为了确保具有倾斜的c轴(tilted c-axis)结晶面的单晶压电薄膜，还可以对牺牲层23a、23b的表面进行光刻&蚀刻图案化(photo-lithographic etch patterning)加工。

在Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的沉积成膜之后，可以通过追加的后续热处理工序、即后退火(Post-annealing)来改善结晶性以及极性。

如上所述，在特别需要具有均匀厚度的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的情况下，重要的是使得放在Al_xGa_1-xN(0.5≤x≤1)压电薄膜4下面的图16示出的结构体(蓝宝石成膜基板1-牺牲层23a)、图17示出的结构体(蓝宝石成膜基板1-牺牲层23a-第二半导体层5)、图18示出的结构体(蓝宝石成膜基板1-牺牲层23b)以及图19示出的结构体(蓝宝石成膜基板1-牺牲层23b-氧(O₂)流入防止层O)在Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的沉积成膜温度下尽可能维持平整(flatness)，本公开是提供能够维持这样的平整的基础的发明。例如，具备通过CVD生长成膜的牺牲层23a的蓝宝石成膜基板1在常温下具有向上凸出(Convex)的形态，但是，如果为了进行PVD沉积成膜而将其再次升温，则随着温度的上升，经由平整的状态后具有向下凸出(concave)的形态。这样的表现受到蓝宝石成膜基板1与牺牲层23a的热膨胀系数的差异的影响，因此，通过设计恰当的牺牲层23a，能够进行具有均匀厚度的Al_xGa_{1- x}N(0.5≤x≤1)压电薄膜4的沉积成膜。该原理同样适用于第二半导体层5的设计、牺牲层23b的设计以及氧(O₂)流入防止层O)的设计。

图20是示出根据本公开的制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法以及Al_xGa_{1- x}N(0.5≤x≤1)压电薄膜结构体(structure)的又一例子的图，结构体包括硅成膜基板1、应力控制层23c以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜4。

与图16示出的结构体相比，相同的特征在于，应力控制层23c与牺牲层23a相同地通过CVD生长成膜，Al_xGa_1-xN(0.5≤x≤1)压电薄膜4通过PVD沉积成膜，区别在于，作为成膜基板1采用硅而不是蓝宝石，并且应力控制层23c在通过蚀刻去除硅成膜基板1的工序一同被去除，而不是通过激光剥离(Laser Lift Off；LLO)被去除。硅成膜基板1具有与蓝宝石成膜基板1不同的晶格常数以及热膨胀系数，所以重要的是调节形成于其上的应力控制层23c和Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的成膜条件，以防止Al_xGa_1-xN(0.5≤x≤1)压电薄膜4出现裂纹并且Al_xGa_1-xN(0.5≤x≤1)压电薄膜4形成为均匀的厚度。作为硅成膜基板1可以使用例如8inch的Si(111)基板。因此，应力控制层23c不具有牺牲层23a被激光剥离(LaserLift Off；LLO)时的限制，可以完全集中于形成优质的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4。

应力控制层23c可以由通过CVD(例如：MOCVD、HVPE、ALD、MBE)生长成膜的单层的Al_gGa_1-gN(0≤g≤1)或者多层的Al_h1Ga_1-h1N/Al_h2Ga_1-h2N(h₂<h₁≤1，0≤h₂≤1)构成的三族氮化物构成。应力控制层23c的主要作用在于防止以及缓解因与硅成膜基板1的生长温度下的物理物性(晶格常数以及热膨胀系数)差异产生的晶片曲率(curvature)和裂纹(crack)等的应力调节(stress control)功能。不管怎样，重要的是在进行应力控制层23c成膜的初始步骤，在硅成膜基板1的硅(Si)物质表面将通过硅(Si)与三族(Al、Ga)、五族(N)元素之间的化学反应产生的金属之间的化合物(intermetallic compound；Si-Al-(Ga))以及/或者硅氮化物(Si(Al、Ga)Nx)的形成抑制在最小。Al_xGa_1-xN(0.5≤x≤1)压电薄膜4通过PVD(例如：溅射、PLD)在0.3Tm(压电薄膜物质的熔点)以上的温度下沉积成膜于牺牲层23c上，从而能够确保高品质。

应力控制层23c可以在500℃以上的温度系形成，对于厚度的上限和下限，不加以特别限定，但是，优选地，设为5nm～3μm，以便有利于起到用于维持Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的厚度均匀性(thickness uniformity)的应力控制(stress control)功能。例如，可以在500～1100℃的温度和100～600torr的压力下生长成膜。

图21是示出根据本公开的制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法以及Al_xGa_{1- x}N(0.5≤x≤1)压电薄膜结构体(structure)的又一例子的图，结构体在硅成膜基板1上依次包括应力控制层23c、表面极性控制层C以及Al_xGa_1-xN(0.5≤x≤1)压电薄膜4。与图20示出的结构体的区别在于，追加了表面极性控制层C，与应力控制层23c相同地，表面极性控制层C可以通过CVD(例如：MOCVD、HVPE、ALD、MBE)生长成膜或者以具有相同或者不同的组成(Al_kGa_1-kN(0≤k≤1))的单层或者多层的Al_m1Ga_1-m1N/Al_m2Ga_1-m2N(m₂<m₁≤1，0≤m₂≤1)的三族氮化物构成，除了具有单一极性(金属极性或者氮气极性)的主要功能之外，Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的表面通过结晶缺陷的最小化以及应力调节，还起到促进能够确保具有均匀厚度的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的作用。Al_xGa_1-xN(0.5≤x≤1)压电薄膜4通过PVD(例如：溅射、PLD)在0.3Tm(压电薄膜物质的熔点)以上的温度下沉积成膜在应力控制层23c上，从而能够确保高品质。通过表面极性控制层C具有金属极性表面的Al_xGa_1-xN(0.5≤x≤1)压电薄膜的制造方法在通过PVD(例如：溅射、PLD)沉积成膜Al_xGa_1-xN(0.5≤x≤1)压电薄膜4之前，通过CVD(例如：MOCVD、HVPE、ALD、MBE)生长成膜表面极性控制层C之后，利用预定的氧量(比例)对表面极性控制层C的表面进行等离子处理(plasmatreatment)来得到。相反，作为通过表面极性控制层C具有氮气极性表面的Al_xGa_1-xN(0.5≤x≤1)压电薄膜的制造方法，在通过PVD(例如：溅射、PLD)沉积成膜压电薄膜4之前，可以在通过CVD(MOCVD、HVPE、ALD、MBE)生长成膜表面极性控制层C时，添加(掺杂)过量的镁(Mg)来得到具有氮气极性表面的Al_xGa_1-xN(0.5≤x≤1)压电薄膜(SCIENTIFIC REPORT，Intentional polarity conversion of AlN epitaxial layers by oxygen，publishedonline：20September 2018)。还可以对应力控制层23c表面进行等离子处理(plasmatreatment)或者在生长成膜的过程中添加(掺杂)过量的镁(Mg)来调节Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的极性。

表面极性控制层C可以在与应力控制层23c相同的一定温度(500℃以上)下生长成膜，优选地，在100～600torr的压力下以具有与Al_xGa_1-xN(0.5≤x≤1)压电薄膜4相同或者相似的组成的三族氮化物构成为0.5μm以下的厚度。并且，优选地，将应力控制层23c和表面极性控制层C控制为成膜基板曲率(curvature)尽可能维持在零(zero、平整)状态，以便在沉积成膜Al_xGa_1-xN(0.5≤x≤1)压电薄膜4时具有高品质(结晶性和极性)和均匀的厚度。

成膜基板1的弯曲状态受成膜(沉积、生长)在其上的薄膜23c、C、4的成膜条件(温度、压力)以及与硅成膜基板1成膜的膜23c、C、4的热膨胀系数(热膨胀系数是温度的函数)和晶格常数的影响，优选地，最好是形成为维持零状态并且至少向上凸出(convex)的状态，重要的是在结束成膜之后不会变成向下凸出(concave)的状态，在成膜期间可以测量硅成膜基板1的弯曲程度，所以重要的是在成膜期间内调节成膜条件(温度、压力)和所成膜的AlGaN的组成，以使硅成膜基板1的曲率为零(zero)或者为凸出(convex)状态以及在最终成膜之后也变成这样的状态。鉴于硅成膜基板1的热膨胀系数和AlGaN的热膨胀系数，仅通过CVD不容易实现这样的调节，仅通过PVD不容易在形成优质的应力控制层23c后在其上在高温(0.3Tm(660℃))下形成Al_xGa_1-xN(0.5≤y≤1)压电薄膜4。本公开通过CVD实现应力控制层23c和表面极性控制层C的生长成膜，通过PVD实现Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的沉积成膜，从而即使采用了晶格常数和热膨胀系数具有较大差异的硅构成的成膜基板1，也能够提供结晶性和极性均出色的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4。

例如，1)在Al_xGa_1-xN(0.5≤x≤1)压电薄膜4通过PVD(例如：溅射、PLD)在800℃的温度下以AlN沉积成膜时，应力控制层23c可以通过CVD(例如：MOCVD)在500～900℃的温度、100～600Torr的压力下以500nm厚度的Al_0.9Ga_0.1N形成。2)并且，在表面极性控制层C通过CVD(例如：MOCVD)在500～1100℃的温度、100～600Torr的压力下以100nm厚度的Al_0.9Ga_0.1N形成时，Al_xGa_1-xN(0.5≤x≤1)压电薄膜4可以通过PVD(例如：溅射、PLD)在800℃的温度下以AlN形成，应力控制层23c可以通过CVD(例如：MOCVD)在500～900℃的温度、100～600Torr的压力下以500nm厚度的Al_0.8Ga_0.2N形成。这时，在硅成膜基板1上通过CVD(例如：MOCVD)使应力控制层23c以及/或者表面极性控制层C生长成膜的工序条件(温度、压力)下，尤为重要的是维持最低(零)的成膜基板1曲率，同时，在通过CVD(例如：MOCVD)完成应力控制层23c以及/或者表面极性控制层C的生长成膜之后，重要的是调节为使常温(25℃)下的硅成膜基板1的曲率维持在零或者凸出(Convex)状态。在认识到上述的成膜条件和对于基于此的硅成膜基板1的曲率的表现(Behavior)的状态下进行调节，才能够使后续通过PVD(例如：溅射)沉积成膜于应力控制层23c以及/或者表面极性控制层C上的AlN压电薄膜4具有结晶质量和均匀的厚度。

按照图20至图21示出的方法制造的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的结构体的结晶性质量(crystalline quality)共同具有如下优点，即X-ray Rocking Curve(XRC)的半振幅值在0.1°以下，可根据应力控制层23c以及/或者表面极性控制层C的表面状态自由调节极性质量(polar quality)。

优选地，应力控制层23c和表面极性控制层C①以通过CVD(MOCVD、HVPE、ALD、MBE)形成的三族氮化物构成，②需要是在0.3Tm(660℃)以上保持热稳定性的物质，以便能够实现Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的高温沉积成膜，③是具有与具有六方晶系(HCP)结晶结构的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4相同或者相似的结晶结构的物质，④是表面粗糙度(surface roughness)可以在10nm以下的陶瓷(氮化物)物质，以便能够实现Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的沉积成膜，⑤是去除了多种污染源(contaminants)的表面状态的物质，以便可以实现Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的沉积成膜。

需要时，在沉积成膜Al_xGa_1-xN(0.5≤x≤1)压电薄膜4之前，为了确保具有倾斜的c轴(tilted c-axis)结晶面的单晶压电薄膜，还可以对应力控制层23c以及/或者表面极性控制层C的表面进行光刻&蚀刻图案化(photo-lithographic etch patterning)加工。

与现有的低温(400℃左右)下通过PVD(例如：溅射、PLD)沉积成膜的压电薄膜不同地，在硅成膜基板1上后续沉积成膜于应力控制层23c以及/或者表面极性控制层C上部的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4是在0.3Tm(660℃)以上沉积成膜的高温单晶结晶结构，具有更加高品质。

在Al_xGa_1-xN(0.5≤x≤1)压电薄膜4沉积成膜之后，还可以通过作为追加的高温后续热处理工序的后退火(Post-annealing)，进一步改善结晶性以及极性。

优选地，在500℃以上的温度对应力控制层23c进行低温/中温/高温的温度调节的同时使镓(Ga)成分最低的AlGaN薄膜优先生长成膜，这是为了抑制成膜基板1的物质硅(Si)与相对容易形成金属之间化合物的镓(Ga)的反应，防止反复焙炼(melt-back)现象。

应力控制层23c与Al_xGa_1-xN(0.5≤x≤1)压电薄膜4之间可以导入超晶格结构的中间层，这是为了抑制结晶缺陷。

在进行Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的沉积成膜时，在提高Al的含量的同时可以提高PVD的沉积成膜温度，这是为了抑制拉伸应力(tensile stress)，防止压电薄膜4的细微裂纹。

利用硅成膜基板1制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的结构体的制造方法可以直接采用图10至图14示出的方法。需要说明的是，区别在于，硅(Si)成膜基板1、应力控制层23c以及表面极性控制层C通过同时进行公知的湿式蚀刻(wet etch)和干式蚀刻(dryetch)被去除，而不是通过激光剥离(Laser Lift Off；LLO)被除去。在该过程中，可以同时进行用于准确调节厚度的修边(trimming)工序等。

图22以及图23是示出本公开示出的利用Al_xGa_1-xN(0.5≤x≤1)压电薄膜制造谐振器(resonator)的方法的又一例子的图，示出了如下Al_xGa_1-xN(0.5≤x≤1)压电薄膜4结构体，即具备硅成膜基板1、应力控制层23c以及表面极性控制层3，并且在表面极性控制层3添加(掺杂)了镁(Mg)，成膜为Al_xGa_1-xN(0.5≤x≤1)压电薄膜4具有氮气极性表面，之后形成第二电极14、布拉格反射镜10反射器、第二保护膜11、第二键合层12以及元件基板13，从Al_xGa_1-xN(0.5≤x≤1)压电薄膜4去除硅成膜基板1、应力控制层23c以及表面极性控制层3之后形成第一电极6。由此，与图10至图12相同地，晶片键合工序未利用两次，即通过一次的晶片键合工序，能够提供将金属极性(Al-polarity或者Al-polarity&Ga-polarity mixed)表面(face)作为元件的上表面利用的Al_xGa_1-xN(0.5≤x≤1)压电薄膜4结构体。

对于基于根据本公开制造的谐振器的元件(resonator-baseddevice)中形成并放置包括布拉格反射镜10反射器的第二电极14的位置，可以在进行成膜于硅(Si)成膜基板1上的Al_xGa_1-xN(0.5≤x≤1)压电薄膜的极性控制(polarity control)的过程和进行后续的元件工序的过程中，根据晶片键合次数，在Al_xGa_1-xN(0.5≤x≤1)压电薄膜4上可以自由选择表面极性。图10至图12示出的方法是通过两次的晶片键合工序制造的，包括布拉格反射镜10反射器的第二电极14放在Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的氮气极性表面(N-polarity face)，并且经过一次晶片键合工序的图22以及图23示出的方法，包括布拉格反射镜10反射器的第二电极14相同地位于Al_xGa_1-xN(0.5≤x≤1)压电薄膜4的氮气极性表面(N-polarity face)。作为参考，现有的以在Si成膜基板上低温下直接通过PVD(例如：溅射、PLD)形成的多晶(polycrystalline)AlN压电薄膜制造的谐振器元件，在调节表面极性和极性比例(ratio)方面存在局限性，所以无法定义包括布拉格反射镜10反射器的第二电极14的极性位置。因此，与结晶性的好坏无关地，由于极性混合(mixed polarity)以及难以制造调节了极性的元件，所以Al_xGa_1-xN(0.5≤x≤1)压电薄膜4谐振器的性能改善具有局限性。

下面对本公开的各种实施方式进行说明。

(1)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜，其特征在于，包括：在蓝宝石成膜基板形成牺牲层的步骤；以及在牺牲层上生长Al_xGa_1-xN(0.5≤x≤1)压电薄膜的步骤，其中，在生长Al_xGa_1-xN(0.5≤x≤1)压电薄膜的步骤之前，还包括：形成由Al_yGa_1-yN(0.5≤y≤1)构成的第一半导体层的步骤。

(2)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，第一半导体层是在形成牺牲层之前在1000℃以上的温度下形成的。

(3)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，第一半导体层是在形成牺牲层之后在供给有氧的状态下通过PVD形成的。

(4)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，还包括：在牺牲层与Al_xGa_1-xN(0.5≤x≤1)压电薄膜之间形成第二半导体层的步骤，其中，第二半导体层的Al含量比牺牲层高，并且比Al_xGa_1-xN(0.5≤x≤1)压电薄膜少。

(5)一种具备Al_xGa_1-xN(0.5≤x≤1)压电薄膜的结构体，其特征在于，包括：Al_xGa_{1- x}N(0.5≤x≤1)压电薄膜；设置于Al_xGa_1-xN(0.5≤x≤1)压电薄膜的一侧的第一电极；以及设置于由Al_xGa_1-xN(0.5≤x≤1)压电薄膜为基准的第一电极的相反侧的第二电极和反射器，其中，设置有第一电极的Al_xGa_1-xN(0.5≤x≤1)压电薄膜的表面是金属极性(Al-polarity或者Al-polarity&Ga-polarity mixed)表面(face)。

(6)一种具备Al_xGa_1-xN(0.5≤x≤1)压电薄膜的结构体，其特征在于，反射器是空气腔体以及布拉格反射镜中的一个。

(7)优选地，第一半导体层2在通过MOCVD高温生长时为了缓解应力插入到多个气隙(air-voids)，在通过PVD成膜时，除了少量的氧成分之外，通过掺杂Sc、Mg、Zr或者合金成分来添加。通过掺杂Sc、Mg、Zr或者合金成分插入的原因在于，为了实现利用压电薄膜的元件结构体的电气-机械能的转换效率(electro-mechanical coupling efficiency)的极大化。

(8)第二半导体层5在Al_xGa_1-xN(0.5≤x≤1)压电薄膜生长之前缓解晶片应力维持水平而起到使Al_xGa_1-xN(0.5≤x≤1)压电薄膜的厚度变均匀的作用，所以在第二半导体层5内可以添加Si或者/以及Mg。

(9)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，包括：在蓝宝石成膜基板形成牺牲层的步骤，其中，牺牲层由通过化学气相沉积法(CVD；Chemical VaporDeposition)形成的三族氮化物以及包括通过物理气相沉积法(PVD；Physical VaporDeposition)形成的二族或者三族氧化物的氧化物中的一个构成；以及在牺牲层上沉积Al_xGa_1-xN(0.5≤x≤1)压电薄膜的步骤，其中，Al_xGa_1-xN(0.5≤x≤1)压电薄膜是在0.3Tm(Tm；压电薄膜物质的熔点)以上的温度下通过物理气相沉积法沉积的。

(10)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，牺牲层是由通过CVD形成的单层的Al_cGa_1-cN(0≤c≤0.5)或者多层的Al_c1Ga_1-c1N/Al_c2Ga_1-c2N(c₂<c₁≤1，0≤c₂<0.5)构成的三族氮化物。

(11)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，还包括：在牺牲层与Al_xGa_1-xN(0.5≤x≤1)压电薄膜之间通过CVD形成第二半导体层的步骤，其中，第二半导体层由具有与牺牲层不同组成(Al_aGa_1-aN(0.5<a≤1))的三族氮化物构成。

(12)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，牺牲层由通过PVD形成的单层的二族氧化物、单层的三族氧化物或者包括它们中的至少一个的多层的氧化物结构的氧化物构成。

(13)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，还包括：在牺牲层与Al_xGa_1-xN(0.5≤x≤1)压电薄膜之间通过PVD形成氧(O₂)流入防止层以防止由氧化物构成的牺牲层的氧流入Al_xGa_1-xN(0.5≤x≤1)压电薄膜的步骤。

(14)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，包括：在硅成膜基板通过化学气相沉积法(CVD；Chemical Vapor Deposition)形成由三族氮化物构成的应力控制层的步骤；以及在应力控制层上，在0.3Tm(Tm；压电薄膜物质的熔点)以上的温度下通过物理气相沉积法形成Al_xGa_1-xN(0.5≤x≤1)压电薄膜的步骤。

(15)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，在沉积步骤之前，进行用于调节Al_xGa_1-xN(0.5≤x≤1)压电薄膜的表面极性的前处理的步骤。其中，前处理是有意改变Al_xGa_1-xN(0.5≤x≤1)压电薄膜的表面极性的行为(intentionalconversion)，表示上述的等离子处理(plasma treatment)以及添加(掺杂)过量镁(Mg)等行为。

(16)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，在沉积步骤之前，还包括形成表面极性控制层的步骤，其中，对表面极性控制层执行前处理，Al_xGa_1-xN(0.5≤x≤1)压电薄膜形成在执行了前处理的表面极性控制层。

(17)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜元件的方法，制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法的特征在于，包括：在Al_xGa_1-xN(0.5≤x≤1)压电薄膜键合元件基板的步骤；去除成膜基板的步骤；以及在去除了成膜基板的一侧，在Al_xGa_1-xN(0.5≤x≤1)压电薄膜形成电极的步骤，其中，形成有电极的Al_xGa_1-xN(0.5≤x≤1)压电薄膜的表面具有金属极性。除了在硅成膜基板形成Al_xGa_1-xN(0.5≤x≤1)压电薄膜之外，图20至图23示出的方法还可以扩展到制造具备Al_xGa_1-xN(0.5≤x≤1)压电薄膜的元件的通用方法。具备Al_xGa_1-xN(0.5≤x≤1)压电薄膜的元件的代表性的例子为RF谐振器。

(18)一种制造Al_xGa_1-xN(0.5≤x≤1)压电薄膜的方法，其特征在于，在键合步骤之前，包括：进行前处理以使元件基板所键合的一侧的Al_xGa_1-xN(0.5≤x≤1)压电薄膜的表面极性具有氮气极性的步骤。

根据本公开，能够制造出高纯度Al_xGa_1-xN(0.5≤x≤1)压电薄膜，并且利用该薄膜制造谐振器，将该谐振器应用于各种装置中。