利用机械特征和贯穿硅通孔集成在硅基座上的量子点激光器
阅读说明：本技术 利用机械特征和贯穿硅通孔集成在硅基座上的量子点激光器 (Quantum dot laser integrated on silicon substrate by using mechanical features and through-silicon vias ) 是由 多米尼克·F·斯里亚尼 西恩·P·安德森 威普库马·帕特尔 于 2019-03-01 设计创作，主要内容包括：提供了一种激光器,包括：具有第一表面和与第一表面相对的第二表面的硅衬底；与硅衬底的第一表面接合的III-V族半导体材料层；以及量子点层,该量子点层被包括在从III-V族半导体材料层生长出的一个或多个层中并相对于硅衬底的第一表面处于预定高度。(There is provided a laser including: a silicon substrate having a first surface and a second surface opposite the first surface; a layer of III-V semiconductor material bonded to the first surface of the silicon substrate; and a quantum dot layer included in one or more layers grown from the III-V group semiconductor material layer and at a predetermined height with respect to the first surface of the silicon substrate.)
相关申请的交叉引用
本申请是专利合作条约递交文件，要求如下共同在审的美国专利申请的优先权：于2018年03月02日递交的美国专利申请：15/910,852；于2018年03月02日递交的美国专利申请：15/910,684；以及于2018年03月02日递交的美国专利申请：15/910,345。上述相关专利申请通过引用以其整体合并于此。
技术领域
本公开中呈现的实施例总体上涉及量子点激光器及其制造。
背景技术
激光器的生产成本和物理特性直接受到在生产这些激光器时所使用的材料和方法的影响。生产方法和构建材料的选择不仅会影响给定批次的激光器的产量，还会影响批次可能成为的大小。结果，通常在专用设备上以比其他电子或光学组件小的批量生产激光器。此外，由于激光器与其他组件的材料不同，经常使用特殊的技术和材料将激光器与其他电子或光学组件集成在一起，以创建最终装配，而其他组件不需要彼此集成，这进一步增加了生产成本。
具体实施方式
概览
在本公开中提出的一个实施例提供了一种方法，该方法包括：将III-V族半导体材料的片材与硅晶片的第一侧接合；去除与硅晶片接合的多余的III-V族半导体材料，以留下预定厚度的与硅晶片接合的III-V族半导体材料的基础层；在该基础层上外延生长至少一个层，该至少一个层包括相对于硅晶片的第一侧以预定高度布置的量子点层；以及切割硅晶片以产生多个量子点激光器。
在本公开提出的另一实施例中，提供了一种晶片，该晶片包括硅衬底，与硅衬底接合的预定厚度的III-V族半导体材料的基础层，以及在该基础层上生长的至少一个层，该至少一个层用于形成多个量子点激光器。
本公开中提出的另一实施例提供了一种激光器，该激光器包括：具有上侧和与上侧相对的下侧的硅衬底；与硅衬底的上侧接合的III-V族半导体材料层；量子点层，被包括在从III-V族半导体材料层生长出的一个或多个层中并且相对于硅衬底的上侧处于预定高度，并且其中硅衬底的下侧包括多个装配特征，这些装配特征在硅衬底上被限定为晶片级特征。
本公开中提出的一个实施例提供了一种装置，包括：硅衬底；量子点激光器，其包括：与硅衬底接合的III-V族半导体材料的基础层；以及从该基础层外延生长的至少一个层，其中该至少一个层包括量子点层；以及光子元件，该光子元件被制造在硅衬底上并且包括与量子点层光学对准的波导。
本公开中提出的另一实施例提供了一种形成光子设备的方法，该方法包括：将III-V族半导体材料的片材与衬底接合；通过去除与衬底接合的多余的III-V族半导体材料来形成具有预定厚度的III-V族半导体材料的基础层；并且在去除多余的III-V族半导体材料之后，在基础层上方外延生长量子点层，其中量子点层被布置为相对于衬底处于预定高度；以及在衬底上制造光子元件，其中光子元件的波导根据预定高度与量子点层光学对准。
本公开中提出的另一实施例提供了一种形成光子设备的方法，该方法包括：从接合到硅衬底的基础层生长至少一个层，该至少一个层包括量子点层；以与量子点层光学对准的方式在该硅衬底上制造第一光子元件以形成激光器基座；并且使用硅衬底作为参考表面，将激光器基座安装到包括第二光子元件的集成电路的电介质层。
在本公开中提出的一个实施例提供了一种创建激光器的方法，该方法包括：将III-V族半导体材料与硅衬底接合；去除与该衬底接合的多余的III-V族半导体材料，以留下与衬底接合的具有预定厚度的III-V族半导体材料基础层；并在去除多余的III-V族半导体材料之后，在III-V族半导体材料基础层上外延生长至少一个层，该至少一个层包括量子点层。
本公开的另一实施例是一种激光器，包括：具有上表面的硅衬底，其中基础层与该硅衬底的上表面接合并且一个或多个层在该基础层上被生长出，该基础层包括III-V族半导体材料，该一个或多个层包括：从基础层生长出的基质层，其包括与所述III-V族半导体材料晶格匹配的III-V族半导体材料；在基质层内生长的量子点层；以及从基质层生长出的接触层，其包括III-V族半导体材料，其中基质层将接触层与基础层分开。
本公开的另一实施例是一种激光器，该激光器包括：量子点层，其被放置为高于硅衬底的上表面预定义高度；III-V族半导体材料的基础层，该基础层与硅衬底的上表面接合；以及从基础层生长出的晶格匹配的III-V族半导体材料的覆盖层(cladding layer)，其中量子点层被包括在覆盖层的波导中。
示例实施例
硅(Si)光子应用通常使用基于量子阱(Quantum Well，QW)的激光器，该激光器基于小尺寸(例如，5厘米直径，以及更小)的磷化铟(InP)衬底。与量子点(QD)激光器相比，这些基于InP的QW激光器通常具有有限的工作温度范围、更高的背向反射灵敏度、和有限的增益带宽。另外，InP衬底往往比Si衬底更易碎、导热性更差，从而导致针对基于InP的组件使用更小尺寸的衬底并且散热性能更差。此外，InP和Si之间热膨胀系数的差异使生产过程中的应变管理以及以后的使用变得更具挑战。
迄今为止，将QW或QD激光器集成到Si光子平台上的大多数努力都是将在InP或砷化镓(GaAs)衬底上生长的激光器接合到Si衬底上。在Si光子平台上直接生长QD激光器的努力并没有达到成本效益，部分原因是使用了较大的晶片(例如200-300mm)，且晶片中III-V族半导体材料相比于晶片面积的比例很小，并且激光器的成品率损耗也导致Si光子管芯的损耗。
取而代之的是，如在此参照附图更详细地论述的，在与Si衬底接合的III-V族半导体材料的薄膜上生长QD激光器提供的激光器，这与基于InP的QW激光器或从Si衬底生长出的QW/QD激光器相比，具有更优异的物理性能、更易于制造、和/或更高的生产成品率。
图1A-1G示出了根据本文一个或多个实施例的，使用与Si衬底接合的III-V族半导体材料的薄膜进行的QD激光器装配的示例性制造过程的各种视图。图1A示出了第一制造状态101，其中晶片110与由III-V族半导体材料制成的片材120接合。如图1A所示，片材120可以直接接合到晶片110，但是，在图1B所示的可选的第一制造状态191中，在晶片110和片材120之间布设中间层130，并且中间层130操作来将晶片110和片材120接合在一起。
晶片110包括Si衬底，可以从该Si衬底生长或共晶(eutectically)接合各种光学和电学组件。在一些实施例中，晶片110的Si衬底是块状Si衬底，其中用于要生产的光学有源器件(例如，激光器、检测器、调制器、吸收器)的一种或多种特征或材料已经被预处理。在各种实施例中，晶片110的直径可以在约50毫米(mm)和约200mm之间的范围内，并且其厚度可以在约0.3mm和约1mm之间的范围内，但是晶片110的尺寸可以改变，以将硅制造行业所需的新直径和厚度纳入考虑。
片材120可以与晶片110直接接合(根据图1A和1C)，或者可以与晶片110间接接合(根据图1B和1D)。片材120的直径可以基于晶片110的直径(例如，在晶片直径的+/-5％以内)，但是片材120的厚度可以独立于晶片110的厚度而变化(即，比晶片110厚或薄)。在一些实施例中，片材120的直径独立于晶片110的直径；例如，几个小片材120可以与具有大得多的直径的晶片110接合(例如，几个50mm的片材120与300mm的晶片110接合)。可以使用将片材120与晶片110接合的各种方法，这些方法对本领域普通技术人员来说是熟悉的，并且可基于构成片材120的特定III-V族半导体材料以及是否使用中间层130而不同。在不同的实施例中使用各种III-V族半导体材料来构成片材120，这包括选自硼族的材料(即，III族材料：硼、铝、镓、铟、铊)和选自氮族的材料(即，V族材料：氮、磷、砷、锑、铋)，例如，氮化硼(BN)、氮化镓(GaN)、砷化镓(GaAs)、和铟化磷(InP)。
在一些实施例中，中间层130(当使用时)的尺寸可以被设置成直径与晶片110的直径基本匹配(例如，+/-1％)。在一些实施例中，中间层130的厚度可以在约1纳米(nm)和约1000nm之间变化。可以在不同的实施例中使用用于中间层130的各种材料，例如，诸如二氧化硅(SiO2)之类的电介质、聚合物、金属、或半导体。本领域普通技术人员将熟悉可用作中间层130的合适材料。
另外，III-V族半导体材料、中间层130的材料、和晶片110中的任何一者可以掺杂有各种其他材料以影响它们的物理和/或电特性。例如，Si、C、Zn、Ge、Sn、Cd、S、Se、Te、Be、Mg和其他杂质可用于对III-V族半导体材料掺杂，以在用于半导体组件中时用作电子发射器或电子收集器。在各种实施例中，可以在与晶片110接合之前或在与晶片110接合之后对片材120中所使用的III-V族半导体材料进行掺杂。在另一示例中，B和P可以用作晶片110的掺杂剂。
图1C示出了从第一制造状态101前进的第二制造状态102，其中片材120已经直接接合至晶片110。图1D示出了从可选的第一制造状态101前进的可选的第二制造状态192，其中，片材120已经经由中间层130间接地与晶片110接合。
图1E示出了从第二制造状态102或可选的第二制造状态192前进的第三制造状态103，其中片材120与晶片110分离，以产生与晶片110接合的III-V族半导体材料的薄膜的基础层140以及已经从晶片110去除的多余的材料150。基础层140包括预定厚度的所选III-V族半导体材料，例如，基础层140的厚度在约10nm和约1000nm之间。在使用中间层130的实施例中，中间层130被包括在基础层140内。多余的材料150包括片材120的一旦分离就不再与晶片110接合的材料。在不同的实施例中，使用化学手段、机械手段或其组合(例如美国专利5,374,564中描述的SMART
图1F示出了从第三制造状态103前进的第四制造状态104，其中向基础层140应用外延生长工艺155。在各种实施例中，经由本领域普通技术人员已知的外延生长工艺155从基础层140生长QD激光器的各个附加层。外延生长工艺155的一些非限制性示例包括化学气相沉积(CVD)、金属有机CVD(MOCVD)、分子束外延(MBE)、气相外延(VPE)、液相外延(LPE)、固相外延(SPE)、氢化物气相外延等。
图1G示出了从第四制造状态104前进的第五制造状态105，其中从基础层140生长的若干层在横截面中被示出为层级。应当理解，在第五制造状态105中示出的层级及其相关联的层的个体和相对高度/厚度被提供作为非限制性示例；本领域普通技术人员将能够调整层的高度/厚度以制造满足个体应用的需求的QD激光器。如细节106所示，已经从基础层140生长出基质层160、波导层170、量子点层180、和接触层190。在横截面中，晶片110限定了硅层级111，基础层140限定了第一III-V族半导体材料层级141，基质层160限定了第一覆盖层级161和第二覆盖层级162，波导层170限定了第一波导层级171和第二波导层级172，量子点层180限定了量子点层级181，并且接触层190限定了第二III-V族半导体材料层级191。
基质层160，也称为覆盖层，包括与被用于基础层140的III-V族半导体材料晶格匹配的材料。例如，当将GaAs用于基础层140时，AlGaAs可以用于基质层160。其他示例晶格匹配的材料包括但不限于：相对于GaAs的InGaP，以及相对于InP的AlGaInAs、AlInAs、InGaAs、GaAsSb、InGaAsP。本领域普通技术人员将能够选择晶格匹配的材料以与用于基础层140的所选的III-V族半导体材料一起使用。
在一些实施例中，基质层160包括绕波导层170和量子点层180外延生长的一层。在其他实施例中，基质层160包括两层；一层从基础层140生长，另一层从波导层170的第二波导层级172生长。
波导层170包括III-V族半导体材料，该III-V族半导体材料生长成包围量子点层180，并且提供结构化增益介质，在该结构化增益介质中，由量子点层180产生的光被放大并且在一个或多个方向上从量子点层180向外导引。在若干实施例中，构成波导层170的III-V族半导体材料与基础层140的III-V族半导体材料相同，但是也可以由与基础层140不同的III-V族半导体材料制成(例如，当GaAs被用于基础层140时，使用AlGaAs)或掺杂有与基础层140不同(或没有)的掺杂剂。在一些实施例中，波导层170包括绕量子点层180外延生长的一层。在其他实施例中，波导层170包括两层；一层从基质层160的第一层级161生长，另一层从量子点层180生长。
量子点层180包括多个量子点，当被施加的电流激发时，该多个量子点发射光子。量子点是基于量子力学效应而表现出各种特性(例如发光)的纳米结构。量子阱是由较宽的带隙材料包围的第一材料的薄层形成的二维结构，其仅允许一维电子捕获(允许平面二维运动)。相比之下，量子点充当被嵌入在波导层170中的零维实体，这使能了受激电子的三维捕获(不允许移动)。量子点被波导层170包围并且由具有比波导层170的材料更窄的带隙的材料制成。将会理解，量子点的精确尺寸、形状和材料将影响激光器产生的颜色。
接触层190由III-V族半导体材料制成，其在一些(但非全部)实施例中是与基础层140中使用的相同的III-V族半导体材料，但是与基础层140不同地掺杂以形成相反的半导体材料。当基础层140被p掺杂时，接触层190被n掺杂，反之亦然。接触层190形成相对于晶片110的最远端层，并且与基础层140一起包围量子点层180、波导层170和基质层160。当在接触层190和基础层140之间施加足够的电压时，电流将流过量子点层180并产生激光束。
将会理解，可以应用各种附加工艺以将层蚀刻成期望的形状或轮廓，添加一个或多个光子元件、和/或处理QD激光器，这在本公开的其他地方更详细地论述。类似地，可以在接合和/或生长各层之前或之后在晶片110上执行各种晶片工艺，例如，包括贯穿硅通孔(through-silicon vias，TSV)、对准特征、将晶片110切割成个体组件等，这将在本公开的其他地方更详细地论述。
图2示出了根据本文公开的一个或多个实施例的概述了用于产生QD激光器装配的示例方法200中一般操作的流程图。方法200开始于操作210，其中III-V族半导体材料与Si衬底接合。在一些实施例中，III-V族半导体材料直接接合到Si衬底，而在其他实施例中，在III-V族半导体材料和Si衬底之间使用中间接合层，例如分别在图1C和图1D中。
方法200进行到操作220，在操作220中，从衬底上去除多余的III-V族半导体材料，以留下与Si衬底接合的III-V族半导体材料的薄膜，如图1E所示。在各种实施例中，薄膜掺杂有第一掺杂剂材料，以用作半导体器件中的阳极或阴极。
在多余的III-V族半导体材料被去除之后，在操作230处在III-V族半导体材料的薄膜上外延生长至少一个层，如图1F所示。该至少一个层包括量子点的层，并且还可以包括与薄膜的III-V族半导体材料晶格匹配的材料的层，形成用于量子点的波导的III-V族半导体材料的层，以及掺杂有第二掺杂剂材料以用作阴极(当薄膜是阳极时)或用作阳极(当薄膜是阴极时)的第二层III-V族半导体材料。
在操作240，蚀刻各层以产生用于正被制造的激光器的预定轮廓或形状。根据各种实施例，可以使用化学手段、机械手段或其组合来进行蚀刻以从生长的层中去除材料。关于图4A-4D，更详细地示出并论述了蚀刻的各个步骤。
在一些实施例中，也可以向Si衬底施加蚀刻以产生各种装配特征，但是Si衬底可以与各层分开蚀刻；在各层被蚀刻之前进行或在各层被蚀刻之后进行。装配特征的一个示例是贯穿硅通孔(TSV)，该通孔在Si衬底中限定了贯穿的孔，并且通过该通孔，使得Si衬底的底面与在Si衬底的顶面上生长的一个或多个层电接触。装配特征的第二示例是在Si衬底的底面上限定的对准特征，它允许将集成电路掩模相对于相对侧上的各层一致地施加到Si衬底上，并用于组件的机械定位或操纵，以及其他好处。
金属化发生在操作250，其中由金属导体(例如，金、银、铜、铂)制成的电触点(electrical contact)被附着到Si衬底和激光器的各个层，以使得当向电触点施加适当的电压时，电流将通过QD层在触点之间流动来产生激光束。图4A-4D示出了相对于示例层放置的示例电触点，并且相关的论述更详细地阐释了金属化过程。
进行到操作260，对激光器装配的各层进行钝化，以保护它们免受腐蚀、杂散电压、杂散污染物的影响，和/或避免或分散机械应力。在各个实施例中，向各层应用二氧化硅层(SiO2)以进行钝化。可以从Si衬底和各层生长出钝化涂层，可以在Si衬底和各层上沉积钝化涂层，或者可以使用原始生长和后续沉积的组合。
在操作270，使用各种标准蚀刻、沉积、光刻等步骤在装配的衬底上制造至少一个光子元件。在各种实施例中，在Si衬底上制造的光子元件可以是图5A-5D所示的示例光子元件370中的任何一个，或者是本领域普通技术人员已知的另一光子元件。在不同的实施例中，可以基于光子元件的材料、光子元件的尺寸/形状及其预期使用简档，来改变如何在Si衬底上制造单个光子元件。本领域普通技术人员将熟悉用于在Si衬底上制造光子元件的各种方案。
在操作280处将Si衬底切割成个体组件。将会理解，在一个衬底(例如，晶片110)上制造了若干彼此分离的组件，以产生该组件(例如，管芯)的若干个体副本。可通过机械锯或激光切割来完成该切割，并且该切割可涉及几个机器以将管芯彼此分开或与衬底的剩余部分分开。
在将晶片110切割成个体管芯之前，可以在晶片级执行各种测试。测试示例包括但不限于：器件老化、波长表征、光-电流-电压(light-current-voltage)表征、阈值测量、晶片图(wafer map)、光致发光、过程监控、物理尺寸等。
进行到操作290，可以将包括激光器和与一个Si衬底接合的任何光子元件的个体管芯安装到另一集成电路。关于图6A-6C更详细地论述了其他集成电路的示例以及在其上安装装配的各种方案。
方法200然后可以结束。
图3A-3C示出了根据本文公开的一个或多个实施例生产的QD激光器的个体管芯的各种视图。
图3A示出了QD激光器基座300的内部分层的顶部正视等距剖视图301。QD激光器基座300是分立的半导体组件，其可以包括一个或多个预制光学组件(例如，光子元件370)，它们共同与衬底接合，以用作更大的光子电路的一部分(关于图6A-6C更详细地论述)或作为分立的激光组件。
如图所示，第一TSV 320a和第二TSV 320b(统称为或归纳为，TSV 320)从衬底310的下表面311延伸到衬底310的上表面312。QD激光器的电介质340和半导体层350接合到上表面312。在一些实施例中，TSV 320也延伸穿过电介质340。在一些实施例中，电介质340包括氮氧化硅(SiON)材料，但是(一种或多种)其他材料也是可能的。将会理解，半导体层350包括基础层140、基质层160、波导层170、QD层180、和接触层190。在一些实施例中，相对于衬底310的上表面312以预定义高度形成半导体层350内的QD层180，以使得QD层180可以与接合到衬底310的任何光学组件对准并且/或者通过使用上表面312作为光学组件的参考表面来使QD激光器基座300配合。
第一电引线330a和第二电引线330b(统称为或归纳为，电引线330)分别从第一TSV320a和第二TSV 320b延伸到半导体层350的各个层。引线330保持在用于钝化QD半导体层350的电介质340内，并与半导体层350的各个层(例如，基础层140、基质层160、接触层190)接触以形成穿过其QD层180的电压路径。如图所示，电引线330通过焊盘360a-360d(统称为，焊盘360)将电连通(communication)从衬底310外部的触点延伸到半导体层350，焊盘360提供了可供将导线或其他组件焊接、钎焊、焊制于其上或以其他方式固定(affix)在焊盘360上的区域。尽管示出了四个焊盘360a-360d，其中在衬底310下方具有两个焊盘360a-360b并且在半导体层350上方具有两个焊盘360c-360d，但是在其他实施例中可以使用更多或更少的焊盘360。
图3B示出了QD激光器基座300的顶部侧视等距视图302，其中示出了在衬底310的上表面312(在图3B中被光子元件370和半导体层350覆盖)中制造并与QD层180光学对准的光子元件370。尽管示出了在衬底310上制造一个光子元件370，但是在其他实施例中，可以在衬底310上制造更多或更少的光子元件370以与QD层180配合。例如，可以在没有光子元件370的情况下完成QD激光器基座300。在另一示例中，光子元件370可以被制造在半导体层350的任一侧并且与QD层180光学对准。关于图5A-5D更详细地论述了光子元件370的各种示例。
对准光子元件370，以使得在光子元件370中限定的任何波导将根据相对于QD层180生长于其上的衬底的预定高度来与QD层180光学对准。在各种实施例中，光子元件370被直接制造在衬底310上，或者间接(例如，经由中间层130)制造在衬底310上。另外，在一些实施例中，光子元件370也被封装在电介质140中，而在其他实施例中，光子元件370在电介质340的外部。
图3C示出了QD激光器基座300的底面侧视等距视图303，其中在衬底310的下表面311上示出了各种装配特征。在将晶片110切割成个体管芯之前，在晶片110上构建装配特征，但是每个装配特征与一个管芯相关联。如图3C所示的管芯上所示，示出了三个焊盘360(与TSV 320相关联)，示出了三个凸起的对准特征380(相对于下表面311凸起)，并且示出了两个蚀刻的对准特征380(被蚀刻于下表面311中)。对准特征380包括但不限于：用于光学成像系统的基准标记(例如，在已知位置中的两个到三个对准点的集合)、机械止动件、金属化标志、防错(poke-yoke)特征(例如，用于以后的装配的行/不行(go/no-go)特征)、环氧树脂槽、和其他标识特征(例如，十字线、QR码、和组件标注/标签)。
图4A-4D示出了根据本文公开的一个或多个实施例的各种正面剖视图，以突出显示在各个制造阶段中的QD激光器的不同层和层级。
图4A示出了蚀刻之前的QD激光器的分层的层的视图401。如图所示，从底部到顶部，硅层级111与第一III-V族半导体材料层级141接合，从该第一III-V族半导体材料层级141外延生长第一覆盖层级161、第一波导层级171、量子点层级181、第二波导层级172、第二覆盖层级162、和第二III-V族半导体材料层191。将会理解，在不同的实施例中，各个层级的相对高度可以变化。量子点层级181相对于硅层级111的上表面312被放置在预定高度处，以允许与在表面层级111的上表面312上制造的预制光子元件370对准。
图4B示出了经蚀刻的QD激光器的一个示例的视图402。蚀刻根据针对QD激光器的半导体组件预定义的形状或轮廓，从QD激光器的半导体的一个或多个层去除材料，以产生层的分层次集合。在一些实施例中，比如图4B中示出的示例，蚀刻接触层190、波导层180、QD层170、和基质层160，但是在其他实施例中可以蚀刻更多或更少的层。如图4B所示，第一III-V族半导体材料层级141具有比“较高”层级更宽的横截面，其允许电引线330与第一III-V族半导体材料层级141、第一覆盖层级161、和/或接触层级191接触，并且与不允许它们接触的其他层级绝缘。
图4C示出了已被钝化的经蚀刻的QD激光器的一个示例的视图403。向经蚀刻的层施加电介质340(例如，SiO2或SiON)，以保护这些层免受腐蚀、物理损坏，使这些层电绝缘，和/或为QD激光器提供期望的形状。在各种实施例中，可以在一个或多个阶段中施加电介质340。
图4D示出了已被金属化的经蚀刻和钝化的QD激光器的一个示例的视图404。可以通过蒸发或溅射工艺来实现金属化，从而添加用于QD激光器的TSV 320、电引线330和焊盘360。电引线330可穿过电介质340并终止于一个或多个焊盘360中。焊盘360位于硅层级111的一个或多个下表面311上、电介质340的上侧上方、或第二III-V层级191的顶部上，以使得其他组件可以物理地附着到和/或电连接到QD激光器。如图所示，电引线330不在由QD层180产生的激光的光路中。
图5A-5D示出了与根据本公开构造的QD激光器装配集成的各种示例光子元件370。在图5A-5D的所示示例中的每一者中，示例光子元件370与QD激光器的衬底310和半导体层350一起集成在QD激光器基座300中。光子元件370被制造在衬底310上并与半导体层350配合。光子元件370内部的任何波导都与半导体层350的波导层170和量子点层180对准。在各种实施例中，对与半导体层350配合的光子元件370的面施加不同的表面处理，以影响光子元件370的面的反射率。
图5A示出了模式转换器光子元件510作为示例光子元件370，其扩展了激光束的传播频率。图5B示出了波长组合器/分离器光子元件520作为示例光子元件370，其基于激光束的波长来组合或分离激光束。图5C示出了反馈光子元件530作为示例光子元件370(例如分布式布拉格反射器)，其在光子元件370中产生各种阻带以调节从QD激光器基座300发射的激光束的波长。
图5D示出了多光子设置，包括两个光子元件540a-540b作为示例光子元件370。在各种实施例中，两个光子元件540a-540b中的每一个可以是关于图5A-5C描述的光子元件510、520、530中的任何一个，但是可以设想其他光子元件370，并且本公开不限于在图5A-5C中示出的示例。两个光子元件540a-540b中的每一个可以是相同类型的光子元件510、520、530，或者第一光子元件540a可以是与第二光子元件540b(例如，反馈光子元件530)不同类型的(例如，组合器/分离器光子元件520)。另外，在一些实施例中，第二光子元件540b的至少一个面被赋予高反射表面，以用作激光束的反射器。
图6A-6C示出了根据本文公开的一个或多个实施例的具有较大的光子集成电路(PIC)600的QD激光器的各种安装方案。图6A-6C的每一者中的PIC 600包括PIC衬底610，利用该PIC衬底610，第一PIC光子元件620a(归纳为PIC光子元件620)被制造为与所安装的QD激光器基座300的QD层180光学对准。相对于所安装的QD激光器基座300，与第一PIC光子元件620a相对地，在PIC衬底610上制造第二PIC光子元件620b。在一些实施例中，第二PIC光子元件620b是反射器，其将由所安装的QD激光器基座300生成的光束引回到第一PIC光子元件620a。在其他实施例中，第二PIC光子元件620b将外部生成的光束引导到QD层180中以进行放大或检测。在其他实施例中，如果QD激光器基座300包含作为反射器的第二光子元件370，则可以省略第二PIC光子元件620b。
在各种实施例中，在PIC衬底610上制造相对于彼此具有预定距离的两个单独的PIC光子元件620，以限定将在其中安装QD激光器基座300的容器。在其他实施例中，单个PIC光子元件620与PIC衬底610接合并被蚀刻以产生容器，从而使第一PIC光子元件620a与第二PIC光子元件620b区分开。
将PIC光子元件620的高度限定为使得已安装的QD激光器基座300的波导层170和QD层180将与在PIC光子元件620中限定的PIC波导630对准。尽管在图6A-6C中示出了一个PIC波导630，但是各种PIC波导630可以被包括在PIC光子元件620内。在各种实施例中，使用各种途径和耦合元件将基座300光耦合到PIC 600，途径和耦合元件包括但不限于：模式转换器、边缘耦合、短暂耦合、光栅、转向镜等。
图6A示出了第一安装方案601，其中利用在QD激光器基座300的衬底310的肩部(shoulder)和PIC光子元件620之间的环氧树脂640(包括各种胶水、胶合剂、和粘合剂)，将QD激光器基座300安装在PIC 600的容器内的位置中。然后，将导线650接合到在衬底310的下表面311(在图6A中朝上)上限定的焊盘360，以建立到QD激光器基座300的电连接。在图6A所示的配置中，第一PIC光子元件620a的与QD激光器基座300耦合的面包括抗反射表面处理，而第二PIC光子元件620b在与QD激光器基座300耦合的面上包括高反射性表面处理。在各种实施例中，施加到PIC光子元件620的表面处理厚度在大约2微米(μm)和大约15μm之间，这明显比InP QW激光器PIC中使用的表面处理更薄。
图6B示出了第二安装方案602，其中经由QD激光器基座300的顶侧与PIC衬底610的上表面之间的焊料塌陷(collapse)，将QD激光器基座300安装在PIC 600的容器内的位置中。当使用第二安装方案602时，由于通过焊料660以及对PIC衬底610的金属化(例如，通过一个或多个PIC TSV 670和/或PIC焊盘680)实现到QD激光器基座300的电连接，因此QD激光器基座300可以省略衬底310的下表面311上的TSV 320和金属化。在图6B所示的配置中，第一PIC光子元件620a的与QD激光器基座300耦合的面包括抗反射表面处理，而第二PIC光子元件620b在与QD激光器基座300耦合的面上包括高反射性表面处理。
图6C示出了第三安装方案603，其中QD激光器基座300充当两个PIC光子元件620之间的半导体光放大器(SOA)。在图6C所示的配置中，第一PIC光子元件620a的与QD激光器基座300耦合的面和第二PIC光子元件620b的与QD激光器基座300耦合的面两者都包括抗反射表面处理以及PIC波导630。在其他实施例中，使第二光子元件370b或第二PIC光子元件620b的一个面具有高反射性，从而形成反射式半导体光放大器(RSOA)。
图7A和7B示出了根据本公开制造的QD激光器的晶片级视图。图7A示出了安装有元件的晶片700的俯视图701，并且图7B示出了安装有元件的晶片700的仰视图702。俯视图701示出了多个QD激光器基座300(具有集成的光子元件370)，作为在安装有元件的晶片700上的个体管芯。仰视图702示出了多个装配特征(例如，TSV 320和对准特征380)，这些装配特征与位于安装有元件的晶片700的相对侧上的QD基座300的个体管芯相关联。
将会理解，将安装有元件的晶片700切割成个体管芯，以用作QD激光器基座300。然而，在切割安装有元件的晶片700之前，可以对安装有元件的晶片700上的个体管芯执行各种测试，以确定管芯是否已经被恰当地制造。这样的测试包括但不限于：器件老化、波长表征、光-电流-电压表征、阈值测量、晶片图、光致发光、过程监控、物理尺寸等。
参考根据本公开中提出的实施例的方法、设备(系统)、和计算机程序产品的流程图图示和/或框图描述了本公开的实施例。将理解的是，流程图图示和/或框图的每个框以及流程图图示和/或框图中的框的组合可以由计算机程序指令来实现。可以将这些计算机程序指令提供给通用计算机、专用计算机、或其他可编程数据处理设备的处理器以产生机器，使得经由计算机或其他可编程数据处理设备的处理器执行的指令创建用于实现在流程图和/或框图的一个或多个框中指定的功能/动作的装置。
这些计算机程序指令还可被存储在计算机可读存储介质中，该计算机可读存储介质可以指导计算机、其他可编程数据处理设备、或其他装置以特定方式运行，以使得存储在计算机可读存储介质中的指令产生包括实现在流程图和/或框图的一个或多个框中指定的功能/动作的指令的制造品。
也可以将计算机程序指令加载到计算机、其他可编程数据处理设备、或其他装置上，以使得一系列操作步骤在计算机、其他可编程设备、或其他装置上被执行，以产生计算机实现的过程，从而使在计算机或其他可编程设备上执行的指令提供了用于实现在流程图和/或框图的一个或多个框中指定的功能/动作的过程。
附图中的流程图和框图示出了根据各种实施例的系统、方法和计算机程序产品的可能实现方式的架构、功能和操作。在这方面，流程图或框图中的每个框可以代表代码的模块、片段或部分，其包括用于实现指定的(一个或多个)逻辑功能的一个或多个可执行指令。还应注意，在一些其他实施方式中，框中指出的功能可以不按图中指出的顺序发生。例如，取决于所涉及的功能，实际上可以基本上同时执行连续示出的两个框，或者有时可以以相反的顺序执行这些框。还应注意，框图和/或流程图图示的每个框以及框图和/或流程图图示中的框的组合可以由执行指定功能或动作的基于专用硬件的系统或专用硬件和计算机指令的组合来实现。
鉴于前述内容，本公开的范围由所附权利要求书确定。
在以下编号的条款中列出了本公开的示例：
1.一种方法，包括：将III-V族半导体材料的片材与硅晶片的第一侧接合；去除与所述硅晶片接合的多余的III-V族半导体材料，以留下预定厚度的与所述硅晶片接合的III-V族半导体材料的基础层；在所述基础层上外延生长至少一个层，所述至少一个层包括相对于所述硅晶片的第一侧以预定高度布置的量子点层；以及切割所述硅晶片以产生多个量子点激光器。
2.根据条款1或4-10中的任一项的方法，还包括：向所述硅晶片的与所述第一侧相对的第二侧添加多个对准特征；并且其中切割所述硅晶片产生所述多个量子点激光器，使得每个量子点激光器包括多个对准特征中的至少一个对准特征。
3.根据条款1、2或4-10中的任一项的方法，其中，所述对准特征包括以下中的至少一项：基准标记；机械止动件；以及金属化标志。
4.根据条款1-3或5-10中的任一项的方法，还包括：向所述晶片添加多个贯穿硅通孔，其中每个贯穿硅通孔在所述硅晶片的所述第一侧和相对的第二侧之间延伸；并且其中切割所述硅晶片产生所述多个量子点激光器，使得每个量子点激光器包括多个贯穿硅通孔中的至少两个贯穿硅通孔。
5.根据条款1-4或6-10中的任一项的方法，还包括：通过所述至少两个贯穿硅通孔中的每个贯穿硅通孔将电触点附着到所述多个量子点激光器中的相关联的量子点激光器；并且其中穿过所述量子点层的用于相关联的量子点激光器的电压路径被限定在所述电触点之间。
6.根据条款1-5或7-10中的任一项的方法，还包括：在切割之前，将所述多个量子点激光器中的每个量子点激光器蚀刻成预定形状。
7.根据条款1-7或8-10中的任一项的方法，还包括：在蚀刻之后和切割之前，用电介质封装所述多个量子点激光器中的每个量子点激光器。
8.根据条款1-7、9或10中的任一项的方法，还包括：在蚀刻之后并且在切割之前，针对所述多个量子点激光器中的每个量子点激光器在硅衬底上制造光子器件。
9.根据条款1-8或10中的任一项的方法，其中，每个光子器件的波导与每个量子点激光器的波导对准。
10.根据条款1-9中的任一项的方法，还包括：将所述多个量子点激光器中的每个量子点激光器安装到包括集成光子元件的硅集成电路上。
11.一种晶片，包括：硅衬底；与所述硅衬底接合的预定厚度的III-V族半导体材料的基础层；以及在所述基础层上生长的至少一个层，该至少一个层用于形成多个量子点激光器。
12.根据条款11或13-15中的任一项的晶片，还包括在所述硅衬底中限定的多个对准特征，其中所述多个对准特征在数量上对应于在所述基础层上生长的所述多个量子点激光器。
13.根据条款11、12、14或15中的任一项的晶片，还包括被限定为穿过所述硅衬底的多个贯穿硅通孔，其中所述多个贯穿硅通孔在数量上对应于在所述基础层上生长的所述多个量子点激光器。
14.根据条款11-13或15中的任一项的晶片，其中，所述多个贯穿硅通孔中的每个贯穿硅通孔包括电触点，所述电触点在第一端连接到所述硅衬底的下侧，并且在第二端与所述多个量子点激光器中的相关联的量子点激光器连接。
15.根据条款11-14中的任一项的晶片，还包括在硅衬底上制造的多个光子器件，其中该多个光子器件在数量上与在所述基础层上生长的所述多个量子点激光器相对应并且与相关联的量子点激光器对准。
16.一种激光器，包括：具有上侧和与上侧相对的下侧的硅衬底；与所述硅衬底的上侧接合的III-V族半导体材料层；量子点层，被包括在从所述III-V族半导体材料层生长出的一个或多个层中并且相对于所述硅衬底的上侧处于预定高度；并且其中所述硅衬底的下侧包括多个装配特征，所述装配特征在所述硅衬底上被限定为晶片级特征。
17.根据条款16-20中的任一项的激光器，其中，所述多个装配特征中的每个装配特征包括一对贯穿硅通孔，所述一对贯穿硅通孔限定了从所述硅衬底的下侧到上侧的贯穿孔洞，所述贯穿硅通孔包括第一贯穿硅通孔和第二贯穿硅通孔。
18.根据条款16-20中的任一项的激光器，其中，所述第一贯穿硅通孔包括第一电引线，所述第一电引线连接到所述硅衬底的下侧上的第一触点以及在所述硅衬底的上侧与所述量子点层之间的第二触点，其中所述第二贯穿硅通孔包括第二电引线，所述第二电引线连接到所述硅衬底的下侧上的第三触点以及相对于所述衬底在所述量子点层上方的第四触点，并且其中所述第二触点和所述第四触点形成穿过所述量子点层的电压路径。
19.根据条款15-18或20中的任一项的激光器，其中，所述多个装配特征中的每个装配特征包括在所述衬底的下侧上限定的对准特征。
20.根据条款15-19中的任一项的激光器，还包括：多个光子元件，所述多个光子元件被制造在所述衬底的上侧上并且基于所述量子点层的预定高度与所述量子点层对准。
21.一种设备，包括：硅衬底；量子点激光器，其包括：与所述硅衬底接合的III-V族半导体材料的基础层；以及从所述基础层外延生长的至少一个层，其中所述至少一个层包括量子点层；以及光子元件，该光子元件被制造在所述硅衬底上并且包括与所述量子点层光学对准的波导。
22.根据条款21或23-30中的任一项的设备，其中，所述光子元件是以下之一：模式转换器；波长组合器；环形谐振器；波长拆分器(wavelength divider)；分离器；组合器；和反馈结构。
23.根据条款21、22或24-30中的任一项的设备，其中，所述III-V族材料是以下之一：GaAs；GaN；InSb；InAs；以及InP。
24.根据条款21-23或25-30中的任一项的设备，还包括：与所述III-V族材料晶格匹配的材料的生长基质，其中所述生长基质是从所述基础层外延生长的并且包括所述量子点层。
25.根据条款21-24或26-30中的任一项的设备，其中，当所述III-V族材料为GaAs时，所述晶格匹配的材料为以下之一：AlGaAS和InGaP；当所述III-V族材料为InP时，所述晶格匹配的材料为以下之一：InGaAs、AlInAs、GaAsSb、AlGaInAs、和InGaAsP；当所述III-V族材料为GaN时，所述晶格匹配的材料为以下之一：InGaN和AlGaN。
26.根据条款21-25或27-30中的任一项的设备，其中，所述生长基质还包括从所述生长基质外延生长以包围所述量子点层的波导。
27.根据条款21-26或28-30中的任一项的设备，还包括：所述III-V族材料的接触层，所述接触层相对于所述基础层在所述量子点层上方从所述生长基质外延生长；与所述生长基质电连通的第一触点；与所述接触层电连通的第二触点；并且其中施加在所述第一触点和所述第二触点之间的电压可用于激发量子点层以产生激光束。
28.根据条款21-27、29或30中的任一项的设备，其中，所述第一触点和所述第二触点延伸穿过所述硅衬底。
29.根据条款21-28或30中的任一项的设备，其中，基于所述量子点层相对于所述硅衬底生长的高度，将光子波导与所述量子点层对准。
30.根据条款21-29中的任一项的设备，其中，所述基础层作为III-V族材料的片材被接合至所述硅衬底，所述III-V族材料的片材在从其外延生长量子点层之前被降低至预定厚度。
31.一种形成光子设备的方法，该方法包括：将III-V族半导体材料的片材与衬底接合；通过去除与所述衬底接合的多余的III-V族半导体材料来形成具有预定厚度的III-V族半导体材料的基础层；在去除多余的III-V族材料之后，在所述基础层上方外延生长量子点层，其中所述量子点层被布置为相对于所述衬底处于预定高度；以及在所述衬底上制造光子元件，其中所述光子元件的波导根据所述预定高度与所述量子点层光学对准。
32.根据条款31或33-35中的任一项的方法，其中，在将所述片材接合到所述衬底之前，将所述光子元件接合到或制造在所述衬底上。
33.根据条款31、32、34或35中的任一项的方法，其中，外延生长所述量子点层还包括：从所述基础层外延生长基质层，所述基质层包括与所述III-V族材料晶格匹配的材料；从所述基质层外延生长接触层，所述接触层包括所述III-V族材料；在所述接触层与所述基础层之间绕所述量子点层在所述基质层内外延生长激光波导。
34.根据条款31-33或35中的任一项的方法，还包括：在所述激光波导与所述衬底之间施加第一电触点；以及向所述接触层施加第二电触点，其中在所述第一电触点和第二电触点之间限定穿过所述量子点层的电压路径。
35.根据条款31-34中的任一项的方法，还包括：在衬底上制造光子元件之前，向激光器施加电介质。
36.一种形成光子设备的方法，包括：从接合到硅衬底的基础层生长至少一个层，该至少一个层包括量子点层；以与所述量子点层光学对准的方式在所述硅衬底上制造第一光子元件以形成激光器基座；并且使用所述硅衬底作为参考表面，将所述激光器基座安装到包括第二光子元件的集成电路的电介质层。
37.根据条款36或38-40中的任一项的方法，其中，所述激光器基座的第一触点经由焊料结合被安装到所述集成电路的第二触点。
38.根据条款36、37、39或40中的任一项的方法，还包括：以与所述量子点层对准的方式在所述硅衬底上制造第三光子元件，所述第三光子元件相对于所述量子点层与所述第一光子元件相对，以将激光器基座形成为半导体光放大器；并且其中，所述集成电路包括第四光子元件，所述第四光子元件当被安装到所述集成电路时，相对于激光器基座与第二光子元件相对，其中，当所述激光器基座被安装时，所述第三光子元件与所述第四光子元件被对准。
39.根据条款36-38或40中的任一项的方法，还包括：在所述第一光子元件和所述第二光子元件的对准的光学小平面上形成抗反射表面；并且在所述第三光子元件和所述第四光子元件的对准的光学小平面上形成反射表面，从而形成反射式半导体光放大器。
40.根据条款36-39中的任一项的方法，其中，将所述硅衬底安装到所述集成电路的所述电介质上使用在所述硅衬底与所述电介质之间的环氧树脂。
41.一种创建光有源元件的方法，包括：将III-V族半导体材料与硅衬底接合；去除与该衬底接合的多余的III-V族半导体材料，以留下与衬底接合的具有预定厚度的III-V族半导体材料基础层；并在去除所述多余的III-V族半导体材料之后，在III-V族半导体材料基础层上外延生长至少一个层，该至少一个层包括量子点层。
42.根据条款41或43-51中的任一项的方法，其中，所述III-V族半导体材料直接接合到所述硅衬底。
43.根据条款41、42或44-51中的任一项的方法，其中，所述III-V族半导体材料经由中间层与所述硅衬底接合。
44.根据条款41-43或45-51中的任一项的方法，还包括：将所述多余的III-V族半导体材料与第二硅衬底接合。
45.根据条款41-44或46-51中的任一项的方法，其中，外延生长所述至少一个层包括：在所述III-V族半导体材料基础层上生长晶格匹配的III-V族半导体材料基质层；以及在所述晶格匹配的III-V族半导体材料基质层上生长波导层，其中，所述量子点层被包括在所述波导层中。
46.根据条款41-45或47-51中的任一项的方法，其中，外延生长所述至少一个层还包括：在所述波导层上生长第二晶格匹配的III-V族半导体材料基质层；以及在所述第二晶格匹配的III-V族半导体材料基质层上生长接触层。
47.根据条款41-46或48-51中的任一项的方法，其中，当所述III-V族半导体材料为GaAs时，所述晶格匹配的III-V族半导体材料基质层包括以下之一：AlGaAS和InGaP；并且当所述III-V族半导体材料为InP时，所述晶格匹配的III-V族半导体材料基质层包括以下之一：InGaAs、AlInAs、GaAsSb、AlGaInAs、和InGaAsP；当所述III-V族族半导体材料为GaN时，所述晶格匹配的III-V族半导体材料基质层包括以下之一：InGaN和AlGaN。
48.根据条款41-47或49-51中的任一项的方法，还包括：蚀刻以下至少一者来为所述激光器产生预定轮廓：所述III-V族半导体材料基础层、所述III-V族半导体材料波导层、所述晶格匹配的III-V族半导体材料基质层、所述第二晶格匹配的III-V族半导体材料基质层、所述量子点层、以及所述接触层。
49.根据条款41-48、50或51中的任一项的方法，还包括：在蚀刻之后，在所述III-V族半导体材料基础层、所述III-V族半导体材料波导层、所述晶格匹配的III-V族半导体材料基质层、所述第二晶格匹配的III-V族半导体材料基质层、所述量子点层、所述接触层、以及所述硅衬底之上，向所述激光器施加电介质。
50.根据条款41-49或51中的任一项的方法，还包括：向所述III-V族半导体材料基础层安装第一触点；以及向所述接触层安装第二触点，其中，由所述第一触点和所述第二触点限定穿过所述量子点层的电压路径。
51.根据条款41-50中的任一项的方法，其中，所述III-V族半导体材料包括以下之一：GaAs；GaN；GaSb；InSb；InAs；和InP。
52.一种激光器，包括：具有上表面的硅衬底；与该硅衬底的上表面接合的基础层，该基础层包括III-V族半导体材料；以及在该基础层上生长的一个或多个层，该一个或多个层包括量子点层；从所述基础层生长出的基质层，其包括与所述III-V族半导体材料晶格匹配的III-V族半导体材料；在所述基质层内生长的量子点层；以及从基质层生长出的接触层，其包括所述III-V族半导体材料，其中所述基质层将所述接触层与所述基础层分开。
53.根据条款52或54-56中的任一项的激光器，其中，所述基质层、所述量子点层、和所述接触层通过以下之一来外延生长：分子束外延；化学气相沉积；金属有机化学气相沉积；液相外延；气相外延；以及氢化物气相外延。
54.根据条款52、53、55或56中的任一项的激光器，还包括：从所述基质层生长的、包围所述量子点层的波导。
55.根据条款52-54或56中的任一项的激光器，其中，所述量子点层被布置为相对于所述硅衬底的上表面处于预定高度。
56.根据条款52-55中的任一项的激光器，其中，电触点和所述接触层形成穿过所述量子点层的电压路径。
57.一种激光器，包括：量子点层，其被放置为高于硅衬底的上表面预定高度；III-V族半导体材料的基础层，所述基础层与所述硅衬底的上表面接合；以及从所述基础层生长出的晶格匹配的III-V族半导体材料的覆盖层，其中所述量子点层被包括在所述覆盖层的波导中。
58.根据条款57、59或60中的任一项的激光器，其中，所述波导包围所述量子点层，并且其中，所述覆盖层是从所述III-V族半导体材料的基础层由晶格匹配的III-V族半导体材料生长而成的，以形成在其中生长所述量子点层的量子点的基质。
59.根据条款57、58或60中的任一项的激光器，还包括：与所述基础层电连通的第一触点；以及与所述接触层电连通的第二触点，其中在所述第一触点与所述第二触点之间限定了穿过所述量子点层的电压路径。
60.根据条款57-59中的任一项的激光器，其中，所述激光器的横截面限定分层的层级，所述分层的层级包括：由所述硅衬底限定的硅层级；由所述基础层限定的，在所述硅层级上方的第一III-V族半导体材料层级；由所述覆盖层的第一部分限定的，在所述第一III-V族半导体材料层级上方的第一覆盖层级；由所述波导的第一部分限定的，在所述第一覆盖层级上方的第一波导层级；由所述量子点层限定的，在所述第一波导层级上方的量子点层级；由所述波导的第二部分限定的，在所述量子点层级上方的第二波导层级；由所述覆盖层的第二部分限定的，在所述第二波导层级上方的第二覆盖层级；以及由所述接触层限定的，在所述第二覆盖层级上方的第二III-V族半导体材料层级。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：向控制装置、设备和电装置提供可调节支承件的壁箱