阅读说明：本技术 一种基于电容阵列充放电的驱动系统 (Driving system based on capacitor array charging and discharging ) 是由 冯永茂 吴金祥 孙哲 徐秀知 王奕如 于 2019-01-10 设计创作，主要内容包括：本公开揭示了一种基于电容阵列充放电的驱动系统,包括：输入端充电功率变换模块、电容阵列、输出端放电功率变换模块、PWM模块和MCU主控模块。本公开克服了现有驱动系统中存在的输出电压、电流可调范围小、参数设置不灵活以及驱动电流的上升下降沿的波形线性度不够而导致系统有功功率下降的问题,通过利用电容阵列的高效率、快速充放电的特性灵活的匹配输入输出电压、电流,以实现输入电压、输出电压自适应和高峰值脉冲输出,满足大功率半导体激光器的驱动要求。(The present disclosure discloses a drive system based on capacitor array charge-discharge, including: the device comprises an input end charging power conversion module, a capacitor array, an output end discharging power conversion module, a PWM module and an MCU main control module. The method solves the problems that the active power of the system is reduced due to small adjustable range of output voltage and current, inflexible parameter setting and insufficient waveform linearity of rising and falling edges of driving current in the existing driving system, and realizes self-adaptation of input voltage and output voltage and high-peak pulse output by flexibly matching input and output voltage and current by utilizing the characteristics of high efficiency and rapid charge and discharge of a capacitor array so as to meet the driving requirement of a high-power semiconductor laser.)

一种基于电容阵列充放电的驱动系统

技术领域

本发明涉及一种驱动技术，具体涉及一种基于电容阵列充放电的驱动系统。

背景技术

半导体激光器因具有光电转换效率高、体积小、重量轻、波长范围广、寿命较长、易于调制等特点，在国防、工业、生物、医学和通信等领域具备广泛的应用前景。然而，现有半导体激光器的驱动装置存在一系列不足：一是可调节的输出电压、电流变化范围不大，参数设置不够灵活；二是在大电流脉冲工作模式中，驱动电流的上升下降沿的波形线性度不够，一个脉冲时间内的激光器有效工作时长会打折扣，造成整个系统的有用功率下降；三是大功率系统由于要选配大功率开关电源系统，会造成系统体积过大，成本居高不下，系统集成的难度增加，造成其应用场景的限制。

除了半导体激光器，还有许多需要间歇性脉冲工作的器件或者装置，都需要一种体积小、性能优良、成本可控的驱动装置。常规的驱动是通过采用功率MOSFET作为电流控制元件，运用负反馈原理来稳定输出电流，但是其体积大、成本高、系统效率低。因此需要一种驱动装置，能够在安全的条件下按照平均功率为系统进行配电，通过灵活的配置参数实现脉冲输出或脉冲电流输出，使系统具有小型化、低成本、高性能特点。

发明内容

针对现有技术中存在的问题，本发明的目的在于提供一种基于电容阵列充放电的驱动系统，能够利用电容阵列的高效率、快速充放电的特性灵活的匹配输入输出电压、电流，实现输入电压、输出电压自适应和高峰值脉冲输出，既能以恒流模式输出，满足大功率半导体激光器的驱动要求，也能以脉冲模式输出，满足其他负载要求。

为实现以上目的，现对本发明的技术方案描述如下：

一种基于电容阵列充放电的驱动系统，包括：输入端充电功率变换模块、电容阵列、输出端放电功率变换模块、PWM模块和MCU主控模块；

所述输入端充电功率变换模块包括系统电源和充电功率变换原理电路，其中，充电功率变换原理电路用于将系统电源的电能进行调压处理并转化为适于电容阵列存储的电能；

所述电容阵列包括若干并联连接的电容，用于存储经所述充电功率变换原理电路转化后的系统电源的电能；

所述输出端放电功率变换模块包括放电功率变换原理电路和脉冲驱动负载，其中，放电功率变换原理电路用于将电容阵列所存储的电能进行调压处理并传输至脉冲驱动负载；

所述PWM模块能够产生PWM调制信号用于驱动充电功率变换原理电路和放电功率变换原理电路；

所述MCU主控模块用于采集所述输入端充电功率变换模块、输出端放电功率变换模块的电压、电流信号并输出用于控制PWM模块的控制信号。

优选的，所述充电功率变换原理电路包括第一MOSFET驱动电路和第一拓扑电路；其中，

所述第一MOSFET驱动电路的输入端与PWM模块的输出端及MCU主控模块电连接，输出端与MOSFET管Q3、Q4的栅极及第一拓扑电路电连接，用于接收PWM模块输出的PWM信号以驱动MOSFET管Q3、Q4的导通或关断；

所述第一拓扑电路包括Buck拓扑模式和Boost拓扑模式。

优选的，所述输出端放电功率变换原理电路包括第二MOSFET驱动电路和第二拓扑电路；其中，

所述第二MOSFET驱动电路输入端与PWM模块的输出端及MCU主控模块电连接，输出端与MOSFET管Q5、Q6、Q7、Q8的栅极及第二拓扑电路电连接，用于接收PWM模块输出的PWM信号以驱动MOSFET管Q5、Q6、Q7和Q8导通或者关断；

所述第二拓扑电路包括Buck拓扑模式和Boost拓扑模式。

优选的，所述PWM模块包括：锯齿波生成电路、信号调制电路、比较电路；其中，

所述锯齿波生成电路的输出端与所述比较电路的输入端相连，能够产生锯齿波信号作为生成PWM调制信号的输入信号；

所述信号调制电路的输出端与所述比较电路的输入端相连，用于输出误差放大信号；

比较电路，用于对所述锯齿波信号与所述误差放大信号进行比较生成两路同频错相的PWM调制信号。

优选的，所述锯齿波生成电路包括第一锯齿波生成单元和第二锯齿波生成单元；其中，第一锯齿波生成单元包括电阻R1、R2、R3和电容C1及三极管QW1，电阻R1与三极管QW1的基极连接，QW1的发射极串接电阻R2和电阻R3后接VCC电源，QW1的集电极与电容C1连接且共同接地；第二锯齿波生成单元包括电阻R4、R5、R6和电容C2及三极管QW2，电阻R4与三极管QW2的基极连接，QW2的发射极串接电阻R5和电阻R6后接VCC电源，QW2的集电极与电容C2连接且共同接地。

优选的，所述信号调制电路包括比例放大电路和误差放大电路；其中，所述比例放大电路包括反相比例放大电路和同相比例放大电路，所述反相比例放大电路用于检测和放大系统电源的电流信号，所述同相比例放大电路用于检测和放大脉冲驱动负载的电流信号；所述误差放大电路与所述比例放大电路电连接，能够将所述比例放大电路中检测到的电流信号与MCU给定信号比较并产生误差放大信号，用以校正控制脉冲的占空比。

优选的，所述反相比例放大电路包括电阻R1、R2、R3、R4、R5、R6，电容C1、C2、C3和运算放大器OP1；其中，运算放大器OP1的同相输入端分别与电阻R1、R2、电容C1串接，反相输入端与电阻R4串接；运算放大器OP1的反相输入端与输出端之间串接有由电阻R5和电容C2构成的阻容网络；运算放大器OP1的输出端分别与电阻R6和通过电阻R3与电容C3串接。

优选的，所述同相比例放大电路包括电阻R1、R2、R3、R4、R5、R6，电容C1、C2、C3和运算放大器OP2；所述运算放大器OP2的同相输入端与电阻R1、R2和电容C1串接，反相输入端与电阻R4串接；所述运算放大器OP2的反相输入端和输出端串接有由电阻R5和电容C2构成的阻容网络；所述运算放大器OP2的输出端分别与电阻R6和通过电阻R3与电容C3串接。

优选的，所述误差放大电路包括电阻R1、R2、R3、R4、R5、R6、R7、R8、R9，电容C1、C2、C3和运算放大器OP3；其中，运算放大器OP3的同相输入端分别与电阻R1、R2串接，反相输入端依次与电阻R3、R5串接后接地，电阻R4位于电阻R3、R5之间；运算放大器OP3的反相输入端和输出端之间串接有由电阻R6、R7和电容C1、C2构成的阻容网络；运算放大器OP3的输出端分别与电阻R9和通过电阻R8与电容C3串接。

优选的，所述比较电路包括电阻R7、R8、R9、R10和运算放大器OP4、OP5；所述运算放大器OP4、OP5的同相输入端与所述锯齿波生成电路相连，反相输入端与所述信号调制电路相连；运算放大器OP4的输出端与电阻R7、R8串接；运算放大器OP5的输出端与电阻R9、R10串接。

优选的，根据所述电容阵列的额定电压与所述系统电源电压及所述负载驱动电压之间的关系，所述驱动系统的能量变换包括以下四种模式：KK、KT、TK和TT模式；其中，K模式表示拓扑电路处于Buck模式，T模式表示拓扑电路处于Boost模式。

优选的，所述驱动系统还包括硬件PWM模块、数字控制振荡器应用模块及基于DCO的PWM合成模块中的任意一种，用于当所述MCU主控模块无法控制PWM模块输出PWM调制信号时对所述输入端充电功率变换模块、电容阵列、输出端放电功率变换模块的电压、电流参数进行检测并输出PWM调制信号。

与现有技术相比，本公开带来的有益效果为：

1、本公开利用电容阵列的高效率、快速充放电的特性灵活的匹配输入输出电压、电流，实现输入电压、输出电压自适应和高峰值脉冲输出；

2、本公开既可以恒流模式输出，也可以脉冲方式输出。

附图说明

图1是本发明实施例示出的一种基于电容阵列充放电的驱动装置结构示意图；

图2是本发明实施例示出的通用功率变换模块结构示意图；

图3是本发明实施例示出的输入端充电功率变化模块结构示意图；

图4是本发明实施例示出的输出端放电功率变换模块结构示意图；

图5是本发明实施例示出的PWM模块结构示意图；

图6是本发明实施例示出的锯齿波生成电路图；

图7是本发明实施例示出反相比例放大电路图；

图8是本发明实施例示出的同相比例放大电路图；

图9是本发明实施例示出的误差放大电路图；

图10是本发明实施例示出的比较单元电路图；

图11是本发明实施例示出的基于电容阵列充放电的通用结构示意图；

图12是本发明实施例示出的硬件PWM模块结构示意图；

图13是本发明实施例示出的数字控制振荡器DCO应用模块结构示意图；

图14是本发明实施例示出的基于DCO的PWM合成模块结构示意图。

具体实施方式

下面结合附图1至图14对本发明的实施例进行详细描述，本实施例仅是部分实施例，并不构成对本发明的限制。

本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求书所界定者为准。

针对现有技术中存在的驱动电流的上升下降沿的波形线性度不够和输出电压、电流参数设置不够灵活的问题，本公开利用双梯度调压披露了一种基于电容阵列充放电的驱动系统，能够实现输入电压、输出电压自适应和高峰值脉冲输出，既可以工作在恒流输出模式，也可以工作在脉冲输出模式。

如图1所示，一种基于电容阵列充放电的驱动系统，包括：输入端充电功率变换模块、电容阵列、输出端放电功率变换模块、PWM模块和MCU主控模块；

所述输入端充电功率变换模块包括系统电源和充电功率变换原理电路，其中，充电功率变换原理电路用于将系统电源的电能进行调压处理并转化为适于电容阵列存储的电能；

所述电容阵列包括若干并联连接的电容，用于存储经所述充电功率变换原理电路转化后的系统电源的电能；

所述输出端放电功率变换模块包括放电功率变换原理电路和脉冲驱动负载，其中，放电功率变换原理电路用于将电容阵列所存储的电能进行调压处理并传输至脉冲驱动负载；

所述PWM模块能够产生PWM调制信号用于驱动充电功率变换原理电路和放电功率变换原理电路；

所述MCU主控模块用于采集所述输入端充电功率变换模块、输出端放电功率变换模块的电压、电流信号并输出用于控制PWM模块的控制信号。

上述实施例构成了本公开的完整技术方案，通过将充、放电功率变换模块与电容阵列连接，实现双梯度调压、输入电压和输出电压自适应和高峰值脉冲输出，能够很好的解决现有技术中存在的驱动电流的上升下降沿的波形线性度不够和输出电压、电流参数设置不够灵活的问题。

另一个实施例中，如图2所示，图2为一种通用功率变换模块，包括MOSFET驱动电路、拓扑电路和开关选择电路。所述MOSFET驱动电路、拓扑电路和开关选择电路依次电连接；MOSFET驱动电路输入端与PWM模块的输出端电连接；开关为S1的开关选择电路的SP1端和输入电压电连接，SP2端和输出电压电连接；拓扑电路中的MOSFET管Q1的漏极分成两个分支，一个分支串接电容C1后接地，另一个分支VH端与开关为S1的开关选择电路的第1端电连接，Q1的源极和Q2的漏极与电感L1的1端电连接，Q2的源极接地，电感L1的2端分成两个分支，一个分支串接电容C2后接地，另一个分支VL端与开关为S1的开关选择电路的第2端电连接。实际器件选取时，电感L1、电容C1和电容C2的参数选取可根据不同拓扑和调压情况来灵活的选择。

通用功率变换模块包括Buck拓扑和Boost拓扑两种模式。下面，就上述实施例中的两种模式分别予以详细说明。

1、当开关S1处于SP1挡位时，拓扑电路处于Buck拓扑模式，此时输入电压与VH端电连接，输出电压与VL端电连接。当PWM处于高电平期间，Q1导通、Q2截止，VH端电压被直接加载到电感L1的1端，VL端电压被直接加载到电感L1的2端，因为两端有电压差，所以在电感L1中会产生电流(电感中的电流与其两端电压对时间的积分成比例)，电流经过电感L1为电容C2充电；当PWM处于低电平期间，Q1截止、Q2导通，电感L1的1端接地，电感L1的2端与VL端电连接，由于电感L1中的电流不能突变，电流方向依旧从1端流向2端，只不过加在电感L1两端的电压反向，所以电感L1中的电流会慢慢减小。只要依据电感L1、电容C2的参数和VL的输出电流大小，选择合适PWM频率，就可以使得电感L1中的电流处于连续模式(瞬时电流不会减小到0)，此时VL作为输出电压，会低于输入电压VH，通过改变PWM信号的占空比(高电平在一个脉冲周期中所占的比值，一般用字母D代表)，就可以改变VL的大小，当器件按照理想条件计算时，VL与VH满足：VL＝D×VH。因此，改变占空比D即可改变VH到VL的降压比例。

2、当开关S1处于SP2挡位时，拓扑电路处于Boost拓扑模式，此时输入电压与VL端电连接，输出电压与VH端电连接。在PWM信号的低电平期间，Q1截止，Q2导通，VL的电压全部加载到电感L1两端，在电感L1中产生电流(电感中的电流与其两端电压对时间的积分成比例)；在PWM信号的高电平期间，Q1导通，Q2截止，由于电感中的电流不能突变，电流方向依旧从2端流向1端，只不过加在电感L1两端的电压反向，所以电感L1中的电流会慢慢减小，持续为电容C1充电。这一过程周而复始，在每个PWM高电平期间都会向电容C1充电，使电容C1两端的电压逐渐升高。电感L1中的电流在PWM高电平期间不会减小到0，这样电感L1的电流处于连续充电放电过程中，此时按照器件理想条件计算可得VH＝VL/D。因此，改变占空比就可以改变VL到VH的升压比例。

另一个实施例中，如图3所示，所述输入充电功率变换模块包括系统电源和充电功率变换原理电路，其中，所述充电功率变换原理电路包括第一MOSFET驱动电路和第一拓扑电路；所述第一MOSFET驱动电路的输入端与PWM模块的输出端及MCU主控模块电连接，输出端与MOSFET管Q3、Q4的栅极及第一拓扑电路电连接；所述第一拓扑电路包括Buck拓扑模式和Boost拓扑模式。

本实施例中，所述充电功率变换原理电路是图2所示通用功率变换模块中开关S1与SP1档位电连接时的简化Buck拓扑，系统电源将被接入输入端充电功率变换模块的VH侧，电容阵列接入其VL侧，从而实现第一梯度调压。

需要说明的是，第一MOSFET驱动电路采用具有可编程死区时间的MOSFET驱动器MDR。PWM模块输出端CMD-PWM串接电阻R2后与MDR的Pin 8电连接；MCU输出端CMD-EN串接电阻R3后与MDR的Pin 7电连接；MDR的Pin 6串接电阻R4后接地，电阻R4的大小可决定输出PWM的死区时间；VCC电源串接电阻R1后分为三个分支，第一个分支连接并联电容C1和电容C2后接地，用来滤除电源纹波，第二个分支与MDR的Pin 1电连接，第三个分支与二极管D1的正极电连接；MDR的Pin 2连接二极管D1的负极，同时Pin 2连接电容C3后与Pin4连接；MDR的Pin3与Pin 4之间串接电阻R6；MDR的Pin 3连接电阻R5后与Q3的栅极连接；MDR的Pin 10串接电阻R8后接地，同时Pin 10连接电阻R7后与Q4的栅极连接；MDR的Pin 5和Pin 9都接地；MDR的Pin 3和Pin 10的输出信号相位相差180°，可以防止Q3与Q4同时导通，以避免电源与地接通，瞬时电流过大从而烧坏电路。

另一个实施例中，如图4所示，所述输出端放电功率变换模块包括输出端放电功率变换原理电路和脉冲驱动负载；其中，所述输出端放电功率变换原理电路包括第二MOSFET驱动电路和第二拓扑电路；所述第二MOSFET驱动电路的输入端与PWM模块的输出端及MCU主控模块电连接，输出端与MOSFET管Q5、Q6、Q7、Q8的栅极及第二拓扑电路电连接。

本实施例中，输出端放电功率变换原理电路是图2所示通用功率变换模块中的开关S1与SP1档位电连接时的简化Buck拓扑，电容阵列被接入输入端充电功率变换模块的VH侧，脉冲驱动负载接入其VL侧，从而实现第二梯度调压。第二MOSFET驱动电路接收PWM模块输出的PWM信号，以驱动MOSFET管Q5、Q6、Q7和Q8导通或者关断。其中，所述MOSFET管Q5、Q7与Q6、Q8分别并联，可以起到扩充载流能力的目的。

需要了解的是，与所述充电功率变换原理电路中的第一MOSFET驱动电路相同的是，本实施例中的第二MOSFET驱动电路同样采用具有可编程死区时间的MOSFET驱动器MDR。

具体的，PWM模块的输出端DRM-PWM串接电阻R10后与MDR的Pin8电连接；MCU输出端DRM-EN串接电阻R11后与MDR的Pin 7电连接；MDR的Pin 6串接电阻R12后接地，电阻R12的大小可决定输出PWM的死区时间；VCC电源串接电阻R9之后分为三个分支，第一个分支连接并联电容C6和电容C7后接地，用来滤除电源纹波，第二个分支与MDR的Pin 1电连接，第三个分支与二极管D2的正极电连接；MDR的Pin 2连接二极管D2的负极，同时Pin 2连接电容C8后与Pin 4连接；MDR的Pin 3分成三个分支，第一分支连接电阻R14后与Q5的栅极连接，第二分支连接电阻R13后与Q7的栅极连接，第三分支连接电阻R15后接Pin 4；MDR的Pin 10分成三个分支，第一分支连接电阻R17后与Q6的栅极连接，第二分支连接电阻R16后与Q8的栅极连接，第三分支连接电阻R18后接地；MDR的Pin 5和Pin 9都接地；MDR的Pin 3和Pin 10的输出信号相位相差180°，可以防止Q5、Q7与Q6、Q8同时导通，以避免电源与地接通，瞬时电流过大从而烧坏电路。

另一个实施例中，如图5所示，所述PWM模块包括：锯齿波生成电路、信号调制电路和比较电路；其中，

所述锯齿波生成电路的输出端与所述比较电路的输入端相连，能够产生锯齿波信号作为生成PWM调制信号的输入信号；

所述信号调制电路的输出端与所述比较电路的输入端相连，用于输出误差放大信号；

比较电路，用于对所述锯齿波信号与所述误差放大信号进行比较生成两路同频错相的PWM调制信号。

本实施例中，比较电路接收信号调制电路输出的误差放大电路和锯齿波生成电路输出的锯齿波信号并通过比较输出同频错相的PWM调制信号。当锯齿波信号与MCU主控模块的参考信号确定后，该PWM调制信号只随着输入信号变化而变化。系统刚上电时，没有输入信号，误差放大信号最大，因此PWM的占空比最小，通过控制MOSFET管子导通、关断时间，使输入信号逐渐增大，误差信号逐渐减小，PWM的占空比也在逐渐增大，最终使输入信号与MCU主控模块的参考信号相同。

另一个实施例中，如图6所示，所述锯齿波生成电路包括第一锯齿波生成单元和第二锯齿波生成单元；其中，第一锯齿波生成单元包括电阻R1、R2、R3和电容C1及三极管QW1，电阻R1与三极管QW1的基极连接，QW1的发射极串接电阻R2和电阻R3后接VCC电源，QW1的集电极与电容C1连接且共同接地；第二锯齿波生成单元包括电阻R4、R5、R6和电容C2及三极管QW2，电阻R4与三极管QW2的基极连接，QW2的发射极串接电阻R5和电阻R6后接VCC电源，QW2的集电极与电容C2连接且共同接地。

本实施例中，锯齿波生成电路接收MCU主控模块的输入脉冲信号CMD-Pulse和DRM-Pulse，两者相位相差180°。其中，CMD-Pulse信号接入第一锯齿波生成单元，DRM-Pulse信号接入第二锯齿波生成单元。在CMD-Pulse信号的低电平期间，三极管QW1关断，VCC经过电阻R3给电容C1充电，在CMD-Pulse信号的高电平期间，三极管QW1导通，电容C1通过电阻R2放电，通过合理的设置(C1，R2，R3)的参数使充电时间常数大于放电时间常数，从而合成第一路锯齿波；在DRM-Pulse信号的低电平期间，三极管QW2关断，VCC经过电阻R6给电容C2充电；在DRM-Pulse信号的高电平期间，三极管QW2导通，电容C2通过电阻R5放电，通过合理的设置(C2，R5，R6)的参数使充电时间常数大于放电时间常数，从而合成第二路锯齿波。

另一个实施例中，所述信号调制电路包括：比例放大电路和误差放大电路；其中，所述比例放大电路包括反相比例放大电路和同相比例放大电路，所述反相比例放大电路用于检测和放大系统电源的电流信号，所述同相比例放大电路用于检测和放大脉冲驱动负载的电流信号；所述误差放大电路与所述比例放大电路电连接，能够将所述比例放大电路中检测到的电流信号与MCU给定信号比较并产生误差放大信号，用以校正控制脉冲的占空比。

本实施例中，信号调制电路分为两个部分，第一部分包括反相比例放大电路与一个误差放大电路连接，用于对输入端充电功率变换模块进行信号调制；第二部分包括同相比例放大电路与另一个误差放大电路连接，用于对输出端放电功率变换模块进行信号调制。第一部分是产生系统电源电流信号和MCU主控模块输入参考信号的误差放大信号，通过比较单元形成PWM信号，最终将信号送到输入端充电功率变换模块，误差放大信号减小，最终使系统电源电流信号与参考信号相同；第二部分是产生脉冲驱动负载电流信号和MCU主控模块输入参考信号的误差放大信号，通过比较单元形成PWM信号，最终将信号送到输出端放电功率变换模块，误差放大信号减小，最终使脉冲驱动负载的电流信号与参考信号相同。

另一个实施例中，如图7所示，所述反相比例放大电路包括电阻R1、R2、R3、R4、R5、R6，电容C1、C2、C3和运算放大器OP1；其中，运算放大器OP1的同相输入端分别与电阻R1、R2、电容C1串接，反相输入端与电阻R4串接；运算放大器OP1的反相输入端与输出端之间串接有由电阻R5和电容C2构成的阻容网络；运算放大器OP1的输出端分别与电阻R6和通过电阻R3与电容C3串接。

本实施例中，反相比例放大电路用于检测系统电源的电流信号并进行精确放大，可将检测到的该电流信号转化为实际电压信号，并通过对电压进行检测间接实现对电流的检测。需要说明的是，由于反相比例放大电路采用差分结构不仅使电压信号精确放大也抑制了共模干扰信号。

另一个实施例中，如图8所示，所述同相比例放大电路包括电阻R1、R2、R3、R4、R5、R6，电容C1、C2、C3和运算放大器OP2；所述运算放大器OP2的同相输入端与电阻R1、R2和电容C1串接，反相输入端与电阻R4串接；所述运算放大器OP2的反相输入端和输出端串接有由电阻R5和电容C2构成的阻容网络；所述运算放大器OP2的输出端分别与电阻R6和通过电阻R3与电容C3串接。

本实施例中，同相比例放大电路用于检测脉冲驱动负载的电流信号并进行精确放大，可将检测到的该电流信号转化为实际电压信号，并通过对电压进行检测间接实现对电流的检测。需要说明的是，由于同相比例放大电路采用差分结构不仅使电压信号精确放大也抑制了共模干扰信号。

另一个实施例中，如图9所示，所述误差放大电路包括电阻R1、R2、R3、R4、R5、R6、R7、R8、R9，电容C1、C2、C3和运算放大器OP3；其中，运算放大器OP3的同相输入端分别与电阻R1、R2串接，反相输入端依次与电阻R3、R5串接后接地，电阻R4位于电阻R3、R5之间；运算放大器OP3的反相输入端和输出端之间串接有由电阻R6、R7和电容C1、C2构成的阻容网络；运算放大器OP3的输出端分别与电阻R9和通过电阻R8与电容C3串接。

本实施例中，当误差放大电路无信号输入，MCU主控模块无参考信号时，误差放大电路的同相输入端输入电压很低，反相端输入接地，误差放大电路的输出为高电平。当MCU主控模块突加参考信号，误差信号最大，根据电阻R6、R7和电容C1、C2组成的阻容网络具有的快速动态特性，使误差放大电路的输出快速下降，PWM信号的占空比增大，预处理后的输入信号快速上升，最终和参考信号相同。通过改变(C1、C2、R7)的参数可以改变动态特性。

另一个实施例中，如图10所示，所述比较电路包括电阻R7、R8、R9、R10，运算放大器OP4、OP5；所述运算放大器OP4、OP5的同相输入端与所述锯齿波生成电路相连，反相输入端与所述信号调制电路相连；运算放大器OP4的输出端与电阻R7、R8串接；运算放大器OP5的输出端与电阻R9、R10串接。

本实施例中，所述比较电路输出的两路PWM调制信号PWM-C(CMD-PWM)和PWM-D(DRM-PWM)的相位相差180°，其占空比随着信号调制电路输出的误差信号而变化，其变化趋势与输入信号相反，形成负反馈结构，最终会使电路的反馈信号与各自的参考信号相等，达到平衡状态。

另一个实施例中，图11是基于电容阵列充放电的通用结构示意图。如图11所示，开关为S3的开关选择电路的SP5端和系统电源电连接，SP6端和电容阵列电连接，第1端与SP1端电连接，第2端与SP2端电连接；开关为S4的开关选择电路的SP7端和脉冲驱动负载电连接，SP8端和电容阵列电连接，第1端与SP3端电连接，第2端与SP4端电连接。将图2所示的通用功率变换模块的原理结构图的Buck模式定义为K模式，Boost模式定义成T模式。依据电容阵列耐压值与系统电源电压之间的关系可以将通用功率变换模块的原理结构图(充电)在K与T模式之间切换；依据电容阵列的额定电压与负载驱动电压之间的关系可以将通用功率变换模块的原理结构图(放电)在K与T模式之间切换。因此，整个系统的能量变换过程可以分为四种组合模式，分别是KK、KT、TK、TT模式。在如图3所示的输入端充电功率变换模块中系统电源电压大于电容阵列的耐压值，在如图4所示的输出端放电功率变换模块中电容阵列的额定电压大于负载驱动电压，因此在本实施例中采用的组合模式为KK模式。

下面，就上述实施例中的四种模式分别予以详细说明。

1、当电容阵列耐压小于系统电源电压，且负载驱动电压小于电容阵列的额定电压时，系统处于KK模式。K模式充电时，开关S1处于SP1挡位、开关S3处于SP5挡位，则系统电源正极和通用功率变换模块的原理结构图(充电)的VH端电连接，电容阵列的输入端和通用功率变换模块的原理结构图(充电)的VL端电连接；K模式放电时，S2处于SP3挡位、S4处于SP8挡位，则电容阵列的输出端和通用功率变换模块的原理结构图(放电)的VH端电连接，脉冲驱动负载的输入端和通用功率变换原理结构图(放电)的VL端电连接。

2、当电容阵列耐压小于系统电源电压，且负载驱动电压大于电容阵列的额定电压时，系统处于KT模式。K模式充电时，S1处于SP1挡位，S3处于SP5挡位，则系统电源正极和通用功率变换模块的原理结构图(充电)的VH端电连接，电容阵列的输入端和通用功率变换模块的原理结构图(充电)的VL端电连接；T模式放电时，S2处于SP3挡位、S4处于SP7挡位，则电容阵列的输出端和通用功率变换模块的原理结构图(放电)的VL端电连接，脉冲驱动负载的输入端和通用功率变换原理结构图(放电)的VH端电连接。

3、当电容阵列耐压大于系统电源电压，且负载驱动电压小于电容阵列的额定电压时，系统处于TK模式。T模式充电时，S1处于SP2挡位，S3处于SP5挡位，则系统电源正极和通用功率变换模块的原理结构图(充电)的VL端电连接，电容阵列的输入端和通用功率变换模块的原理结构图(充电)的VH端电连接；K模式放电时，S2处于SP3挡位、S4处于SP8挡位，则电容阵列的输出端和通用功率变换模块的原理结构图(放电)的VH端电连接，脉冲驱动负载的输入端和通用功率变换原理结构图(放电)的VL端电连接。

4、当电容阵列耐压大于系统电源电压，且负载驱动电压大于电容阵列的额定电压时，系统处于TT模式。T模式充电时，S1处于SP2挡位，S3处于SP5挡位，则系统电源正极和通用功率变换模块的原理结构图(充电)的VL端电连接，电容阵列的输入端和通用功率变换模块的原理结构图(充电)的VH端电连接；T模式放电时，S2处于SP3挡位、S4处于SP7挡位，则电容阵列的输出端和通用功率变换模块的原理结构图(放电)的VL端电连接，脉冲驱动负载的输入端和通用功率变换原理结构图(放电)的VH端电连接。

还需要说明的是，系统电源向电容阵列充电由PWM-C(CMD-PWM)控制，当充电电压达到预设值后停止向电容阵列充电，MCU主控模块可以根据当前硬件配置，选择恒压模式或恒流模式为电容阵列充电。通过调节PWM-D(DRM-PWM)可以改变加载到负载上的脉冲电压或者脉冲电流的大小，MCU主控模块可以依据电压、电流传感器的监测数据针对负载实现脉冲电压驱动或脉冲恒流模式驱动。

由于该系统输出的能量可以设计的很大，因此必须保证系统安全可靠。当MCU主控模块出现软件异常等现象而无法实施控制功能时，系统自动利用硬件PWM模块输出的PWM调制信号，最大可能的确保系统安全工作。硬件PWM模块由纯模拟硬件构成，会检测输入端充电功率变换模块、电容阵列、输出端放电功率变换模块的电压电流参数，依据不同规格设计制定的安全参数工作，合成充电、放电功率变换模块工作所必须的PWM脉冲信号。

另一个实施例中，图12是本公开提供的一种硬件PWM模块。如图12所示，施密特非门U1的输入端串接电容C1后接地，施密特非门U1的输入端与输出端之间并接电阻R1，施密特非门U1与电阻R1、电容C1构成方波振荡器，用于合成D＝50％(占空比为50％)的方波。施密特非门U1的输出端与施密特非门U2的输入端电连接，施密特非门U2将原始方波取反后，与U1的输出对比，形成同频率、相位相差180°的两路PWM信号。施密特非门U2的输出端和电容C2和电阻R2串接后接地，在电阻R2的两端并接续流二极管D1，电容C2与电阻R2组成第一路微分电路，用于提取第一路PWM的上升沿脉冲，形成窄脉冲。续流二极管D1在PWM信号变成低电平时起到了电平的钳位作用，防止后级电路损伤；施密特非门U1的输出端和电容C3和电阻R3串接后接地，在电阻R3的两端并接续流二极管D2，电容C3与电阻R3组成第二路微分电路，用于提取第二路PWM的上升沿脉冲，形成窄脉冲。续流二极管D2在PWM信号变成低电平时起到了电平的钳位作用，防止后级电路损伤，形成的两路窄脉冲相位相差180°。电容C2和电阻R2的中间引出信号线与施密特非门U3的输入端电连接，施密特非门U3的输出端串接电阻R4后与三极管QW1的基级电连接。三极管QW1的集电极和发射极之间串接电容C4，三极管QW1的发射极分为两个分支，一个分支与三极管QW3的集电极电连接，另一个分支与运放OP6的反相输入端电连接，电源与地之间串接电阻R6和电阻R7，在电阻R6和电阻R7中间引出线与三极管QW3的基级电连接，三极管QW3的发射极与电源电连接。电容C3和电阻R3的中间引出信号线与施密特非门U4的输入端电连接，施密特非门U4的输出端串接电阻R5后与三极管QW2的基级电连接。三极管QW2的集电极和发射极之间串接电容C5，三极管QW2的发射极分为两个分支，一个分支与三极管QW4的集电极电连接，另一个分支与运放OP7的反相输入端电连接，电源与地之间串接电阻R8和电阻R9，在电阻R8和电阻R9中间引出线与三极管QW4的基级电连接，三极管QW4的发射极与电源电连接。三极管QW1和三极管QW2在触发脉冲到来之后导通，完成对电容C4和电容C5的放电，触发脉冲很短，随后三极管QW1和三极管QW2截止，通过三极管QW3和三极管QW4构成的恒流源为电容C4和电容C5充电；如此周而复始，从而得到两路相位相差180°的同频锯齿波。

需要说明的是，如图5所示，硬件PWM模块和PWM模块共用信号调制电路，都可实现锯齿波进入比较单元与信号调制电路输出信号进行比较，形成两路同频错相的PWM调制信号。硬件PWM模块输出的同频错相的PWM调制信号的占空比随着误差信号幅度变化，其变化趋势与输入信号趋势相反，从而形成负反馈结构，最终电路稳定后，参考信号会与反馈信号相等。

上述实施例中，当MCU主控模块正常时，输出给MOSFET驱动电路的PWM信号是开关选择电路S5将MCU-PWM-C与MCU-PWM-D信道与PWM-C(CMD-PWM)和PWM-D(DRM-PWM)连接，MCU主控模块输出PWM信号。当MCU主控模块异常，为了使系统安全运行，可以切换到硬件合成的PWM信号，纯硬件构成的电路可以确保与处理器没有关联，可以在绝大多数情况下独立运行，两路错相的PWM信号经过开关选择电路S5之后，分别与PWM-C(CMD-PWM)和PWM-D(DRM-PWM)连接，由于相位错相，故而电容阵列被充电的同时，不会被放电，从而保护了系统电源的安全输入，避免MOSFET同时导通，导致系统电源与负载的直接联通，增加了系统的安全性、可靠性。

另一个实施例中，由于硬件PWM模块产生的锯齿波的参数(幅值、频率)不能更改，除非更换电路元器件，否则会给后期的调试和升级增加难度。因此，如图13所示，本公开提供一种数字控制振荡器DCO应用电路，通过改变输入PWM信号的占空比，可以改变D触发器输出方波的频率，从而间接改变了锯齿波的频率和幅值，锯齿波通过比较单元后将合成同频错相的PWM信号。当锯齿波频率变化较小时，幅值改变也较小(在误差放大电路的允许范围内)，硬件PWM模块依旧可以正常工作，但当幅值变化较大时系统将无法正常工作。采用DCO后，锯齿波的频率和幅值变得可调，提高了系统的抗干扰能力。

本实施例中，输入信号为PWM信号，输入端与电源VDD之间串接电阻R1和电容C1，电阻R1和电容C1用于滤除PWM的谐波成分。电阻R1和电容C1中间引出信号线串接电阻R3后与三极管QW1的基极电连接，三极管QW1的基极和发射极之间并联电阻R2。PWM输入信号通过电阻R1、R2、R3和电容C1组成的阻容网络可以使得三级管QW1的发射极电流随着输入PWM的占空比的变化而变化(PWM的占空比越大，三极管QW1的发射极电流越小；PWM的占空比越小，三极管QW1的发射极电流越大)。三极管QW1的集电极串接电容C2后接地，三极管QW1恒流给电容C2充电。三极管QW1的集电极与运放OP8的反相输入端电连接，三极管QW1的集电极与运放OP8的输出端串接二极管D1，给电容C2提供放电回路。电源VDD与地之间串接电阻R4和电阻R5，运放OP8的同相输入端与电阻R4和电阻R5的中间端电连接，通过配置电阻R4和电阻R5的阻值可以设置不同的锯齿波峰值电压。运放OP8的输出端与电源VDD之间串接电阻R6，与D触发器的CP端电连接，D触发器的D端与Q非端电连接，Q端和Q非端将输出错相180°的方波。D触发器的Q端串接电阻R7后与三极管QW2的基级电连接。三极管QW2的集电极和发射极之间并接电容C3，三极管QW2的发射极分为两个分支，一个分支与三极管QW4的集电极电连接，另一个分支与运放OP9的反相输入端电连接，电源与地之间串接电阻R9和电阻R10，在电阻R9和电阻R10中间引出线与三极管QW4的基级电连接，三极管QW4的发射极与电源VDD电连接。D触发器的Q非端串接电阻R8后与三极管QW3的基级电连接。三极管QW3的集电极和发射极之间并接电容C4，三极管QW3的发射极分为两个分支，一个分支与三极管QW5的集电极电连接，另一个分支与运放OP10的反相输入端电连接，电源与地之间串接电阻R11和电阻R12，在电阻R11和电阻R12中间引出线与三极管QW5的基级电连接，三极管QW5的发射极与电源电连接。三极管QW2和三极管QW3在方波有效电平到来之后导通，完成对电容C3和电容C4的放电，随后三极管QW1和三极管QW2截止，通过三极管QW3和三极管QW4构成的恒流源为电容C4和电容C5充电；如此周而复始，从而得到两路相位相差180°的同频锯齿波。

上述实施例中，当MCU主控模块正常时，输出给MOSFET驱动电路的PWM信号是开关选择电路S6将MCU-PWM-C与MCU-PWM-D信道与PWM-C(CMD-PWM)和PWM-D(DRM-PWM)连接，MCU主控模块输出PWM信号。当MCU主控模块异常，为了使系统安全运行，可以切换到数字控制振荡器DCO应用电路，该电路合成的两路同频错相的PWM信号经过开关选择电路S6之后，分别与PWM-C(CMD-PWM)和PWM-D(DRM-PWM)连接，由于相位错相，故而电容阵列被充电的同时，不会被放电，从而保护了系统电源的安全输入，避免MOSFET同时导通，导致系统电源与负载的直接联通，增加了系统的安全性、可靠性。

另一个实施例中，由于数字控制振荡器DCO产生的锯齿波的参数(幅值、频率)都发生改变，当锯齿波幅值变化较大时，无法产生正确的PWM信号。理想的情况是，锯齿波的频率可以发生改变，而幅值不变。因此，如图14所示，一种基于DCO的PWM合成模块，输入PWM信号，可以合成基准调制的错相180°的同频锯齿波，锯齿波通过比较单元后将输出同频错相PWM信号。当改变PWM的占空比，错相180°的同频锯齿波的频率就会改变，但是幅值不发生改变。这样可以实现扩频功能，提高系统的抗干扰能力。同时使用硬件代替软件，可降低MCU主控模块的负担。

本实施例中，其输入信号为PWM信号输入，输入端与电源VDD之间串接电阻R1和电容C1，电阻R1和电容C1用于滤除PWM的谐波成分。电阻R1和电容C1中间引出信号线分成两个分支，一个分支串接电阻R3后与三极管QW1的基极电连接，另一个分支串接电阻R8后与三极管QW2的基极电连接。三极管QW1的基极和发射极之间并联电阻R2。PWM输入信号通过电阻R1、R2、R3和电容C1组成的阻容网络可以使得三级管QW1的发射极电流随着输入PWM的占空比的变化而变化(PWM的占空比越大，三极管QW1的发射极电流越小；PWM的占空比越小，三极管QW1的发射极电流越大)。三极管QW1的集电极串接电容C2后接地，三极管QW1恒流给电容C2充电。三极管QW1的集电极与运放OP11和运放OP13的反相输入端电连接，三极管QW1的集电极与运放OP11的输出端串接二极管D1，给电容C2提供放电回路。电源VDD与地之间串接电阻R4和电阻R5，运放OP11的同相输入端与电阻R4和电阻R5的中间端电连接，通过配置电阻R4和电阻R5的阻值可以设置不同的锯齿波峰值电压。运放的输出端与电源VDD之间串接电阻R6。三极管QW2的基极和发射极之间并联电阻R7。PWM输入信号通过电阻R1、电阻R7、电阻R8和电容C1组成的阻容网络可以使得三级管QW2的发射极电流随着输入PWM的占空比的变化而变化(PWM的占空比越大，三极管QW2的发射极电流越小；PWM的占空比越小，三极管QW2的发射极电流越大)。三极管QW2的集电极分为三个分支，第一个分支串接电容C3后接地，三极管QW2恒流给电容C3充电，通过调节电阻R7和电阻R8阻值，使三极管QW1和三极管QW2的发射极电流相同，第二个分支与运放OP14的反相输入端电连接，第三个分支与三极管QW3的集电极串接二极管D2，给电容C3提供放电回路。运放OP12的同相输入端与三极管QW1的集电极电连接。电源VDD与地之间串接电阻R9和电阻R10，运放OP12的反相输入端与电阻R9和电阻R10的中间端电连接，配置电阻R9和电阻R10的阻值使设置的锯齿波峰值电压等于电容C2两端的锯齿波峰值电压的一半。运放OP12的输出端与电源VDD之间串接电阻R11。运放OP12的输出端串接电容C4和电阻R12后接地，在电阻R12的两端并接续流二极管D3，电容C4与电阻R12组成微分电路，续流二极管D3具有电平的钳位作用。电容C4和电阻R12的中间引出信号线与三极管QW3的基极电连接，三极管QW3的发射极接地。电容C2和电容C3上的输出信号为错相180°的同频锯齿波。

上述实施例中，当MCU主控模块正常时，输出给MOSFET驱动电路的PWM信号是开关选择电路S7将MCU-PWM-C与MCU-PWM-D信道与PWM-C(CMD-PWM)和PWM-D(DRM-PWM)连接，MCU主控模块输出PWM信号。当MCU主控模块异常，为了使系统安全运行，可以切换到基于DCO的PWM合成模块，该模块合成的两路同频错相的PWM信号经过开关选择电路S7之后，分别与PWM-C(CMD-PWM)和PWM-D(DRM-PWM)连接，由于相位错相，故而电容阵列被充电的同时，不会被放电，从而保护了系统电源的安全输入，避免MOSFET同时导通，导致系统电源与负载的直接联通，增加了系统的安全性、可靠性。

上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求书的保护范围内。