一种无Mesa台面的VCSEL芯片的制作方法
阅读说明：本技术 一种无Mesa台面的VCSEL芯片的制作方法 (Method for manufacturing VCSEL chip without Mesa ) 是由 袁章洁 李雪松 于 2021-06-24 设计创作，主要内容包括：本发明公开了一种无Mesa台面的VCSEL芯片的制作方法,涉及垂直腔面发射激光器技术领域。本发明的一种无Mesa台面的VCSEL芯片的制作方法,所述方法在量子阱生长完成后在量子阱表面沉积了一层光电限制层,然后对光电限制层进行光刻和刻蚀,定义出发光区域,所述光电限制层的材料为三氧化二铝。本发明的一种无Mesa台面的VCSEL芯片的制作方法,在整个生产过程中省去了传统的氧化或离子注入工艺,可以减少VCSEL芯片制备过程中设备的投入,同时缩短了整个工艺流程,能够有效缩短生产时间,提高生产效率,降低生产成本。(The invention discloses a method for manufacturing a VCSEL chip without a Mesa, and relates to the technical field of vertical cavity surface emitting lasers. The invention discloses a manufacturing method of a VCSEL chip without a Mesa, which is characterized in that a photoelectric limiting layer is deposited on the surface of a quantum well after the growth of the quantum well is finished, then the photoelectric limiting layer is subjected to photoetching and etching to define a light emitting region, and the photoelectric limiting layer is made of aluminum oxide. According to the manufacturing method of the VCSEL chip without the Mesa, the traditional oxidation or ion implantation process is omitted in the whole production process, the equipment investment in the VCSEL chip preparation process can be reduced, the whole process flow is shortened, the production time can be effectively shortened, the production efficiency is improved, and the production cost is reduced.)
技术领域
本发明涉及垂直腔面发射激光器技术领域，尤其涉及一种无Mesa台面的VCSEL芯片的制作方法。
背景技术
垂直腔面发射激光器芯片(简称VCSEL)是一种半导体激光器芯片，其激光垂直于顶面射出。现有的VCSEL芯片，其主要的制备方法是采用MOCVD在衬底上依次生长N-DBR层、量子阱、氧化层、P-DBR层，再通过芯片光刻镀膜做P-metal金属欧姆接触，再镀膜保护通过光刻蚀刻做出芯片台面结构，在送进氧化炉使氧化层氧化使芯片形成光电限制后镀绝缘膜保护，再光刻蚀刻打开电极通道，再做种子层后通过光刻电镀增厚P-metal，最后湿法蚀刻打开芯片出光口，在做切割道光刻蚀刻，最后研磨剪薄晶圆做上背金N-metal，完成整个加工过程。用此方法制作VCSEL芯片过程繁琐流程复杂，光刻就需要5-6步，全过程小工艺步骤大概要70步左右，整个过程需要大量的时间，需要购置的设备也比较多，导致生产成本大。
发明内容
针对上述问题，本发明的目的在于公开一种无Mesa台面的VCSEL芯片的制作方法，在整个生产过程中省去了传统的氧化或离子注入工艺，可以减少VCSEL芯片制备过程中设备的投入，同时缩短了整个工艺流程，能够有效缩短生产时间，提高生产效率，降低生产成本。
具体的，本发明的一种无Mesa台面的VCSEL芯片的制作方法，所述方法在量子阱生长完成后在量子阱表面沉积了一层光电限制层，然后对光电限制层进行光刻和刻蚀，定义出发光区域。
进一步，所述光电限制层的材料为三氧化二铝。
进一步，所述光电限制层采用磁控溅射或原子层沉积方法沉积得到。
进一步，所述光电限制层的厚度为20-40nm。优选为30nm。
进一步，所述制备方法具体为：
提供GaAs衬底；
在GaAs衬底上依次生长N-DBR结构和量子阱；
在量子阱表面沉积得到光电限制层，用光刻做好图形，利用刻蚀降光电限制层蚀刻出通孔，定义出发光区域；
利用MOCVD，在光电限制层的的表面生长P-DBR结构；
在P-DBR结构表面沉积覆盖一层氮化硅层作为保护膜；
在SiNx层上刻蚀出电极位置；
在P面蒸镀P-cotact；
将晶圆P面和蓝宝石键合绑定，对N面进行研磨减薄；
在晶圆N面蒸镀上N-metal金属电极，退火解绑，划片得到VCSEL芯片。
进一步，所述S3步骤具体操作为：将S2步骤生长完量子阱的晶圆，送进RF射频磁控溅射机台内，对RF射频磁控溅射机台进行抽真空后，向机台内通入氩气和氧气，控制机台工作的溅射压力和溅射功率在量子阱表面沉积得到光电限制层，在光电限制层的表面旋涂上光刻胶，经过烘烤、曝光、显影后得到发光区图形，利用ICP蚀刻，根据做出的发光区图形对光电限制层进行蚀刻，将光电限制层蚀刻出若干通孔，蚀刻结束后进行清洗去除多余光刻胶。
进一步，所述氩气的流量为40-60ml/min，氧气的流量为1-10ml/min，溅射时的溅射压力为0.5-5pa，溅射功率为70W。
进一步，在所述光电限制层上做发光区图形时，旋涂的为正性光刻胶，涂胶时以800-1200r/min转速匀胶，时间为20-60s，烘烤的温度为80-120℃，时间为60-120s，曝光能量为80mj/c㎡，曝光时间为15-45s。
进一步，所述通孔的直径为8-12μm。
进一步，所述N-DBR结构包括30对材料为Ga0.1Al0.9As/Ga0.9Al0.1As的DBR层，所述P-DBR结构包括22对材料为Ga0.1Al0.9As/Ga0.9Al0.1As的DBR层。
本发明的有益效果：
1.本发明公开了一种无Mesa台面的VCSEL芯片的制作方法，在衬底生长的过程中，直接沉积三氧化二铝形成光电限制层，和传统氧化层的制备工艺相比，本发明不需要氧化，或者离子注入，可以减少VCSEL芯片制备过程中设备的投入。
2.本发明的VCSEL芯片的制作方法由于不需要进行氧化，所以芯粒不用制作台面结构，由于没有台面结构，所以整个晶圆表面都是平的，整个晶圆的加工相对容易，对于机台要求较传统工艺要求较低。
3.采用本发明的制备方法制备得到的VCSEL芯片，由于没有台面结构，所以能够降低整个芯粒的电学寄生参数，而电学寄生参数也是VCSEL高速调制的主要限制因素，故采用此种工艺加工而出的VCSEL芯片具有更高速的调制频率，即可以制作高速VCSEL芯片。
附图说明
图1-图6是本发明一种无Mesa台面的VCSEL芯片的制作方法中各步骤对应的结构示意图；
图7是本发明实施例制备得到VCSEL芯片的SEM图；
图8是对比例采用传统方法制备得到VCSEL芯片的SEM图；
其中，GaAs衬底1、N-DBR结构2、量子阱3、光电限制层4、通孔5、P-DBR结构6、氮化硅层7、沟槽8、P-cotact 9、N-metal金属电极10。
具体实施方式
以下将结合具体实施例对本发明进行详细说明：
实施例
S1：提供GaAs衬底1；
S2：采用MOCVD在GaAs衬底1上采用常规的方法重叠生长30对材料为Ga0.1Al0.9As/Ga0.9Al0.1As的DBR层，得到N-DBR结构2，每一层DBR层的厚度为1/4激射波长，在N-DBR结构2的表面生长得到材料为InGaAs/AlGaAs的量子阱3；
S3：将S2步骤生长完量子井的晶圆，直接送进RF射频磁控溅射机台内，以α-Al2O3为靶材，将机台内抽真空度达到10*E-3pa的高真空，然后向RF射频磁控溅射机台内以40-60ml/min的流量通入氩气，以1-10ml/min的流量通入氧气，控制机台溅射压力为0.5-5pa，溅射功率为70W在量子阱3表面通过磁控溅射得到一层厚度为30nm，材料为三氧化二铝的光电限制层4，如图1所示；
在溅射得到的光电限制层4表面旋涂正性光刻胶，以800-1200r/min的转速匀胶，时间为20-60s，然后在温度为80-120℃条件下烘烤60-120s，其后在曝光能量为80mj/c㎡条件下曝光15-45s，最后以800-1000r/min转速下旋涂显影液进行显影，做出发光区图形，每个小的发光区直径为8-12μm，每100个发光区做成一块做成一个阵列，然后采用ICP蚀刻，在工艺气体选择BCl3，气流量为50-100sccm，工艺压力为0.5pa，ICP功率为800-1200W，偏压功率为200-400W条件下进行蚀刻，在光电限制层4上刻蚀出若干直径为8-12μm的通孔5，即刻蚀出发光区，实现P面N面电路互通，定义出发光区域，蚀刻时通过监控Ai元素的关不线的变化及时发现蚀刻终点，防止过蚀刻，蚀刻完成后，采用有机溶剂进行清洗去除多余光刻胶，得到如图2所示。
S4：利用MOCVD，采用现有常规的方法在光电限制层4的表面重叠生长22对材料为Ga0.1Al0.9As/Ga0.9Al0.1As的DBR层，得到P-DBR结构6，每一层DBR层的厚度为1/4激射波长，且在最上一层生长高掺碳的GaAs层，掺杂浓度可以达到1×1020/㎝3，方便后续做电极欧姆接触，如图3所示；
S5：利用PECVD采用常规的方法在P-DBR结构6表面沉积覆盖一层氮化硅层7作为保护膜，以保护整个晶圆；
S6：在氮化硅层7上利用光刻做出图形，再通过蚀刻在氮化硅层上刻蚀出环形的沟槽8，刻蚀完成后去胶，如图4所示；
S7：再一次光刻，在发光区域做上光刻胶遮挡，然后通过电子束蒸镀在P面上蒸镀上P-metal金属，利用Lift-off将多余光刻胶和金属剥离形成P-cotact9，如图5所示。
S8：将晶圆P面和蓝宝石键合绑定，对N面研磨减薄，具体厚度可根据实际需要进行选择；
S9：在晶圆N面蒸镀上N-metal金属电极10，退火解绑，划片得到VCSEL芯片。
对比例
本对比例采用现有的Vcsel芯片的制备方法，具体为：
S1：提供GaAs衬底；
S2：在GaAs衬底上依次重叠生长N-DBR结构、量子阱、氧化层、P-DBR结构；
S3：在晶圆上面做P-metal光刻，然后沉积通过电子束蒸镀沉积金属形成p-cotact，再送进金属剥离清洗机剥离多余的金属。
S4：将晶圆送进PECVD机台沉积氮化硅保护层。
S5：继续将晶圆送进黄光做台面光刻。
S6：对P-DBR结构进行刻蚀，露出氧化层，利用湿法氧化工艺对氧化层进行氧化，达到光电限制的作用，定义出发光区域，
S7：将晶圆再次送进PECVD沉积氮化硅。
S8：再次将晶圆送进黄光，在黄光完成晶圆的平坦化，通过在晶圆上旋涂BCB，然后将BCB曝光显影使晶圆表面相对平整，最后烘烤坚膜完成BCB平坦化。
S9：再次光刻完成电极环上方通道VIA光刻后，将晶圆送到蚀刻间，蚀刻掉P-cotact金属上方氮化硅。
S10：磁控溅射将整个晶圆做上一层种子层Au金属。
S11：将晶圆送进光刻，继续做金属增厚光刻，在出光区域保留光刻胶，其余其余裸露。
S12：将晶圆电镀上Au增厚晶圆连接金属，然后采用有机去胶，然后湿法蚀刻掉出光区域的种子层金属。
S13：晶圆再次光刻，然后蚀刻，将晶圆表面每个芯粒蚀刻分开。
S14：将晶圆P面和蓝宝石键合绑定，对N面研磨减薄，具体厚度可根据实际需要进行选择；
S15：在晶圆N面蒸镀上N-metal金属电极，退火解绑，划片得到VCSEL芯片。
通过对比例和实施例的对比，可以明显看出，本发明的制备方法在操作步骤上大大缩减，整个过程不会用到氧化或离子注入工艺，本发明的制作方法整个工艺全过程只需要3次光刻、2次蚀刻、1次PECVD镀膜、2次金属镀膜、1次磁控溅射或者原子沉积镀膜即可完成全部工艺，而对比例中传统台面结构的VCSEL芯片的制作通常需要5-6次光刻，4到5次蚀刻，2到4次PECVD镀膜，3次金属镀膜，可见本发明的制作方法可以大大缩短芯片加工工艺流程，节约制造时间，降低生产是成本，而通过图7和图8可以看出，本发明的制作方法制备得到的VCSEL芯片，表面平整，没有Mesa台面。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种VCSEL芯片的氧化工艺