具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请结合参阅图1至图3，图1是本申请提供的半导体芯片的制作方法一实施例的流程示意图，该方法包括：

步骤11：提供一具有初步锌扩散的外延片。

如图2所示，外延片11包括依次排列的N型衬底111、N型覆盖层112、第一波导层113、量子阱层114、第二波导层115、P型覆盖层116以及P型接触层117，N型覆盖层112与P型覆盖层116的材料可分别为N型磷化铝铟与P型磷化铝铟，量子阱层114的材料可以为磷化镓铟，P型接触层117的材料可以为P型砷化镓，第一波导层112与第二波导层115的材料可以为磷化铝镓铟。

为了实现将锌原子扩散到外延片11中，可利用制作好的外延片11，通过离子注入、原子掺杂或扩散的方式将锌原子扩散到外延片11中，或者直接制作带有锌原子扩散的外延片11，具体地，可先提供一N型衬底111，然后在N型衬底111上依次外延生长N型覆盖层112、第一波导层113、量子阱层114、第二波导层115、P型覆盖层116和P型接触层117以形成外延片11，N型衬底111的材料可以为N型砷化镓，其可起到支撑的作用。

需要说明的是，外延片的制备可采用业界较为成熟的工艺，此处不再鳌述。

步骤12：在外延片的至少部分表面沉积应变层，以使得半导体芯片的发射光谱发生蓝移。

该至少部分表面包括窗口区，窗口区为需要增加带隙宽度的区域，一般设置于半导体芯片的出光端；如图2所示，在形成外延片11后，为了进一步提升锌扩散，可采用等离子体增强化学气相沉积法(PECVD，Plasma Enhanced Chemical Vapor Deposition)先在外延片11的至少部分表面沉积应变层12，应变层12的厚度可以为450～550nm，应变层12的材料包括二氧化硅或氮化硅。

由于在需要增大带隙宽度的窗口区沉积可增加锌原子扩散的应变层12，应变层12在高温下发生薄膜应变，薄膜应变可以加快锌原子在窗口区的混合，因而在应变层12的最佳沉积过程完成后，即可实现发光波长蓝移，使得窗口区的带隙变宽，进而提高半导体芯片腔面的抗COD能力；具体来说，将杂质扩散至半导体芯片端面附近的有源层，形成无序化区域，并以此作为窗口区，以激发光照射该窗口区，测量窗口区的光致发光的波长，将光照射不具有窗口区的有源层时所产生的光致发光的波长与窗口区的光致发光的波长之差定义为蓝移量，根据工艺过程中各阶段的蓝移量预测产品的COD水平，蓝移量越大，说明半导体芯片的抗COD能力提升越明显。

步骤13：对外延片与应变层进行加热，以提高锌在窗口区的扩散。

虽然在应变层12的沉积过程中已经有一定的锌原子扩散，但并还没有实现有源层的完全扩散混合，因此为了使得锌原子更快的完全扩散，可对沉积有应变层12的外延片11进行加热；具体地，由于应变层12和外延片11之间热膨胀系数的差异，通过对半导体芯片的复合结构(包括外延片11与应变层12)加热，增加了应变层12的薄膜应变，使得在加热后应变层12的薄膜应变大于加热前的薄膜应变，而薄膜应变可以加快锌原子在窗口区的有源层的扩散，最大化节省工艺时间；另外由于薄膜应变的快速诱导作用，短时间即可完成窗口区的有源层的原子混合，可进一步减小锌原子在加热过程中的横向和纵向无效扩散，进而减小锌杂质对发光效率的影响。

本实施例提供了一种新型的处理工艺，在外延片11的至少部分表面镀应变层12，应变层12可以加速锌诱导完成窗口区的原子混合，降低半导体芯片的制备时间，提高生产效率，而且由于发光波长蓝移，能够提高半导体芯片的抗COD能力。

下面结合具体的实施例进行说明，在一具体的实施例中，如图3所示，还可在沉积应变层12之前采用步骤21-24进行锌的初步扩散，具体如下所示：

步骤21：制备未掺杂的外延片。

该外延片具体包括N型衬底111、N型覆盖层112、第一波导层113、量子阱层114、第二波导层115、P型覆盖层116以及P型接触层117。

进一步地，N型衬底111为N型GaAs单晶片；N型覆盖层112为与N型GaAs匹配的N型非掺杂Al_xIn_1-xP，其厚度为500～5000nm；第一波导层113为N型非掺杂(Al_yGa_1-y)_xIn_1-xP，其厚度为50～250nm；量子阱层114为Ga_zIn_1-zP，其厚度为2～200nm，激射波长为620～670nm；第二波导层115为P型(Al_yGa_1-y)_xIn_1-xP，其厚度为50～250nm；P型覆盖层116为P型Al_xIn_1-xP，其厚度为500～5000nm；P型接触层117为P型非掺杂GaAs，其厚度为100～500nm。

步骤22：在外延片的非窗口区上形成掩膜层。

如图4所示，在形成外延片11后，可在窗口区制作掩膜层13，掩膜层13的材料可为氮化硅，其厚度可以为250nm。

步骤23：在掩膜层和未被掩膜层覆盖的外延片上依次形成活性层与二氧化硅层，并在预设温度下加热或进行快速热退火预设时间。

如图5所示，可在制作完掩膜层13后，在当前结构上整面制作活性层14，然后在活性层14上制作二氧化硅层15，活性层14的材料包括二氧化硅与氧化锌，活性层14的厚度可以为150～250nm，比如200nm，预设温度可以为580～620℃，预设时间可以为25～30分钟，例如，可在600℃的火炉中加热或在RTA(Rapid Thermal Annealing，快速热退火)下进行锌原子初步扩散30分钟。

具体来说，初步为了加快锌原子的扩散，可以对制作好的结构(包括外延片11、掩膜层13、活性层14以及二氧化硅层15)进行加热处理，完成初步锌扩散工艺，由于锌原子的快速扩散性，可实现锌原子通过窗口区向外延片11中扩散，从而提升非窗口区的带隙宽度，但是由于在较短时间内此次扩散无法使得锌原子完全进入到量子阱层114，因而需要进行第二次锌扩散，即沉积应变层12以进一步进行锌原子的扩散，使得锌原子能够充分进入量子阱层114。

步骤24：依次移除二氧化硅层、活性层以及掩膜层，形成带有初步锌扩散的外延结构。

在加热后移除掩膜层13、活性层14以及二氧化硅层15，得到初步扩散后的外延结构11'，此时外延结构11'中的锌原子未进入量子阱层114或者未完全进入量子阱层114中。

在一具体的实施例中，可采用图3所示的方式进行初步锌扩散，然后在外延结构11'的整个表面沉积应变层12，如图6所示，应变层12的厚度可以为500nm。通过对沉积有应变层12的外延结构11'进行加热，从而完成锌原子完全扩散；具体地，由于应变层12和外延结构11'之间热膨胀系数的差异，通过对半导体芯片的复合结构(包括外延结构11'与应变层12)加热，增加了应变层12的薄膜应变，使得在加热后应变层12的薄膜应变大于加热前的薄膜应变，而薄膜应变可以加快锌原子在窗口区的有源层的扩散，最大化节省工艺时间；另外由于薄膜应变的快速诱导作用，短时间即可完成窗口区的有源层的原子混合，可进一步减小锌原子在加热过程中的横向和纵向无效扩散，进而减小锌杂质对发光效率的影响。

相较于现有技术，在初步扩散后移除堆积层(包括掩膜层13、活性层14以及二氧化硅层15)，并沉积可增加锌原子扩散的应变层12，进而提高半导体芯片腔面的抗COD能力，在进一步减少锌原子混合时间的基础上，又可最大化减少锌对半导体芯片发光效率的影响。

在另一具体的实施例中，如图7所示，与图6所示的实施例不同的是：本实施例在至少部分窗口区对应的外延片表面沉积应变层12，具体地，可在具有初步锌扩散的窗口区域对应的表面沉积应变层12。本实施例中，通过在外延结构11'的窗口区域沉积应变层12，即在加热的过程中，增加窗口区的有源层的的锌原子扩散，进而增加有源层的无序化，可增大带隙宽度。

上述实施例中，在外延片的制备过程中，均采用层结构未掺杂的材料工艺，当然可以理解的是，本申请的外延片，也可以通过预先掺杂的方式直接制备带有锌原子的外延结构11'，具体工艺流程，即在外延片的制备工艺中，对P型覆盖层116进行锌掺杂，通过掺杂可提高电子的泄漏，提供光电转换效率，但此次掺杂锌原子存在于非窗口区，为了增加窗口区的锌原子在量子阱层114的混合，在需要增加带隙宽度的区域沉积应变层12，使得P型覆盖层116中的锌原子快速扩散，实现窗口区的原子的充分混合。

进一步地，可以先在N型衬底111上依次外延生长N型覆盖层112、第一波导层113、量子阱层114、第二波导层115以及P型覆盖层116；然后在第二波导层115和P型覆盖层116中掺杂锌，得到带有惨杂特性的新第二波导层115'和新P型覆盖层116'，并在新P型覆盖层116'上形成P型接触层117，如图8所示，然后在P型接触层117上的至少部分窗口区沉积应变层12。

进一步地，本实施例中N型衬底111为N型GaAs单晶片；N型覆盖层112为与N型GaAs匹配的N型非掺杂Al_xIn_1-xP，其厚度为500～5000nm；第一波导层113为N型非掺杂(Al_yGa_1-y)_xIn_1-xP，其厚度为50～250nm；量子阱层114为Ga_zIn_1-zP，其厚度为2～200nm，激射波长为620～670nm；第二波导层115为P型(Al_yGa_1-y)_xIn_1-xP，其厚度为50～250nm，新第二波导层115'中有掺杂材料，该掺杂材料为Zn，掺杂浓度为5×10¹⁷cm^-3；新P型覆盖层116'为P型Al_xIn_1-xP，其厚度为500～5000nm，新P型覆盖层116'有掺杂材料，该掺杂材料为Zn，掺杂浓度为3×10¹⁸cm^-3；P型接触层117为P型非掺杂GaAs，其厚度为100～500nm。

相较于现有技术，新第二波导层115'和新P型覆盖层116'已进行锌原子掺杂处理，在需要增大带隙宽度的窗口区沉积可增加锌原子扩散的应变层12，由于应变层12在高温下发生薄膜应变，薄膜应变可以加快锌原子在窗口区的混合，进而提高半导体芯片腔面的抗COD能力。

对于大功率半导体芯片来说，可利用波长蓝移效应制作宽带隙窗口区，可以减少腔面光吸收，因此波长蓝移一定程度上也用于判断半导体芯片的抗COD能力，将激光照射未经无序化(未惨杂扩散)的有源层时所发射的光致发光的波长与具有窗口区的光致发光的波长之差定义为蓝移量，对不同样品的测试数据归纳整理后得到图9所示的关系。

图9所示为本实施例的半导体芯片在制备过程中波长的蓝移情况，曲线①、曲线②及曲线③分别对应具有同样结构的半导体芯片，只是改变了部分制造条件的样品；曲线①为半导体芯片在未做锌扩散处理时所测出的窗口区波长分布，曲线②为半导体芯片在进行初步的短时间锌扩散后所测出的窗口区波长分布，此时相较于曲线①有10～15nm左右的波长蓝移，表明此时半导体芯片的窗口区的带隙变宽，已具备一定的抗COD能力，曲线③为半导体芯片在增加应变层12及热应变处理后所测出的窗口区波长分布，此时相较于曲线1有25～30nm左右的波长蓝移，此时半导体芯片的抗COD能力明显提高，综上，在同样的一组样品中，光致发光的波长越短，COD水平就越高，这可以解释为由于窗口区进行了无序化处理后，增宽了带隙，因而在谐振腔端面附近被吸收的光也随之减少的缘故。

在图9中，如将COD水平记作Pcod(mW)，窗口区的光致发光波长记作λ，则Pcod与λ有线性比例关系，即：

Pcod＝f*λ

上式中，f为一次函数。

根据上述可知，选择具有Pcod的半导体芯片的光致发光的波长λ，以这个值为指标，可以在形成窗口区的时刻的有关COD水平来鉴别半导体芯片的优良与否。进一步，通过测量窗口区的光致发光的波长λ，可分散性小而成品率高的制造由窗口区的作用而抗COD退化的高可靠性半导体芯片。

进一步参考图9，具有同样半导体结构不同制程工艺的样品的窗口区光致发光曲线，在具有激射波长为590nm-630nm的有源层的半导体芯片中，通过制成具有窗口区而使得光致发光的波长在600nm以下的半导体芯片，可以得到至少因窗口区的作用而使得COD水平得到改善的半导体芯片。

请参阅图10，图10是本申请提供的激光器一实施例的结构示意图，激光器20包括半导体芯片21，半导体芯片21为采用上述实施例中的制作方法制作得到的半导体芯片。

本实施例的半导体芯片21为采用加速锌原子在窗口区的扩散而制作得到，能够提高半导体芯片21腔面的抗COD能力。

以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。