具体实施方式

单片式基板上的VCSEL阵列可用作结构化照明的光源。在一些应用中，需要交替使用结构化照明和泛光照明。将单独的泛光照明源添加到结构化照明源可增加照明源的复杂性、部件数和尺寸，并且增加光源的制造成本。

本发明的实施方案通过在单个单片阵列中形成具有不同角散度的发光元件解决了单独的泛光照明源的缺点。具体地，在下述实施方案中，在利用针对VCSEL阵列制造的相同外延结构的同时，在VCSEL阵列的可用位置中形成具有较宽角散度的发射器。另选地，本发明的原理可应用于形成具有不同散度的其他种类发光元件的阵列。

具有较宽角散度的元件可包括非相干发光元件，或者它们可仅包括具有不同尺寸的产生更多发散光束的VCEL。在任一种情况下，较宽散度发光元件通常具有比(窄散度的)VCSEL大至少50％的角散度。在一些实施方案中，具有较宽角散度的元件在被供电时提供泛光照明，而对(具有较窄散度的)VCSEL供电提供结构化照明。

图1示出了根据本发明的实施方案的光电设备10的示意性顶视图。光电设备10包括半导体管芯20形式的半导体基板，该半导体管芯包括形成于晶胞101中的发光元件，该晶胞继而被布置成阵列100。在图示的实施方案中，发光元件形成在六边形晶胞101中，并且阵列100形成六方晶格。每个晶胞101包括不同数量和位置的VCSEL和非相干发光元件，这将在图2中进一步详述。特定晶胞101a以放大形式显示在半导体管芯20旁边。特定晶胞101a包括四个VCSEL 102和一个非相干发光元件104。这里的术语“非相干的”是指不相干的(与相干的激光器相反的)发光元件，而与底层结构无关。

在图5所示的另选的实施方案中，非相干发光元件104被具有比VCSEL 102更宽散度的VCSEL替代。除了下文详细说明的这些较宽散度的VCSEL的制造过程中的差异之外，图1、图2和图3A/B所示的实施方案的原理以及这些实施方案中的非相干发光元件104的使用可在必要修改的情况下类似地利用此类较宽散度的VCSEL进行应用。

虽然图1所示的实施方案包括相应阵列100中的六边形晶胞101，但本发明的其他实施方案可使用另选的晶胞(例如正方形或斜平行四边形)，以及由晶格理论中已知的它们的相应阵列。

通过与用于制造本领域已知的VCSEL阵列同样的光刻制造方法在半导体基板上形成VCSEL 102和非相干发光元件104，同时增加了用于区分VCSEL 102和非相干发光元件104的制造步骤。下面将参考图4A-图4B来描述这些制造步骤。光刻制造方法包括形成具有合适薄膜层结构的VCSEL 102和非相干发光元件104，以及形成分别提供电力、接地连接以及接触焊盘106和VCSEL 102之间以及接触焊盘108和非相干发光元件104之间的信号连接的导体。

可使用集成底板来实现电源和接地连接以及相关联的控件。例如，发射器可与控制电路集成在单个芯片中，该芯片是通过例如利用CMOS工艺将发射器(VCSEL和宽散度元件)制造在其上的III-V族半导体基板(诸如GaAs晶片)和用于发射器的控制电路制造在其上的硅基板粘结在一起而形成的。

图2是根据本发明的实施方案的特定晶胞101a的设计的示意图。设计的基础是一个完整的晶胞109包括在七个位置110a-g处的七个VCSEL 102，它们在完整的晶胞内呈六方晶格排列。完整的晶胞109到特定晶胞101a的设计转换包括两部分：

1.通过不提供位置110b和110c与接触焊盘106之间的导体来禁用这些位置处的VCSEL 102这就产生了无源位置103。

2.通过移除位置110g处的某些反射镜层(其可根据一个或多个工艺步骤来完成，诸如参照图4A中的反射器蚀刻步骤128和图4B中的湿蚀刻步骤136所述的工艺步骤)并且通过将非相干发光元件104连接到接触焊盘108来将该位置处的VCSEL 102转换为非相干发光元件104。

由完整的晶胞109转换而成的特定晶胞101a现包括在四个位置处的运作的VCSEL102：110a、110d、110e和110f，以及位置110g处的非相干发光元件104。其他晶胞101类似地被修改为含有运作的VCSEL 102，但VCSEL在不同位置，并且可能具有与特定晶胞101a中的VCSE不同数量的运作的VCSEL。

应当理解，阵列(和任何单个晶胞)内的VCSEL 102和非相干发光元件104的数量和位置可遵循任何所需的图案。在一些情况下，部分或全部晶胞可具有位于相同位置的VCSEL102和非相干发光元件104。在其他情况下，选择哪些VCSEL 102需移除以及哪些VCSEL 102需保留在每个晶胞101中起作用是以使所得VCSEL图案在光电设备10上不相关的方式执行的。所谓“不相关的”是指在整个光电设备10上，取决于横向移位的VCSEL 102的位置的自相关对于任何大于VCSEL尺寸的移位而言都是无关紧要的。随机图案、伪随机图案和准周期性图案是此类不相关图案的示例。相干发光元件的这种不相关图案适用于需要用不相关的光斑分布照射空间中的区域的应用，例如3D标测。另选地，根据应用需求，可利用本文所述的原理创建未必不相关的任何其他合适的VCSEL图案。

如本文所述，剔除VCSEL 102以产生相干发光元件的图案可在每个晶胞101上提供至少一个位置用以将未用的VCSEL 102转换成非相干发光元件104，同时还得益于已为VCSEL 102制造的外延层和结构。另选地，非相干发光元件可仅在单片阵列中的一部分晶胞而非全部晶胞中形成。类似地，晶胞中的非相干发光元件的数量可随晶胞101的不同而变化。例如，一些晶胞101可具有单个非相干发光元件104，而其他晶胞101可具有两个或更多个非相干发光元件。

在图示实施方案中，以VCSEL 102和非相干发光元件104通常(尽管未必要求)穿插的方式来设计晶胞101，通过这种方式意味着每个非相干发光元件的最邻近元件中的至少两个为VCSEL。另选地，本文所述的原理可适用于形成VCSEL和非相干发光元件的其它布置方式。

在另选的实施方案中，随着晶胞之间移位有所不同，完整晶胞109中的VCSEL 102从它们在六方晶格中的位置略微偏移(远小于相邻VCSEL 102之间的间距)。这些变化的移位还有助于产生VCSEL 102的不相关图案。

在一些实施方案中，非相干发光元件104包括谐振腔发光二极管(RCLED)。与发光二极管(LED)相比，RCLED的有利之处在于它们表现出更高的电光转换效率、更小的发散角(但大于VCSEL的发散角)和更窄的发射光谱。在另选的实施方案中，某些VCSEL可用局部DOE(衍射光学元件)来覆盖以增加光束散度，使得这些特定VCSEL用作非相干发光元件并因此产生所需的泛光照明。在其他实施方案中，其他种类的非相干发光元件可与阵列中的VCSEL一起形成。

图3-图4是本发明的实施方案的示意图，其中非相干发光元件104包括RCLED。

图3A-图3B是根据本发明的实施方案的光电设备10的示意性剖视图，其分别示出了由该设备发出的图案化辐射和泛光辐射的图案。示意性剖视图111和112示出了光电设备10的相同部位，但利用不同的发光元件供电。为清楚起见，VCSEL 102和RCLED 105被示出为如同它们都在图3A-图3B的平面内。

在图3A中，所有VCSEL 102均被供电(而RCLED 105均未供电)，并且它们发射窄的光锥114。VCSEL 102的光束发散的典型半角在10°到15°的范围内；这种照明对于3D标测中所使用的结构化照明尤其有用。投影透镜(附图中未示出)可用于准直光束以便在空间中的区域上形成对应的光斑图案。

在图3B中，所有RCLED 105均被供电(而VCSEL 102均未供电)，并且它们发射宽的光锥116。可通过选择在图4A中的反射器蚀刻步骤128和图4B中的湿式蚀刻步骤136中的上部多层布拉格反射器122中所保留的反射镜层的数量来调谐RCLED 105的角光束散度。RCLED 105(或另选地，图5中所示的宽散度的VCSEL)通常具有比VCSEL 102大至少50％的角散度，并且可大100％，即，为角散度的两倍。例如，RCLED 105的光束散度的半角可在20°到至40°的范围内，以便提供均匀的泛光照明。这种泛光照明可投射到空间中的与VCSEL形成的光斑图案相同的区域上。

虽然图3A-图3B示出了独立供电的VCSEL 102和RCLED 105，但本发明的其他实施方案提供对VCSEL和RCLED进行单独和同时供电，从而使光电设备10发射相干结构化照明和非相干泛光照明中的任一者或两者。

图4A-图4B是根据本发明的实施方案的用于制造光电设备10的两种替代技术的示意性剖面图和流程图。每个附图示出了一个VCSEL 102和一个相邻RCLED 105的制造。每个附图的左侧示出了在制造的各个步骤期间的半导体叠堆的剖面图，而右侧示出了制造步骤的流程图。这些图示仅示出了VCSEL 102和RCLED 105彼此区分的那些制造步骤。为了简单起见，省略了半导体制造领域的技术人员已知的中间制造步骤，例如光致抗蚀剂图案化。

图4A所示的制造步骤始于具有VCSEL外延叠堆的起始步骤120，其中上部多层布拉格反射器122、下部多层布拉格反射器123和量子阱层124已使用标准外延工艺制造。在台面蚀刻步骤126中，将VCSEL 102和RCLED 105蚀刻开并且在单个RIE(反应离子蚀刻)步骤中限定。在反射器蚀刻步骤128中，RCLED 105的位置处的多个顶部反射器层122从上部多层布拉格反射器蚀刻掉，仅保留例如初始的20-25层叠堆中的5-10层。蚀刻的层数由蚀刻的时间来确定。该步骤充分地降低了上部多层布拉格反射器122的反射率，以便将激光的VCSEL转换为非激光RCLED，如图2的上下文所示。如上参考图3B所述，上部多层布拉格反射器122中的剩余层数也可用于调谐RCLED 105的角散度。在选择性氧化步骤129中，VCSEL 102和RCLED105均在其位置130的侧向尺寸处被选择性氧化，以实现侧向光约束和电约束。也可使用其他制造选项，例如离子注入或者氧化和离子注入的组合，来实现侧向约束。

图4B所示的制造步骤始于具有VCSEL外延叠堆的起始步骤134，其中上部多层布拉格反射器122、下部多层布拉格反射器123和量子阱层124已使用标准外延工艺制造。此外，在外延工艺中，已将InGaP(磷化铟镓)蚀刻终止层132添加到多层内的选定位置上的上部多层布拉格反射器122。在湿式蚀刻步骤136中，选择性地对InGaP蚀刻终止层132执行各向同性湿式蚀刻。在湿式蚀刻步骤136中，与图4A的反射器蚀刻步骤128类似，在RCLED 105的位置处从上部多层布拉格反射器122蚀刻掉多个顶部反射器层，其中蚀刻终止于蚀刻终止层132。在台面蚀刻步骤138中，向下执行RIE至下部多层布拉格反射器123的底部，以便限定VCSEL 102和RCLED 105。与图4A的选择性氧化步骤129类似，在选择性氧化步骤140中，VCSEL 102和RCLED 105均在其位置142的侧向尺寸处被选择性氧化，以实现侧向光约束和电约束。如在图4A中，也可使用其他制造选项，例如离子注入或者氧化和离子注入的组合，来实现侧向约束。

在图4A-图4B的每个制造步骤之后，光电设备10的生产使用半导体制造领域的技术人员已知的标准半导体制造步骤而继续。因此，可仅通过对本领域已知的用于设计和制造VCSEL阵列的标准工艺稍加修改来形成设备10。

图5是根据本发明的另选实施方案的用于制造光电设备10的另一技术的流程图以及示意性剖视图。在这种情况下，如前所述，RCLED 105被高散度VCSEL 158取代，该高散度VCSEL 158与低散度VCSEL 156(其与如上所述的VCSEL类似或相同)一起制造。低散度VCSEL156可用于提供结构化辐射，并且高散度VCSEL 158提供泛光辐射，如上文参考图3所述。

如在图4A/B中，图5的左侧示出了在制造的连续步骤期间的半导体叠堆的剖面图，而右侧为制造步骤的流程图。这些图示仅示出了VCSEL156和158彼此区分的那些制造步骤。为了简单起见，省略了半导体制造领域的技术人员已知的中间制造步骤，例如光致抗蚀剂图案化。

图5所示的制造步骤始于外延沉积步骤150以形成VCSEL外延叠堆，该VCSEL外延叠堆包括使用标准外延工艺制造的上部多层布拉格反射器122、下部多层布拉格反射器123和量子阱层124。在台面蚀刻步骤152中，将VCSEL 156和158蚀刻开并例如使用RIE进行限定。通常通过适当地定义在步骤152中使用的蚀刻掩模中的台面宽度，将VCSEL 156的台面蚀刻至一宽度，该宽度明显大于VCSEL 158的宽度。(该宽度在平行于基板的方向上测量，即图5中的水平方向)。例如，VCSEL 156的台面可被蚀刻至12μm的宽度，而VCSEL 158的台面被蚀刻至11μm或更小。

在选择性氧化步骤154中，VCSEL 156和158均在其位置160的侧向尺寸处例如使用湿式氧化工艺被选择性氧化，以实现侧向光约束和电约束。这种选择性氧化在台面的中心处留下光学孔径162和164。将氧化工艺施加于VCSEL 156和158两者的台面达相同的时间长度，结果是高散度VCSEL 158的孔径164明显小于低散度VCSEL 156的孔径162。相对于穿过孔径162发射的较窄光束，较小孔径164产生来自VCSEL 158的较宽光束。可选择不同宽度的VCSEL台面以在步骤154处产生所需的孔径尺寸。另选地，也可使用其他制造选项，例如离子注入或者氧化和离子注入的组合，来实现所需的孔径差异。

应当理解，上文所描述的实施方案以示例的方式引用，并且本发明不限于上文已特别示出和描述的内容。相反，本发明的范围包括上文所述的各种特征，以及本领域的技术人员在阅读以上描述之后会想到的在现有技术中没有公开的其变型形式和修改形式的组合和子组合。