阅读说明：本技术 光频梳器件和光频梳器件的制作方法 (Optical frequency comb device and manufacturing method thereof ) 是由 孙朝阳 朱振东 王雪深 刘唱 白本锋 屈继峰 于 2020-06-22 设计创作，主要内容包括：本发明涉及一种光频梳器件和光频梳器件的制作方法,所述介质层设置于所述衬底层的表面。所述光频梳层设置于所述介质层远离所述衬底的表面。所述介质层与所述光频梳层接触的表面设置有应力释放单元。所述应力释放单元包括V形结构。所述V形结构较大程度上阻挡了应力产生的方向和路径,从所述氮化硅薄膜传递到所述介质层表面的应力会被所述V形结构阻挡,从而可以避免所述介质层和所述氮化硅薄膜开裂,进而可以提高产品良率。(The invention relates to an optical frequency comb device and a manufacturing method thereof. The optical frequency comb layer is arranged on the surface, far away from the substrate, of the dielectric layer. And a stress release unit is arranged on the surface of the dielectric layer, which is in contact with the optical frequency comb layer. The stress relief unit includes a V-shaped structure. The V-shaped structure blocks the direction and the path of stress generation to a greater extent, and the stress transmitted from the silicon nitride film to the surface of the dielectric layer can be blocked by the V-shaped structure, so that the dielectric layer and the silicon nitride film can be prevented from cracking, and the product yield can be improved.)

光频梳器件和光频梳器件的制作方法

技术领域

本发明涉及芯片技术领域，特别是涉及一种光频梳器件和光频梳器件的制作方法。

背景技术

光电子芯片是国家核心竞争力和支柱产业。我国光子集成制造业能力不足，不仅仅是大型集成电路高端制造装备的落后，更有先进集成工艺、关键薄膜材料生长及微光刻成型技术的差异。这些技术壁垒使得我国光电子芯片整体性能受制于发达国家。

片上克尔光频梳，简称为克尔光梳，是利用新型光学微环谐振腔中的非线性光学克尔效应，将某单一频率的泵浦光转变为包含大量频率等间隔的宽带光频梳，时域上输出超短孤子脉冲序列。在技术上，片上光频梳是基于生长出的先进光学薄膜，并采用先进的半导体工艺制程。所以克尔光梳能实现片上集成、脉冲重复频率高、相干性好、单梳齿功率高等突出优点，是一项颠覆性的技术。片上光频梳具有极高的时间频率精度，可以重新定义基本物理常数“秒”、可以构建单色激光、可以构筑最高精度的时钟与频率链、可以改进全球定位系统等。利用片上光频梳芯片，人们有望在单分子、单原子水平认识物质世界和超高灵敏化学检测，可以广泛应用于公共安全、生物医学检测识别细菌病毒等。利用片上光频梳芯片，人们可以合成超级激光器，有望对从无线电波到X射线的电磁波谱实现相干控制、和特定波形的激光，有望将雷达的灵敏度和探测范围提高几个数量级。这些在前言基础科学、国防安全等领域具有重大战略意义。美国NASA、DARPA、NIST、德国、瑞典等从21世纪初凭借其半导体工艺技术优势，投入百亿美元开发片上光频梳，形成了较好的技术积累。我国片上光频梳的研究起步晚，工艺技术落后，大型装备缺乏，因此开展片上光频梳集成研究十分迫切。

但是，现有的片上光频梳器件制作过程中容易产生应力，从而影响片上光频梳器件的稳定性。

发明内容

基于此，有必要针对上述问题，提供一种光频梳器件和光频梳器件的制作方法。

一种光频梳器件，包括：

衬底；

介质层，设置于所述衬底层的表面；

光频梳层，设置于所述介质层远离所述衬底的表面，所述介质层与所述光频梳层接触的表面设置有应力释放单元，所述应力释放单元包括V形结构。

在一个实施例中，所述V形结构包括两个顶点重合的第一直线区，两个所述第一直线区之间呈设定角度，所述应力释放单元还包括第一十字结构，所述第一十字结构设置于两个所述第一直线区之间。

在一个实施例中，包括两个所述第一十字结构，所述应力释放单元还包括第二直线区，所述第二直线区位于两个所述第一直线区之间，两个所述第一十字结构分别位于所述第二直线区的两侧，并位于两个所述第一直线区之间。

在一个实施例中，所述第二直线区的延长方向与所述顶点重合。

在一个实施例中，所述第一直线区和所述第二直线区的宽度相同，所述第二直线区的长度为所述第一直线区的长度的1.2倍到1.5倍。

在一个实施例中，所述介质层与所述光频梳层接触的表面设置有应力消除区域，所述应力消除区域设置有多个所述应力释放单元。

在一个实施例中，在所述介质层与所述光频梳层接触的表面，所述多个所述应力释放单元之间设置有标记区域。

在一个实施例中，所述标记区域设置有第二十字结构。

在一个实施例中，所述标记区域还包括第三十字结构，所述第二十字结构将所述标记区域分为四个象限，所述第三十字结构位于一个所述象限。

在一个实施例中，还包括频疏区域，所述应力消除区域为多个，所述频疏区域设置于多个所述应力消除区域之间。

在一个实施例中，所述应力消除区域包括：

多个间隔设的第一应力消除区，构成多个第一应力消除区行，在相邻的两个所述第一应力消除区行之间形成波导区；

多个第二应力消除区，所述第一应力消除区行中相邻的两个所述第一应力消除区之间设置一个所述第二应力消除区；所述第二应力消除区、所述相邻的两个所述第一应力消除区和所述波导区之间形成所述频疏区域。

一种光频梳器件的制作方法，包括：

提供衬底；

在所述衬底的表面形成介质层，所述介质层远离所述提供衬底的表面设置有应力释放单元，所述应力释放单元包括V形结构；

在所述介质层远离所述衬底的表面形成光频梳层。

本申请实施例提供的光频梳器件和光频梳器件的制作方法，所述介质层设置于所述衬底层的表面。所述光频梳层设置于所述介质层远离所述衬底的表面。所述介质层与所述光频梳层接触的表面设置有应力释放单元。所述应力释放单元包括V形结构。所述V形结构较大程度上阻挡了应力产生的方向和路径，从所述氮化硅薄膜传递到所述介质层表面的应力会被所述V形结构阻挡，从而可以避免所述介质层和所述氮化硅薄膜开裂，进而可以提高产品良率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的光频梳器件截面示意图；

图2为本申请实施例提供的介质层表面图案示意图；

图3为本申请实施例提供的介质层表面在波导区设置光频梳的镜像图；

图4为本申请实施例提供的V形结构示意图；

图5为本申请另一个实施例提供的光频梳器件截面示意图

图6为本申请实施例提供的应力释放单元示意图；

图7为本申请实施例提供的光频梳器件裂纹镜像图；

图8为本申请实施例提供的标记区域示意图；

图9为申请实施例提供的光频梳器件制作流程图。

附图标记说明：

光频梳器件10

衬底110

介质层120

凹槽122

光频梳层130

光频梳132

应力消除区域200

第一应力消除区行210

第一应力消除区212

波导区220

第二应力消除区214

应力释放单元230

V形结构232

第一直线区234

顶点236

第一十字结构238

第二直线区240

标记区域250

第二十字结构252

第三十字结构254

频疏区域260

紫外胶层300

三氧化二铝层310

电子束胶320

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

参阅图1-4，本申请实施例提供一种光频梳器件10。所述光频梳器件10包括衬底110、介质层120和光频梳层130。所述介质层120设置于所述衬底110层的表面。所述光频梳层130设置于所述介质层120远离所述衬底110的表面。所述介质层120与所述光频梳层130接触的表面设置有应力释放单元230。所述应力释放单元230包括V形结构232。

所述衬底110的材料可以为硅、单晶硅、多晶硅、碳化硅、蓝宝石、熔融石英、氟化镁等。

所述光频梳层130可以为PECVD的二氧化硅、热氧化的二氧化硅(TEOS)、CaF2、MgF2、氮氧化硅、二氧化钛、CuO、ZnO等。

在一个实施例中，所述光频梳层130可以为氮化硅薄膜。所述氮化硅薄膜具有宽光学窗口、极低光学损耗等优异的光电性能、钝化性能和力学性能。所述光频梳器件10要求氮化硅薄膜的化学计量比为3：4，即Si₃N₄的组分比例为3：4。由于低损耗要求的化学计量比的要求，使得CMOS工艺中的等离子增强化学气相沉积的H和Si的双光子吸收几乎不能满足要求，因此需要采用高温条件下的低压化学气相沉积工艺技术。在一个实施例中，所述氮化硅薄膜的厚度可以为700纳米到1000纳米。反常色散要求的厚度大于800nm，因此所述氮化硅薄薄膜的厚度可以为800纳米。

所述介质层120的材料可以为氮化硅、氮化铝、氮化钛、氮化镓、砷化镓、氧化镓、磷化铟、CIGS、IGZO、氮氧化硅、金属Ge膜、金属Ni膜等III-V族半导体薄膜材料。所述介质层120的厚度可以为400nm到1500nm。

在一个实施例中，所述介质层120可以为熔融石英、二氧化硅、蓝宝石等低折射率氧化物介质层120。所述介质层120可以为湿法氧化的二氧化硅。基于硅光集成需要低折射率的要求，所述氧化硅厚度不小于2微米，因此可以满足硅光集成低折射率的要求。在一个实施例中，所述介质层120可以为3微米厚的二氧化硅材料制成。

由于所述氮化硅薄膜的化学计量比越接近3：4，应力就越大。而氮化硅薄薄膜的厚度越大，应力越大。且所述介质层120越厚越不利于应力释放。而应力较大容易导致所述氮化硅薄膜在加工中自发开裂，导致器件失效，即不能产生光频梳等光电子器件。

所述应力释放单元230可以起到释放应力的作用。所述应力释放单元230可以为形成于所述介质层120表面的凸起或者凹陷构成的图案。所述应力释放单元230可以包括所述V形结构232。所述V形结构232所在的平面可以与所述介质层120表面平行。所述V形结构232包括两个呈一定角度相交的第一直线区234。因此，由于从所述氮化硅薄膜传递到所述介质层120表面的应力的方向不易判断，而V形结构232的呈一定角度相交的两个第一直线区234较大程度上阻挡了应力产生的方向和路径，从所述氮化硅薄膜传递到所述介质层120表面的应力会被第一直线区234阻挡，从而避免所述介质层120开裂，进而可以避免所述氮化硅薄膜开裂。从而能提高产品的良率。

本申请实施例提供的所述光频梳器件10。所述介质层120设置于所述衬底110层的表面。所述光频梳层130设置于所述介质层120远离所述衬底110的表面。所述介质层120与所述光频梳层130接触的表面设置有应力释放单元230。所述应力释放单元230包括V形结构232。所述V形结构232较大程度上阻挡了应力产生的方向和路径，从所述氮化硅薄膜传递到所述介质层120表面的应力会被所述V形结构232阻挡，从而可以避免所述介质层120和所述氮化硅薄膜开裂，进而可以提高产品良率。

请参见图5,在一个实施例中，所述介质层120通过刻蚀形成凹槽122，所述光频梳层130可以填充所述凹槽图案形成光频梳132。在一个实施例中，在所述介质层120刻蚀的深度达1.5微米以上。在该深度下，可以把光频梳层130生产过程中的应力转移到所述介质层120的凹槽中，从而降低所述光频梳层130的整体应力。提高所述光频梳器件10的稳定性和寿命。请参见图6，在一个实施例中，所述V形结构232包括两个顶点236重合的第一直线区234。两个所述第一直线区234之间呈设定角度。所述应力释放单元230还包括第一十字结构238。所述第一十字结构238设置于两个所述第一直线区234之间。

两个所述第一直线区234相交的一端可以为所述顶点236。所述设定角度可以根据需要设置。在一个实施例中，所述设定角度可以为30°到180°。在一个实施例中，所述设定角度可以为60°到145°。在一个实施例中，所述设定角度可以为70°到120°。在一个实施例中，所述设定角度可以为80°到110°。进一步地，所述设定角度可以为90°。可以理解，当所述设定角度为90°时，在光刻工艺中，所述顶点236会形成圆形倒角，因而更容易消除应力。

所述设定角度决定了所述第一直线区234的延伸方向，进而可以确定所述第一直线区234阻挡应力传导的方向。所述第一十字结构238所在的平面可以与所述V形结构232所在的平面平行设置。所述第一十字结构238设置于两个所述第一直线区234半包围形成的区域之内，因此，对于从所述V形结构232开口处传导过来的应力，所述第一十字结构238可以阻挡，进一步释放从不同方向传导的应力。可以理解，所述第一十字结构238还可以阻挡在所述第一直线区234半包围形成的区域内传导的应力，进一步阻挡了应力传导的路径。

在一个实施例中，所述光频梳器件10还包括两个所述第一十字结构238。所述应力释放单元230还包括第二直线区240。所述第二直线区240位于两个所述第一直线区234之间。两个所述第一十字结构238分别位于所述第二直线区240的两侧，并位于两个所述第一直线区234之间。

请参见图7，当所述光频梳器件10由于应力产生裂纹时，所述第一十字结构238和所述第二直线区240可以起到引导应力耗散的作用。两个所述第一直线区234可以构成三角形结构，两个所述第一直线区234和所述第二直线区240也可以构成分别构成三角形结构。三角形结构具有稳定的特性，因而可以增加所述光频梳器件10结构的稳定性。

所述第二直线区240将所述V形结构232所包围的区域划分为两部分。其中，一个所述第一直线区234和所述第二直线区240半包围形成一个部分。另一个所述第一直线区234和所述第二直线区240半包围形成另一个部分。两个所述第一十字结构238和所述第二直线区240进一步将所述V形结构232内的区域切割细分成不同的小区域，进一步切断了不同位置产生的应力传导的路径。进一步提高了所述光频梳器件10的可靠性。

在一个实施例中，所述第二直线区240的延长方向与所述顶点236重合。即所述第二直线区240可以位于所述V形结构232的角平分线上。因此可以提高所述V形结构232包围区域内的所述小区域分布的均匀性。

在一个实施例中，所述第一直线区234和所述第二直线区240的宽度相同。所述第二直线区240的长度为所述第一直线区234的长度的1.2倍到1.5倍。因此，所述第二直线区240相比于所述第一直线区234的长度更长，即所述第二直线区240可以从所述V形结构232的开口伸出一定的距离，从而可以增大阻挡应力传导的路径。在一个实施例中，所述第二直线区240的长度为所述第一直线区234的长度的1.4倍。

在一个实施例中，所述第二直线区240的中心线距离所述第一十字结构238的中心为10微米。在一个实施例中，所述第一十字结构238由两个形状相同的长方形构成。所述长方形的长和宽可以分别20微米和5微米。

在一个实施例中，所述介质层120与所述光频梳层130接触的表面设置有应力消除区域200。所述应力消除区域200设置有多个所述应力释放单元230。所述多个所述应力释放单元230可以在所述应力消除区域200内间隔排布。所述多个所述应力释放单元230可以具有一定规律排列，也可以无规则排列。

在一个实施例中，在所述介质层120与所述光频梳层130接触的表面，多个所述应力释放单元230之间设置有标记区域250。所述标记区域250可以用于在电子束曝光中找到频疏区域260和波导区220。可以理解，所述标记区域250可以为形成于所述介质层120表面的凸起结构或者凹陷结构。

请参见图8，在一个实施例中，所述标记区域250设置有第二十字结构252。所述第二十字结构252可以由两个大小形状相同的长方形垂直相交而成。在一个实施例中，构成所述第二十字结构252的长方形的长和宽分别为40微米到60微米和10微米到15微米。在一个实施例中，构成所述第二十字结构252的长方形的长和宽分别为50微米和10微米。

在一个实施例中，所述标记区域250还包括第三十字结构254。所述第二十字结构252将所述标记区域250分为四个象限。所述第三十字结构254位于一个所述象限。所述第三十字结构254的尺寸可以小于所述第二十字结构252。进一步地，所述第三十字结构254的尺寸可以为所述第二十字结构252的尺寸的1/5到1/3。在一个实施例中，所述第三十字结构254可以位于第一象限。进一步地，所述第三十字结构254可以位于所述第一象限的中心。

在一个实施例中，所述光频梳器件10还包括频疏区域260。所述应力消除区域200为多个。所述频疏区域260设置于多个所述应力消除区域200之间。所述频疏区域260可以对应通过曝光刻蚀形成于氮化硅层中的微腔光频梳132。所述频疏区域260设置于多个所述应力消除区域200之间，可以将应力传导在所述频疏区域260的周边被切断，从而可以避免所述频疏区域260被应力破坏。

在一个实施例中，所述应力消除区域200包括多个间隔设的第一应力消除区212和多个第二应力消除区214。所述多个间隔设的第一应力消除区212构成多个第一应力消除区行210。多个所述第一应力消除区行210可以构成第一应力消除区212矩阵。在相邻的两个所述第一应力消除区行210之间形成波导区220。所述第一应力消除区行210中相邻的两个所述第一应力消除区212之间设置一个所述第二应力消除区214。所述第二应力消除区214与相邻的两个所述第一应力消除区212间隔设置。所述第二应力消除区214、所述相邻的两个所述第一应力消除区212和所述波导区220之间形成所述频疏区域260。

所述第二应力消除区214的宽度可以小于相邻的两个所述第一应力消除区212的宽度。所述第二应力消除区214的一个长边可以与所述第一应力消除区212的一个长边平齐。因此所述第二应力消除区214的另一个长边相对所述第一应力消除区212的另一个长边会缩回部分，进而留下一个区域。该区域也被所述波导区220包围。因此所述频疏区域260形成于所述第二应力消除区214、所述相邻的两个所述第一应力消除区212和所述波导区220之间。

在一个实施例中，所述应力释放单元230可以在X-Y二维坐标系中周期性重复。X方向所述应力释放单元230重复数分别为200-1000。X方向重复单元数决定于所述波导区220域的长度。在一个实施例中，所述X方向重复单元数可以为200。在一个实施例中，Y方向所述应力释放单元230重复数分别为5-100。在一个实施例中，Y方向所述应力释放单元230重复数为8。

在一个实施例中，所述第二应力消除区214在X方向间隔排列7列所述应力释放单元230，在Y方向间隔排列3行所述应力释放单元230。

在所述第一应力消除区212包括X方向间隔排列的14列应力释放单元230，在Y方向间隔排列的8行应力释放单元230。所述第二应力消除区214中心的一行所述应力释放单元230所在的水平线位于所述第一应力消除区212中的第六行和第七行应力释放单元230之间。因此，所述第一应力消除区212中的应力释放单元230构成的行和所述第二应力消除区214构成的行在Y方向是错位排布的。由于第二应力消除区214与所述光频梳132距离很近，一旦产生裂纹，可以将所述第二应力消除区214中任意一个应力释放单元230做标记。

在一个实施例中，一个所述第一应力消除区212、一个所述第二应力消除区214、一个所述频疏区域260和一个所述波导区220域可以构成一个重复单元。该重复单元可以在所述介质层120的表面重复排列。

在一个实施例中，所述标记区域250可以位于所述第一应力消除区212中。所述标记区域250也可以位于所述第二应力消除区214中。

本申请实施例还提供一种光频梳器件10的制作方法。所述方法包括：

S10,提供衬底110；

S20,在所述衬底110的表面形成介质层120，所述介质层120远离所述提供衬底110的表面设置有应力释放单元230，所述应力释放单元230包括V形结构232；

S30,在所述介质层120远离所述衬底110的表面形成光频梳层130。

所述S20中，可以对所述介质层120清洗，去除所述介质层120表面有机物、金属沉积物、无机颗粒等污染物。在一个实施例中，可以按照CMOS标准工艺执行清洗。

在一个实施例中，采用光刻版进行紫外光刻曝光、显影、定影工序。可以理解，所述光刻版的形状和图案结构与上述实施例提供的所述介质层120与所述光频梳层130接触的表面所形成的用于释放应力的结构相对应。

通过所述光刻版进行曝光显影后，再对所述介质层120的刻蚀。刻蚀可以采用氟基气体进行反应性等离子刻蚀RIE、或电感耦合等离子刻蚀ICP刻蚀。刻蚀工艺为可以CMOS标准工艺参数，在一个实施例中，刻蚀深度可以为100nm到3000nm。在一个实施例中，刻蚀深度要求达到大于2微米深，甚至更深。在一个实施例中，可以采用的刻蚀深度为3微米，即可将所述介质层120刻穿。

对所述介质层120的刻蚀后，可以进行去胶的步骤。可以采用丙酮去除残余光刻胶。或者用O2等离子体去胶机去胶。然后对所述介质层120表面进行CMOS标准清洗，以去除因为曝光、刻蚀等工艺中引入的污染物。

之后，在所述介质层120表面生长氮化硅薄膜。在一个实施例中，可以采用LPCVD工艺。然后通过电子束曝光、刻蚀、去胶、及后镀膜。最后切割处理，得到所述光频梳器件10。

在制作完所述光频梳器件10后，可以进行激光对准测量，以验证所述光频梳器件10的应力及工作稳定性。

请参见图9，在一个实施例中，所述光频梳器件10的制作方法还包括以下步骤：

a,通过湿法氧化，原子沉积在衬底上形成介质层120，在所述介质层120表面形成三氧化二铝层310；b,在所述介质层120表面旋涂紫外胶层300；c,进行紫外光刻；d显影定影；e通过氯气刻蚀所述三氧化二铝层310；f,刻蚀所述介质层120所述介质层120的刻蚀深度大于1.5微米；g,旋涂电子束胶320；h-i,电子束曝光套刻，j,显影刻蚀所述三氧化二铝层310；k,去胶体和所述三氧化二铝层310；l,LPCVD计量比氮化硅；m,1200℃退火；n,PECVD生长所述介质层120。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。