阅读说明：本技术 雷达数据处理系统和方法 (Radar data processing system and method ) 是由 P·M·布朗热 于 2020-03-10 设计创作，主要内容包括：本发明公开了便于雷达数据处理的技术。在一个示例中,雷达系统包括帧生成电路和帧处理电路。帧生成电路被配置为接收雷达信号。帧生成电路还被配置为将雷达信号转换为具有相机接口格式的至少一帧。帧处理电路被配置为经由相机接口接收所述至少一帧。帧处理电路还被配置为处理所述至少一帧。还提供了相关的方法和装置。(Techniques for facilitating radar data processing are disclosed. In one example, a radar system includes a frame generation circuit and a frame processing circuit. The frame generation circuit is configured to receive a radar signal. The frame generation circuit is further configured to convert the radar signal into at least one frame having a camera interface format. The frame processing circuit is configured to receive the at least one frame via the camera interface. The frame processing circuit is further configured to process the at least one frame. Related methods and apparatus are also provided.)

雷达数据处理系统和方法

相关申请的交叉引用

本申请要求于2020年3月3日提交的名称为“雷达数据处理系统和方法”的美国专利申请No.16/808,307以及2019年3月15日申请的名称为“雷达数据处理系统和方法”的美国临时专利申请No.62/819,328的优先权和权益，其专利申请的全部内容通过引用合并于此。

技术领域

本发明的一个或多个实施例通常涉及雷达系统，更具体地，例如，涉及雷达数据处理系统和方法。

背景技术

雷达系统通常用于探测目标(例如物体、地理特征或其他类型的目标)，例如靠近船舶、飞机、车辆或固定位置的目标。雷达系统可以发送(例如，广播)雷达信号和接收返回信号。这种返回信号可以基于目标发射的雷达信号的反射。

发明内容

本发明公开了用于提供用于发送雷达信号、接收返回信号和处理用于各种雷达应用的返回信号的雷达系统的各种技术。例如，在某些实施例中，这样的雷达系统可以以经济高效的方式并且具有高度的功能性来实现。在一些实施例中，雷达数据(例如，返回雷达信号)被转换成具有适合提供给相机接口的格式的帧。此类帧可称为相机接口帧，并具有可提供给图像处理管路的相机格式，例如由视觉处理单元提供的那些格式。因此，在某些方面，雷达数据被调整为看起来像来自相机的数据。在一些实施例中，将数字雷达数据转换成相机帧可以利用多矢量处理器(如多核矢量处理器)的高处理能力和灵活性以及低成本，例如通过非限制示例的视觉处理器单元，以将雷达数据当作相机图像数据来处理。更一般地，相机格式可以是与期望的处理器架构兼容的格式，并且，如果没有雷达数据的这种转换，雷达数据不具有适合由期望的处理器架构处理的格式。利用各种实施例，可以使用单个设备(例如，单个多核矢量处理器)来实现由雷达信号处理区块形成的整个信号链。在某些情况下，可以使用低成本的片上系统单设备中央处理器和软件架构以低成本实现雷达应用。

在一个或多个实施例中，雷达系统包括帧生成电路和帧处理电路。帧生成电路被配置为接收雷达信号。帧生成电路还被配置为将雷达信号转换为具有相机接口格式的至少一帧。帧处理电路被配置为经由相机接口接收至少一帧。帧处理电路还被配置为处理至少一帧。

在一个或多个实施例中，提供了一种便于雷达数据处理的方法。该方法包括接收雷达信号。该方法还包括将雷达信号转换为具有相机接口格式的至少一帧。该方法还包括在相机接口上发送至少一帧。该方法还包括处理经由相机接口接收的至少一帧。

本发明的范围由权利要求书限定，权利要求通过引用纳入本节。通过考虑以下对一个或多个实施例的详细描述，将向本领域技术人员提供对本发明实施例的更全面的理解，以及对其附加优点的实现。将参考首先将简要描述的附图。

附图说明

图1示出了根据本公开的一个或多个实施例的示例雷达系统的框图。

图2示出了根据本公开的一个或多个实施例的示例雷达系统的框图。

图3A-3C分别示出了根据本公开的一个或多个实施例的用于便于雷达数据处理的示例处理管路的一部分的框图。

图4示出了根据本公开的一个或多个实施例的与数字雷达数据的示例分组相关联的信号。

图5A-5D分别示出了根据本公开的一个或多个实施例的用于便于雷达数据处理的示例处理管路的一部分的框图。

图6和7分别示出了根据本公开的一个或多个实施例的示例雷达系统的框图。

图8示出了根据本公开的一个或多个实施例的用于便于雷达数据处理的示例处理的流程图。

图9示出了根据本公开的一个或多个实施例的示例雷达系统的框图。

通过参考下面的详细描述，可以最好地理解本公开的实施例及其优点。应当理解，相同的附图标记用于指示在一个或多个附图中所示例的相同的元件。

具体实施方式

下面阐述的详细说明旨在描述主题技术的各种配置，而不是旨在表示可以实践主题技术的唯一配置。附图被并入本文并且构成详细说明的一部分。详细说明包括具体细节，以提供对主题技术的透彻理解。然而，本领域技术人员将清楚且显而易见的是，主题技术不限于本文所述的具体细节，并且可以使用一个或多个实施例来实践。在一个或多个实例中，结构和组件以框图形式显示，以避免混淆主题技术的概念。本主题公开内容的一个或多个实施例由一个或多个附图说明和/或描述，并在权利要求中阐述。

为方便雷达数据处理提供了各种技术。在一些实施例中，雷达数据(例如，返回雷达信号)被转换成具有适合被提供给相机接口(CIF)(例如，也被称为CIF接口)的格式的帧。这种帧可以称为CIF帧，并且具有可以提供给图像处理管路的相机格式，例如由视觉处理单元(VPU)提供的那些格式。例如，VPU可以具有用于从相机接收数据的直接接口(例如，具有相机格式的帧)。因此，在某些方面，雷达数据被调整为看起来像来自相机的数据。在各种实施例中，使用模数转换器将雷达信号转换为数字雷达信号，然后将该数字雷达信号转换为一个或多个CIF帧。在这方面，由模数转换器输出的数字雷达信号适于与VPU或其他所需处理器的视频输入端口兼容。在一个实施例中，雷达数据可以基于调频连续波(FMCW)波形。

在一些实施例中，将数字雷达数据转换成相机帧可以利用多矢量处理器(例如，多核矢量处理器)的高处理能力、灵活性以及低成本，例如采用非限制性示例的VPU，将数字雷达数据当作照相机图像数据进行处理。就这一点而言，相机格式可以是与所需处理器架构兼容的格式。没有这样的雷达数据转换，雷达数据就没有适合由所需处理器架构处理的格式。使用各种实施例，可以使用单个设备(例如，单个多核矢量处理器)来实现由雷达信号处理区块形成的整个信号链。在某些情况下，可以使用低成本的片上系统单设备中央处理器(CPU)和软件架构以低成本实现雷达应用。

在一个实施例中，每个CIF帧可以使用VPU或其他所需的处理器来处理。每个处理指令可导致与CIF帧相关联的多个像素被处理。在一个方案中，每个CIF帧可以包括多行数据。每行可包括与至少一个接收器天线元件相关联的数据。例如，假设CIF帧至少有12行数据，并且一次处理4行数据。在迭代中，CIF帧的第0-3行可由第一区块(例如，加窗)执行，以获取与处理第0-3行(称为处理过的第0-3行)相关联的数据。在下一迭代中，CIF帧的第4-7行可由第一区块执行，以获取与处理第4-7行(称为处理过的第4-7行)相关联的数据，同时(例如，实质上同时)处理过的第0-3行由第二区块处理(例如，快速傅里叶变换)，以获取与处理该处理过的第0-3行(称为进一步处理过的第0-3行)相关的数据。在又一个迭代中，CIF帧的第8-11行可由第一区块执行，以获取与处理第8-11行相关联的数据，同时(例如，基本上同时)处理过的第4-7行由第二区块进一步处理，进一步处理过的第0-3行由第三区块进一步处理(例如，波束成形)。随后的迭代可以以类似的方式执行。这种多矢量处理提供了一个管路，允许并行和交错处理这些像素中的多个像素，其中处理区块的输出被提供为下一个处理区块的输入。在每个区块中执行的操作在特定的时间帧内执行，以允许在每个区块中进行并行处理和串行处理，其中来自一个区块的输出被提供给下一个区块进行处理。在某些情况下，可以适当地给每个区块和每组像素(例如，处理过的像素和/或要处理的像素)分配存储器，以便于高效的并行和串行处理。虽然上文提供了一个例子，其中CIF帧具有至少有12行，并且CIF帧的4行被一次处理，但是CIF帧可以少于12行，并且/或者一次可以处理多于或少于CIF帧的4行。

可以利用适当的线路同步信号(例如，垂直同步、水平同步)和时钟信号(例如，像素时钟)来便于这种操作。对于每个新的CIF帧，可以断言垂直同步(VSYNC)信号(例如，在逻辑高位)。对于每一行数字雷达数据，可以断言水平同步(HSYNC)信号。可以为每个像素断言像素时钟(PCLK)信号(例如，由数字雷达数据的n位的样本构成)。在某些情况下，内部数据计数器根据与CIF帧、行和像素相关联的计数(例如，每帧行数、每行像素数)来控制VSYNC行和HSYNC行的断言和解除断言。

本文公开的技术提供了电子架构，允许高效、可扩展、灵活且经济高效的架构用于处理已转换为CIF帧的雷达数据。在一些实施例中，雷达处理区块可以包括一个或多个矢量处理器，其中每个矢量处理器被配置为并行地在CIF帧的多个像素上操作，以有效地实现像素级并行。在这方面，根据各种实施例，矢量处理器可以并行地对多个数据元素(例如，多个像素的矢量)执行单指令多数据(SIMD)操作，其中每个数据元素可以是像素。矢量处理器的矢量指令可以指定对多个数据元素(例如，多个像素)独立地重复相同的操作。换句话说，矢量处理器的矢量指令可以指定对整个矢量(例如，多个数据元素的集合)的操作，而不是对单个数据元素的操作。因此，通过执行矢量指令执行的操作通常被称为“矢量操作”，而对单个数据元素的操作被称为“标量操作”。在某些情况下，矢量处理器可以包括多个矢量寄存器，以临时存储由矢量处理器操作或产生的多个像素。在某些情况下，每个矢量处理器可以通信地耦合到本地存储器，该本地存储器提供对包含在CIF帧中的数字雷达数据的一部分的高带宽、低延迟的访问，以便矢量处理器操作。通用处理器可用于管理进出本地存储器和其他系统功能的数据流。在发明名称为“红外相机电子器件的矢量处理架构(VECTORPROCESSING ARCHITECTURES FOR INFRARED CAMERA ELECTRONICS)”的美国专利No.10,070,074中提供了用于对图像数据执行矢量处理的示例架构，该专利通过整体引用并入本文中。在一些实施例中，包含数字雷达数据的CIF帧的处理利用了在美国专利No.10,070,074中描述的矢量处理系统和方法。

图1示出了根据本发明一个或多个实施例的雷达系统100的框图，该雷达系统100包括射频(RF)板105和处理板110。在各种实施例中，雷达系统100可被配置用于船舶、飞机、车辆、固定位置或其他环境，并且可用于各种应用，例如休闲导航、商业导航、军事导航、其他类型的导航或其他应用。在一个实施例中，雷达系统100可以实现为可由用户方便地安装的相对紧凑的便携式单元。

雷达系统100可以通过一个或多个放大器、调制器(例如，下变频器、上变频器)、相位调节器、波束成形组件、数模转换器(DAC)、数模转换器(ADC)、各种接口、发射天线、接收天线、传感器和/或其他模拟和/或数字组件来实现。

在一些实施例中，RF板105包括天线元件(例如，也被简单地称为天线)、ADC、模拟电路和/或适合于便于雷达操作的其他组件。在发射侧，RF板105可以包括发射(TX)天线元件和适当的电路，以生成雷达信号并将该雷达信号提供给TX天线元件，使得这些雷达信号可以由TX天线元件发射。该电路可包括波形发生器，其产生各种波形以用作雷达信号。这种波形可以包括各种长度的脉冲(例如，不同的脉冲宽度)、FMCW信号和/或适合于雷达应用的其他波形。FMCW信号是线性变频信号，也称为调频信号。FMCW信号可以被实现为例如上升、下降或上升/下降频率扫描(例如，向上线性调频、向下线性调频或向上/向下线性调频)。在某些情况下，波形可以是波束成形的波形。在一个方案中，波形发生器可以使用诸如压控振荡器(VCO)、斜坡发生器和/或本地振荡器(LO)等组件来实现。该电路可包括一个或多个功率放大器，其从波形发生器接收雷达信号并驱动TX天线元件上的雷达信号。在某些情况下，雷达信号的特性可以至少部分地基于RF板105从处理板110接收的控制信号。

在接收侧，RF板105可以包括接收(RX)天线元件和用于处理由RX天线元件接收的雷达信号的电路。RX天线元件可以接收由发射的雷达信号的目标/物体反射的雷达信号。这些接收到的雷达信号可以称为返回信号。RF板105可以包括处理这些返回信号的适当电路。该电路可以包括一个或多个用于放大接收到的雷达信号的低噪声放大器(LNA)。该电路可包括解调器以接收雷达信号(例如，来自LNA的信号)并将雷达信号转换为基带。在某些情况下，解调器可基于所接收的雷达信号生成同相(I)信号和正交(Q)信号。电路可以包括应用于雷达信号(例如，基带雷达信号)的滤波器(例如，低通滤波器)。该电路可以包括ADC电路，用于将雷达信号(例如，滤波后的雷达信号)转换为将滤波雷达信号(模拟信号)转换为数字雷达信号。数字雷达信号被提供给处理板110以用于进一步处理，以便于雷达应用(例如，目标检测应用)。

处理板110可以包括适当的电路，以从RF板105接收数字雷达信号并处理数字雷达信号。该电路可以包括基于数字雷达信号生成检测数据的处理电路。在一种情况下，检测数据可用于生成图像、警报和/或可提供给用户以增强态势感知的其他信息。为了生成检测数据，处理电路可以执行适当的数据组织和数据格式转换、加窗和/或其他滤波以及数据转换(例如，傅里叶变换)。处理板110可以包括其他组件。作为非限制性示例，处理板110可以包括全球定位系统(GPS)、惯性测量单元(IMU)、电源和/或输入/输出(I/O)接口。处理板110可以包括一个或多个用于与外部设备通信的接口，例如经由以太网接口和/或通用串行总线(USB)接口。处理板110可以包括一个或多个用于接收功率或提供功率的接口。其他接口可包括主要用于开发和制造的接口，例如通用异步接收器/发射器(UART)接口和联合测试动作组(JTAG)接口(例如，IEEE 1149.1标准测试访问端口和边界扫描架构)。

在一些实施例中，处理板110可以包括将数字雷达数据转换成具有适合于被提供给CIF接口的格式的帧的电路。这种帧可以称为CIF帧，并且具有可以提供给图像处理管路的相机格式，例如由VPU提供的那些。例如，VPU可以具有用于从相机接收数据(例如，具有相机格式的帧)的直接接口。在一些实施例中，将数字雷达数据转换为相机帧允许利用VPU(例如，低成本VPU)来处理数字雷达数据。在这方面，相机格式可以是与所需的VPU或其他所需的处理器兼容的格式。如果没有这种转换，数字雷达数据就没有适合于由VPU或其他所需处理器处理的格式。

传感器信号、控制信号和其他信号可以使用各种有线和/或无线通信技术在雷达系统100的元件之间进行通信，例如，包括电压信号、以太网、WiFi、蓝牙、Zigbee、Xbee、微网或其他中短程有线和/或无线网络协议和/或实施方式。在这些实施例中，雷达系统100的每个组件可以包括支持有线、无线和/或有线和无线通信技术的组合的一个或多个模块。

图2示出了根据本公开的一个或多个实施例的雷达系统200的框图。雷达系统200包括RF电路205、ADC电路210、现场可编程门阵列(FPGA)215和VPU 220。RF电路205可以包括用于容纳通常与雷达应用相关联的高频的电路。RF电路205可用于发送模拟雷达信号(例如，FMCW波形)和接收模拟返回信号。ADC电路210可以对返回信号执行模数转换以生成数字雷达信号。在某些情况下，可以处理接收到的模拟返回信号(例如，由LNA放大和/或解调到基带)，然后将其提供给ADC电路210以转换为数字雷达数据。FPGA 215可以从ADC电路210接收数字雷达数据，并将数字雷达数据转换为相机格式。转换后的雷达数据可以提供到相机接口上。VPU 220可以从相机接口获取数据、处理数据，并提供这种处理的结果。结果可以通过客户接口提供，用于存储、显示和/或进一步处理。在一个实施例中，RF电路205和ADC电路210可以实现图1的RF板105，和/或FPGA 215和VPU 220可以实现图1的处理板110。

图3A-3C分别示出了根据本公开的一个或多个实施例的用于便于雷达数据处理的示例处理管路的部分305、310和315的框图。然而，并非所有描绘的组件都是必需的，并且一个或多个实施例可以包括图中未示出的附加组件。在不脱离本文所述权利要求的精神或范围的情况下，可以对组件的布置和类型进行变更。可以提供附加组件、不同组件和/或更少组件。在一个实施例中，图3A-3C所示的处理系统可以是、可以包括图1的处理板110，或也可以是其一部分。处理管路可以从图1的RF板105接收模拟雷达信号。为了便于说明，处理管路处理由四个天线元件接收的雷达信号。在其他情况下，处理管路可以处理由少于或多于四个天线元件接收的雷达信号。

首先转到图3A，在区块320，处理系统的ADC电路接收模拟雷达信号并生成数字雷达信号(例如，模拟雷达信号的数字表示)。在一些方面，模拟雷达信号可以基于响应于发射的FMCW波形而接收的返回信号。在某些情况下，返回信号可以转换为I和Q信号(例如，在RF板105处)。在一种情况下，这些I和Q信号可被提供给ADC电路以转换为数字信号。在另一种情况下，ADC电路可以基于ADC电路接收到的返回信号来生成这些I和Q信号。ADC电路可以接收模拟雷达信号，产生数字化的I、Q信号对。在某些情况下，模拟雷达信号可以基于发射信号和返回信号的混合。这种混合可用于获取发射信号和接收信号之间的频率差。在某些情况下，可以过滤混合的结果(例如，低通过滤)。

在一种情况下，ADC电路可以接收四个天线元件中的每一个的I和Q信号(例如，每个天线元件与一个I和Q信号对相关联)。为了便于处理四对I和Q信号，ADC电路可以是包括8个ADC的八进制ADC电路。这8个ADC中的每一个可以转换4个天线元件之一的I信号或Q信号。ADC电路可用于容纳8个信道(例如，与8个ADC中的每一个相关联的一个信道)，其中每个信道与天线元件之一相关的I信号或Q信号相关联。在一个方面中，ADC电路可基于模拟雷达信号生成4个I和Q信号对(例如，8个ADC信道中的每一个信道的一个信号)。例如，四个天线元件可以被识别为第零、第一、第二和第三天线元件。在第零ADC信道上，ADC电路可以为第零天线元件生成I信号，其中I_0,0、I_0,1、I_0,q-2和I_0,q-1如图3A中所示。在第一ADC信道上，ADC电路可以为第零天线元件生成Q信号，其中Q_0,0、Q_0,1、Q_0,q-2和Q_0,q-1如图3A中所示。在第三ADC信道上，ADC电路可以为第一天线元件生成I信号，其中I_1,0和I_1,1如图3A中所示。在第四ADC信道上，ADC电路可以为第一天线元件生成Q信号，其中Q_1,0和Q_1,1如图3A中所示。需要注意的是，将天线元件识别为第零、第一、第二和第三，并且将信道识别为第零、第一、第二、……、第八是任意的，并且为了便于参考而使用这些天线元件和信道。这四个I和Q信号对可以被称为数字雷达数据，并且可以被提供为ADC电路的输出。I_0,0、I_0,1、I_0,q-2、I_0,q-1、Q_0,0、Q_0,1、Q_0,q-2、Q_0,q-1等中的每一个被称为像素。因此，每个ADC信道与q像素相关联。FMCW波形的特征可以是采集周期(例如，通过与ADC信道相关联的I和/或Q样本的数量除以与该信道相关联的每秒样本的数量来获取)、每次扫描的斜坡数和每秒的扫描次数(例如，共同提供每秒的斜坡数)、以及斜坡到斜坡的周期(例如，表示为T_r-to-r并提供每个斜坡的时间量，或者等效地，提供每秒斜坡数的倒数)。每个样本都可以是有符号的值。

在区块325，FPGA从ADC电路接收数字雷达数据，并将数字雷达数据转换为具有适于提供给CIF接口的格式的数据结构。这种数据结构可以称为CIF帧(或简单的帧)，并且具有可以提供给图像处理管路的相机格式，例如由VPU提供的那些。例如，VPU可以具有用于从相机接收数据的直接接口(例如，具有相机格式的帧)。在一个方案中，FPGA可被称为帧生成电路(例如，相机帧生成电路)或数据转换器，其中该帧生成电路被配置为基于数字雷达数据生成CIF帧。在这方面，尽管在图3A中使用FPGA来实现数据转换器，但是可以使用其他类型的处理器来实现FPGA。在一个实施例中，帧处理电路(例如，相机帧处理电路)可用于执行区块330、335、340、345、350、355、360、365和/或370。帧处理电路可以是VPU。在一个方案中，每个ADC信道的输入样本集是m个样本(例如，与一个采集周期相关联)，I和Q信道可以独立采样，样本集之间的暂停可以具有由采集周期和斜坡到斜坡周期之间的差提供的持续时间，和/或四个信道在一个斜坡到斜坡周期内传输。

在一个实施例中，当数字雷达数据进入FPGA时，数字雷达数据被分组成CIF帧，并通过VSYNC行、HSYNC行、数据行和PCLK行提供(例如，重新输出)与对应的同步/时钟信号到CIF接口。在一个实施例中，为每个新的CIF帧断言VSYNC信号。为每行数字雷达数据断言HSYNC信号(例如，2q像素，其中q是每个ADC信道的像素数)。对每个像素断言PCLK信号(例如，由n位样本形成)。在某些情况下，内部数据计数器根据与CIF帧、行和像素相关联的计数(例如，每帧行数、每行像素数)来控制VSYNC行和HSYNC行的断言和解除断言。

通过FPGA对数字雷达数据的分组可以按如下方式进行。每个CIF帧有p行(例如，每个天线元件一行)。每一行有2q像素，每一行的I和Q样本交替。例如，在图3A中，第零行可以与第零天线元件相关联。第零行可以包括像素I_0,0、Q_0,0、I_0,1、Q_0,1、……、I_0,q-2、Q_0,q-2、I_0,q-1和Q_0,q-1。第一、第二和第三行可以分别包括第一、第二和第三天线元件的2q像素。需要注意的是，可以利用其他方式将数字雷达数据分组以获取所需的数据结构(例如，具有适合所需VPU的相机格式的数据结构)。图4描述了另一个分组示例。

在某些方案中，FPGA可以在四行上提供同步信号和数据。每行可以与一个天线元件相关联。每行可以包括来自一个天线元件的用于一个斜坡的样本(例如，一个频率扫描)。这四行可以构成一个数据CIF帧。如图3A所示，在提供天线元件的数据之前提供VSYNC信号。对于给定的天线元件，其I和Q样本可以在一行上交替。在一种情况下，来自每个ADC的样本可以共同位于一行上，并且相机接口(CIS)驱动器用于重组行数据。

在区块330，由FIR滤波器对从FPGA接收的CIF帧执行滤波。在一个例子中，FIR滤波器可以在斜坡到斜坡周期内完成四行的处理。FIR滤波器可以对低通滤波器进行抽取，并对CIF帧进行向下采样。在一个例子中，FIR滤波器可以进行4次向下采样，使得每行的r千字节数据变为每行的r/4千字节数据。FIR滤波器可以分别对I和Q信号进行低通滤波。FIR滤波器可以生成输出X(t)＝滤波的{I(t)}+滤波器{jQ(t)}。出于计算目的，在某些情况下，FIR滤波器可以将从FPGA接收的样本转换为浮点数。如前所述，每行可以包括来自一个天线元件的用于一次频率扫描的样本。抽取后，每行有q/4个样本。这些样本中的每一个可被视为帧的像素。I和Q样本可以组合成复数样本。在一种情况下，样本可以包括实浮点数和虚浮点数。

在区块335，窗口函数被应用于来自FIR滤波器的样本。窗口可以是q/4样本窗口。窗口可以准备用于快速傅里叶变换(FFT)的信号集。为了应用窗口，可以对每个具有预定系数(例如，预定权重)的样本执行矢量乘法。在应用该窗口时，获取每个天线元件的每行q/4个样本。在某些情况下，样本是复数。

现在转到图3B，在区块340，对每一行的数据应用FFT。由于源信号的恒定频率调制，FFT给出了目标的范围。在这方面，对于给定的频率，可以确定延迟。因此，该FFT可被称为距离FFT(RFFT)。在雷达数据立方体中，慢时间轴提供斜坡数量(例如，A个斜坡)，快时间轴为给定脉冲提供距离点的数量并表示距离延迟(例如，本例中的q/4频率点)，空间轴提供天线元件的数量(例如，本例中的4个)。在某些情况下，FFT可以是组装级优化的。可以对每一行的数据执行FFT。在一个例子中，可以在斜坡到斜坡期间的四分之一周期内执行一行的完整FFT。雷达数据立方体的一部分375表示帧。为了清晰地描绘帧，部分375显示为与雷达数据立方体略微分离。下一帧在部分375的右侧。相邻的帧之间间隔着斜坡到斜坡周期。在这种情况下，一个帧是由1个斜率乘q/4个频率点乘以4个天线元件形成的。每行宽q/4像素。雷达数据立方体的每个区块都是一个像素。在某些情况下，像素可以包括复数。作为输出，距离FFT为每行提供q/4距离单元。距离单元可以是复数。

在区块345，对在区块340执行的FFT的结果执行波束成形。为了执行波束成形，可以为每个距离单元计算来自4个天线元件的4个波束。对每个频率点执行波束成形操作。在一个例子中，q/4矩阵乘法可以在斜坡到斜坡周期的时间量T_r-to-r中执行。在这方面，对于给定的斜坡和频率点，4×4波束形成矩阵(表示为BF)可以与由雷达数据立方体的一列构成的4×1矩阵相乘。这在图3B中用B＝BF×E^T表示，其中BF是波束成形矩阵，E^T是由距离FFT结果形成的雷达数据立方体的具有尺寸4×1(例如，元素数量的尺寸×1或等效地，单个列)的转置，B是具有尺寸4×1(例如，波束数×1的尺寸)的矢量，由波束数据形成，随后重新排序并用于多普勒FFT。雷达数据立方体的单列380提供了E^T的示例。在执行波束成形时，波束成形矩阵乘以每帧的每列。波束成形的结果是新的帧，其中每一行现在是一个波束，如图3B中右侧生成的雷达数据立方体所示。对于每个q/4距离单元，获取1×4复数矩阵(例如，每个距离单元4个波束数据)。

在区块350，执行数据重组。对于每个距离单元和每个波束，波束成形的结果可以在A×1复矢量中重新排序。数据重组的输出可以包括q/4距离单元的A×1复数矢量，每个距离单元有4个波束(例如，A×1矢量的q值)。在这方面，重组提供每行乘q/4行的四帧A像素。一帧包含来自一个波束的数据，行是来自每个斜坡的相同距离单元的数据，以及像素是来自不同斜坡的数据。下一个区块对A个连续帧的相同像素进行操作。这种重组可以便于数据重组的下游的有效处理。一帧包含来自一个波束的数据，行是来自每个斜坡的相同距离单元的数据，以及像素是来自不同斜坡的数据。

现在转到图3C，在区块355，窗口应用于来自区块350的输出。窗口可以是A样本窗口。在一个方案中，还存储来自区块350的输出。例如，可以存储与一定数量的斜坡相关联的结果。在某些情况下，可以存储与单次扫描的斜坡相关联的结果。在某些情况下，来自区块350的输出可以被双缓冲。

在区块360，执行FFT。每个点的FFT在几个斜坡上给出特定频率的变化，从而通过多普勒效应提供相对运动。该FFT可用于确定与目标相关的速度。因此，在区块360处执行的FFT可被称为多普勒FFT(DFFT)。多普勒FFT的输出可以是q/4距离单元的A×1复矢量，每个距离单元有4个波束(例如，q个A×1矢量)。在某些情况下，FFT可以是组装级优化的。

在区块365，执行对数(log)缩减。为了执行对数缩减，可以以便于在整个可检测目标范围内进行相对幅度比较的方式，以足够的精度提取和存储多普勒FFT结果的幅度。对数缩减可以基于20log₁₀(re²+im²)生成结果，其中re表示多普勒FFT结果的实部，im表示该多普勒FFT结果的虚部。在某些情况下，对数缩减的输出存储在存储器中，例如动态随机访问存储器(DRAM)。

在区块370，执行精简指令集计算机(RISC)数据处理。RISC数据处理可以包括执行检测操作以生成检测段。检测操作可以包括恒虚警率(CFAR)方案和/或杂波图(CMAP)方案。CMAP也可以称为背景映射。RISC数据处理可包括执行检测后处理以重新组合段和生成接触，执行跟踪算法(例如，卡尔曼Kalman滤波)以生成目标，以及以适当格式向主机或其他连接的系统发送接触数据。主机或系统可经由诸如UART接口、JTAG接口和/或以太网接口的接口(例如，也称为客户接口)连接到处理电路。在一个实施例中，一旦确定了段，段可以由检测处理模块分组以生成联系方式。***可以关联从扫描到扫描的联系方式来启动、筛选和管理跟踪。

图4示出了根据本公开的一个或多个实施例的与数字雷达数据的示例分组相关联的信号。在图4中，可以如下执行由FPGA对数字雷达数据的分组。ADC电路为每个天线元件采样每个频率斜坡k次。四个天线元件，每个频率斜坡采样4k次。FPGA将每一组n/2位的I信号和n/2位的Q信号分成n位样本。每个n位样本构成CIF帧的像素。FPGA将4k个样本(例如，每个n位的4k个像素)分组成一行CIF帧。CIF帧的每一行(例如，表示为数据(DATA))可以如下所示：[S₀，C₀][S₀，C₁][S₀，C₂][S₀，C₃][S₁，C₀][S₁，C₁]…[S_q/2-1，C₂][S_q/2-1，C₃]。因此，每行有4k像素。符号[S_x，C_y]表示第y个信道(例如，第y个天线元件)的第x个样本(例如，每个样本是n位)。例如，[S₀，C₀]可以包括I_0,0，I_0,1，…，I_0，n/2-1，Q_0,0，Q_0,1…Q_0,n/2-1和[S₁，C₂]可以包括I_2,8，I_2,9，…，I_2,n-1，Q_2,8，Q_2,9…，和Q_2,n-1。在这方面，像素是来自在每行上交错的四个天线元件的样本。CIF帧具有与A个斜坡相关的数据。当CIF帧的每一行包括与一个斜坡相关联的数据时，在两个VSYNC脉冲(例如，每个VSYNC脉冲与一个CIF帧相关联)之间存在A个HSYNC脉冲(例如，与A个斜坡相关联并在图4中部分使用椭圆表示)。在某些情况下，每次扫描包含A个斜坡，每秒可以执行B次扫描。因此，在本实施例中，CIF帧可以被视为具有A行乘k列的尺寸的帧(例如，每行具有k个样本的A行)。

为每个新的CIF帧断言VSYNC信号(例如，在逻辑高位)。为每行数字雷达数据(例如，k个像素)断言HSYNC信号。对每个像素断言PCLK信号(例如，由n位的样本构成)。在某些情况下，内部数据计数器根据与CIF帧、行和像素相关联的计数(例如，每帧行数、每行像素数)来控制VSYNC行和HSYNC行的断言和解除断言。

在一些实施例中，图4中提供的分组可与图3A-3C中提供的各种处理区块一起使用。在一个方案中，区块330、335、340、345、350、355、360、365和/或370中的每一个的处理可以一次在帧的四行上执行。在图4中，每个帧具有A行。这种多矢量处理提供了一个管路，允许并行和交错处理这些像素的多个像素。在这方面，在迭代中，区块330可以执行CIF帧的第0-3行以获取与处理第0-3行相关联的数据(称为处理过的第0-3行)。在下一次迭代中，CIF帧的第4-7行可由区块330执行，以获取与处理第4-7行(称为处理过的第4-7行)相关联的数据，同时(例如，基本上同时)由区块335进一步处理处理过的第0-3行，以获取与处理过的第0-3行相关联的数据(称为进一步处理过的第0-3行)。在又一次迭代中，CIF帧的第8-11行可由区块330执行以获取与处理第8-11行相关联的数据，该处理行同时与(例如，基本上同时与)由区块335进一步处理过的第4-7行和由区块340再进一步处理已进一步处理过的第0-3行一起进行。在每个区块中执行的操作是在特定的时间帧内执行的，以便当从一个区块输出到下一个区块进行处理时，允许在每个区块中进行并行处理和串行处理。在某些情况下，可以适当地分配存储器以便于高效的并行和串行处理。需要注意的是，图3A-3C中所示的示例处理时间，便于多个像素的并行处理和对这些像素进行交错处理，其中处理区块的输出被提供为下一处理区块的输入。

图5A-5D分别示出根据本公开的一个或多个实施例的用于便于雷达数据处理的示例处理管路的部分505、510、515和520的框图。然而，并非所有描绘的组件都是必需的，并且一个或多个实施例可以包括图中未示出的附加组件。可在不脱离本文所述权利要求的精神或范围的情况下对组件的布置和类型进行变更。可以提供附加组件、不同组件和/或更少组件。图3A-3C的描述大体上适用于图5A-5D，以及示例了图3A-3C和图5A-5D之间的区别以及其他说明。在一个实施例中，图5A-5D所示的处理系统可以是、可以包括图1的处理板110、或可以是其一部分。处理系统可以从图1的RF板105接收模拟雷达信号。为了便于说明，处理系统处理由四个天线元件接收的雷达信号。在其他情况下，处理系统可以处理由少于或多于四个天线元件接收的雷达信号。

首先转到图5A，在区块525，处理系统的ADC电路接收模拟雷达信号并生成数字雷达信号。在一些方面，模拟雷达信号可以基于响应于发射的FMCW波形而接收的返回信号。在某些情况下，返回信号可以转换为I和Q信号，并且这些I和Q信号被提供给ADC电路以转换为数字信号。ADC电路可以是包括四个ADC的四路ADC电路。每个ADC与一个信道相关联，并且每个信道与四个天线元件中的一个相关联。ADC电路可以包括抽取和在线滤波。对于四个天线元件中的每一个，ADC电路420提供由I信号的n位样本组成的自由运行输出。

在区块530，FPGA从ADC电路接收数字雷达数据，并将数字雷达数据转换为CIF帧，CIF帧可以提供给图像处理管路，例如VPU提供的那些。转换可能涉及将有效样本重新排序为CIF帧。在这方面，尽管在图5A中使用FPGA来实现数据转换器，但是可以使用其他类型的处理器来实现FPGA。在一个实施例中，帧处理电路(例如，相机帧处理电路)可用于执行区块535、540、545、550、555、560、565、570、580、585、590和/或595。帧处理电路可以是VPU。在一个实施例中，当数字雷达数据进入FPGA时，数字雷达数据被分组成CIF帧，并通过VSYNC行、HSYNC行、数据行和PCLK行提供(例如，重新输出)与对应的同步/时钟信号到CIF接口。在一个实施例中，为每个新的CIF帧断言VSYNC信号。每行数字雷达数据都有一个HSYNC信号。为每个像素断言PCLK信号。在某些情况下，内部数据计数器根据与CIF帧、行和像素相关联的计数(例如，每帧行数、每行像素数)来控制VSYNC行和HSYNC行的断言和解除断言。CIF帧的一行(表示为数据(DATA))可以包括ADC_0,0、ADC_1,0、ADC_2,0、ADC_3,0等，使得来自四个天线元件中的每一个的样本在每一行上交错。

在区块535，执行数据格式转换。在某些情况下，区块430的输入被转换成特定大小的浮点数，例如32浮点(float 32)。输出的格式可以是X(t)＝filtered{I(t)}+filter{jQ(t)}。一行包括来自一个天线元件的用于一次频率扫描的样本。I信号和Q信号可以组合在复数样本中。在这个架构中，Q可能为零。样本可以包括实浮点数和虚浮点数。

在区块540，对区块430的样本应用窗口。窗口可以为FFT准备信号集。为了应用窗口，可以对每个具有预定系数(例如，预定权重)的样本执行矢量乘法。

现在转到图5B，在区块545，对每行的数据应用距离FFT。在某些情况下，当虚部为0时，可以复制FFT结果，这样就可以丢弃一半。在区块550，对在区块545执行的FFT的结果执行波束成形。为了执行波束成形，可以为每个距离单元计算来自四个天线元件的四个波束。对每个频率点执行波束成形操作。在一个例子中，可以在斜坡到斜坡周期T_r-to-r内执行一定数量的矩阵乘法。在这方面，4×4波束成形矩阵(表示为BF)可以与由给定斜坡和频率点的雷达数据立方体的列形成的4×1矩阵相乘。对于每个距离单元，获取到1×4的复数矩阵(例如，每个距离单元4个波束数据)。在区块555，执行数据重组。波束成形的结果可以在每个距离单元和每个波束的复矢量中重新排序。

现在转到图5C，在区块560，窗口被应用于区块555的输出。在一个方案中，还存储来自区块555的输出。例如，可以存储与斜坡相关联的结果。在某些情况下，来自区块555的输出可以被双缓冲。在区块565，执行多普勒FFT。多普勒FFT的输出可以是4个波束的距离单元的复矢量。在区块570，执行对数缩减。在某些情况下，对数缩减的输出存储在存储器中，例如DRAM。3D数据可以包括波束ID、方位角、距离和/或速度/多普勒指数。

现在转到图5D，在区块575，执行检测操作以生成检测段。区块575包括区块580、585和590。关于图3C描述的检测操作的各个方面(例如，CMAP、CFAR)也适用于图5D的区块575、580、585和590。在区块580，至少基于来自区块570的对数缩减的输出来执行CMAP。在区块585，至少基于区块580的输出来执行CFAR。在区块590，执行阈值/段形成。阈值/段形成可产生PPI和段。阈值/分段形成可包括多普勒单元的分组。阈值/段形成可以基于来自区块570、区块580、区块585和***阈值输入的输出。

在区块595，执行RISC数据处理。RISC数据处理可包括执行检测后处理以重新组合段和生成联系方式，执行跟踪算法(例如，卡尔曼Kalman滤波)以生成目标，以及以适当格式向主机或其他连接的系统发送联系方式数据。主机或系统可经由诸如UART接口、JTAG接口、以太网接口的接口(例如，也称为客户接口)连接到处理电路。

图6示出了根据本发明公开一个或多个实施例的雷达系统600的框图，该雷达系统600包括RF板605和处理板610。然而，并非所有描绘的组件都是必需的，并且一个或多个实施例可以包括图中未示出的附加组件。可在不脱离本文所述权利要求的精神或范围的情况下对组件的布置和类型进行变更。可以提供附加组件、不同组件和/或更少组件。在一个实施例中，雷达系统600可以是、可以包括图1的雷达系统100、或可以是其一部分。在这方面，RF板605可以是、可以包括图1的RF板105、可以是其一部分，和/或处理板610可以是、可以包括图1的处理板610，可以是其一部分。

RF板605主要包括便于雷达操作的模拟组件。在发射侧，RF板605包括TX天线元件(例如，图6中的两个，其中一个标记为615)和适当的电路，以生成雷达信号并将该雷达信号提供给TX天线元件，使得这些雷达信号可以由TX天线元件发射。该电路包括波形发生器，其产生各种波形以用作雷达信号。这种波形可以包括各种长度的脉冲(例如，不同的脉冲宽度)、FMCW信号和/或适合于雷达应用的其他波形。FMCW信号可以被实现，例如，作为上升、下降或上升/下降频率扫描(例如，向上线性调频、向下线性调频或向上/向下线性调频)。在某些情况下，波形可以是波束成形的波形。在图6中，波形发生器可以使用VCO 620、斜坡发生器625和振荡器630来实现。VCO 620可以向斜坡发生器625提供抽取的输出频率。斜坡生成器625可以生成斜坡信号和输出斜坡触发器。斜坡生成器可以向VCO 620提供VCO控制。振荡器630可以是低相位噪声振荡器(例如，38.4MHz低相位噪声振荡器)。振荡器630可将其输出提供给VCO 620、斜坡发生器625和ADC电路655。该电路可包括一个或多个功率放大器(例如，功率放大器635)，其从波形发生器接收雷达信号并驱动TX天线元件上的雷达信号。在某些情况下，雷达信号的特性可以至少部分地基于RF板605从处理板610接收的控制信号。

在接收侧，RF板605可以包括RX天线元件(例如，图6中的四个，其中一个被标记为640)和用于处理由RX天线元件接收的雷达信号的电路。RX天线元件可以接收由发射的雷达信号的目标/物体反射的雷达信号。这些接收到的雷达信号可以称为返回信号。RF板605可以包括处理这些返回信号的适当电路。该电路可以包括一个或多个LNA(例如，电路645的一部分)，用于放大接收到的雷达信号。该电路可包括解调器(例如，电路645的一部分)，以接收雷达信号并将雷达信号转换为基带。在某些情况下，解调器可以基于接收到的雷达信号生成I信号和Q信号。电路可以包括应用于雷达信号(例如，基带雷达信号)的滤波器(例如，低通滤波器)。在一个例子中，滤波电路650包括四个RC滤波器。该电路可包括ADC电路655，用于将雷达信号(例如，滤波后的雷达信号)转换为数字雷达信号，所述雷达信号要被转换为滤波雷达信号，其为模拟信号。在一个例子中，ADC电路655可以是四路ADC。ADC电路655可以包括模拟前端(AFE)。数字雷达信号被提供给处理板610以用于进一步处理，以便于雷达应用(例如，目标检测应用)。数字雷达信号可以通过八个并行信道以及其他适当的信号(例如时钟信号、数据就绪信号、故障信号和/或其他信号)提供。

处理板610包括从RF板605接收数字雷达信号和处理数字雷达信号的适当电路。处理板610包括FPGA 660和处理电路665。FPGA 660可以从ADC电路655接收数字雷达数据，并将数字雷达数据转换成相机格式。在这方面，FPGA 660可以提供从ADC输出到CIF的信号自适应。数字雷达数据的接口可以包括相机16位并行接口。在一个实施例中，FPGA 660可以分别执行图3A和5A的区块325和530。

处理电路665可以基于作为来自FPGA 660的CIF帧的一部分提供的数字雷达信号生成检测数据。处理电路665具有适于从FPGA 660接收数字雷达信号和同步信号(例如时钟信号、VSYNC信号、HSYNC信号)的接口。在一种情况下，检测数据可用于生成图像、警报和/或可提供给用户以增强态势感知的其他信息。为了生成检测数据，处理电路665可以执行适当的数据组织和数据格式转换、加窗和/或其他滤波以及数据转换(例如，傅里叶变换)。在图6中，处理电路665是Myriad^TM处理器，尽管可以使用其他处理器(例如，和/或其他VPU)来替代或补充Myriad^TM处理器。处理板610包括其他组件。处理板610可以包括或可以以其他方式耦合到GPS、IMU、电源和/或振荡器(例如，XTAL)。处理板110可以包括一个或多个用于接收功率、与外部设备通信和/或主要用于开发和制造的接口，例如UART接口、JTAG接口、以太网接口、USB接口、安全数字输入输出(SDIO)接口和/或其他接口。在一个实施例中，处理电路665可以执行图3A-3C中的区块330、335、340、345、350、355、360、365和/或370，和/或图5A-5D中的区块535、540、545、550、555、560、565、570、575、580、585、590和/或595。

图7示出了根据本发明公开的一个或多个实施例的雷达系统700的框图，该雷达系统700包括RF板705和处理板710。然而，并非所有描绘的组件都是必需的，并且一个或多个实施例可以包括图中未示出的附加组件。可在不脱离本文所述权利要求的精神或范围的情况下对组件的布置和类型进行变更。可以提供附加组件、不同组件和/或更少组件。在一个实施例中，雷达系统700可以是、可以包括图1的雷达系统100或可以是其一部分。在这方面，RF板705可以是、可以包括图1的RF板105、可以是其一部分，和/或处理板710可以是、可以包括图1的处理板710、可以是其一部分。图6的描述一般适用于图7，并举例说明图6与图7的区别以及本文提供的其他描述。

在雷达系统700中，ADC电路715被实现为处理板710的一部分。ADC电路715可以将从RF板705接收的模拟基带信号数字化。ADC电路715可以是八路ADC。在一些情况下，ADC电路715可以包括支持电路。ADC电路715可以具有用于向FPGA 720提供数字雷达信号的适当接口/管脚数。FPGA 720可以提供从ADC输出到CIF帧的信号自适应。在一个实施例中，FPGA720可以分别执行图3A和5A的区块325和530。处理电路725可以基于作为来自FPGA 720的CIF帧的一部分提供的数字雷达信号生成检测数据。处理电路725具有适于从FPGA 720接收数字雷达信号和同步信号(例如，时钟信号、VSYNC信号、HSYNC信号)的接口。在图7中，处理电路725是Myriad^TM处理器，尽管可以使用其他处理器(例如，和/或其他VPU)来替代或补充Myriad^TM处理器。在一个实施例中，处理电路665可以执行图3A-3C的区块330、335、340、345、350、355、360、365和/或370，和/或图5A-5D的区块535、540、545、550、555、560、565、570、575、580、585、590和/或595。在一个实施例中，FPGA 720可以是、可以包括图6的FPGA 660或可以是其一部分，和/或处理电路725可以是、可以包括图6的处理电路665或可以是其一部分。

图8示出了根据本发明公开的一个或多个实施例的用于便于雷达数据处理的示例过程800的流程图。为了便于说明，这里主要参考图2和3A-3C的部件来描述示例过程800。然而，示例过程800不限于图2和3A-3C的部件。在此将示例过程800的区块描述为以串行或线性方式(例如，一个接一个)发生。然而，示例过程800的多个区块可以并行发生。此外，不需要按照所示顺序执行示例处理800的区块和/或不需要执行示例处理800的一个或多个区块。

在区块805，帧生成电路(例如，FPGA 215)接收雷达信号。雷达信号可基于经由RX天线元件接收的返回信号。这些返回信号可以被处理(例如，转换为基带、滤波)，然后由ADC电路210数字化。在区块810，帧生成电路将雷达信号转换为具有相机接口格式的帧。这种帧可以称为CIF帧。在区块815，帧生成电路在相机接口上发送帧。在某些情况下，FGPA 215可以与同步和时钟信号(例如VSYNC、HSYNC、PCLK)一起发送帧。帧可以包括多行，其中每行具有多个像素。每行可以包括与多个RX天线元件中的至少一个相关联的数据。

在区块820，帧处理电路(例如，VPU 220)处理经由相机接口从帧生成电路接收的帧。在一个实施例中，区块820可以包括图3A-3C中的区块330、335、340、345、350、355、360、365和/或370。例如，在迭代中，区块330可以执行CIF帧的第0-3行，以获取与处理第0-3行(称为处理过的第0-3行)相关联的数据。在下一次迭代中，CIF帧的第4-7行可由区块330执行，以获取与处理第4-7行(称为处理过的第4-7行)相关联的数据，同时(例如，基本上同时)由区块335进一步处理处理过的第0-3行，以获取与处理已处理过的第0-3行相关联的数据(称为进一步处理过的第0-3行)。在又一次迭代中，CIF帧的第8-11行可由区块330执行以获取与处理第8-11行相关联的数据，该处理行同时与(例如，基本上同时与)由区块335进一步处理已处理过的第4-7行和由区块340再进一步处理已进一步处理过的第0-3行一起进行。在每个区块中执行的操作是在特定的时间帧内执行的，以便当从一个区块输出到下一个区块进行处理时，允许在每个区块中进行并行处理和串行处理。在某些情况下，可以适当地分配存储器以便于高效的并行和串行处理。需要注意的是，图3A-3C中所示的示例处理时间，便于这些像素的并行处理和对这些像素进行交错处理，其中处理区块的输出被提供为下一处理区块的输入。

图9示出了根据本发明公开的一个或多个实施例的雷达系统900的框图，该雷达系统900包括雷达单元905和基站910。在各种实施例中，雷达系统900可被配置用于船舶、飞机、车辆、固定位置或其他环境，并且可用于各种应用，例如休闲导航、商业导航、军事导航、其他类型的导航或其他应用。在一个方案中，雷达单元905可以被实现为可由用户方便地安装的相对紧凑的便携式单元。在一些实施例中，雷达系统900可以是、可以包括分别为图1、2、6和7中的任何一个雷达系统100、200、600和700或可以是上述雷达系统的一部分。

如下所述，雷达系统900可以实现为一个或多个电气和/或机械耦合控制器、发射机、接收机、收发器、信号处理逻辑器件、各种电气组件、各种形状和尺寸的天线元件、多信道天线/天线模块、雷达组件，装配支架、桅杆支架和/或各种执行器，适用于调整雷达系统900的任何组件的方向。例如，在各种实施例中，雷达系统900可根据各种雷达系统布置(例如，遥感系统布置)来实现，所述雷达系统布置可用于检测陆地表面或水体表面上的特征和物体。

在某些情况下，雷达系统900可被配置为发射一个、多个或一系列雷达波束(例如，遥感波束)，接收相应的雷达回波(例如，遥感回波)，并将雷达回波转换成雷达数据和/或图像(例如，遥感图像数据)，例如，一个或多个强度图和/或强度图的集合，其指示结构、天气现象、波、其他移动结构、表面边界和/或反射雷达系统900处的雷达波束的其他对象的相对位置、方向和/或其他特征。此外，此类数据可用于生成与自动识别系统(AIS)数据、自动雷达绘图辅助(ARPA)数据、微型ARPA(MARPA)数据和/或一个或多个其他目标跟踪和/或识别协议相对应的一个或多个图表。

雷达单元905可被实现以广播雷达信号945，并响应于其接收反射的返回信号950(例如，来自一个或多个目标/对象的反射)。雷达信号945和返回信号950可以是脉冲信号、FMCW信号和/或适合于雷达应用的其他类型的信号。在一些方面中，雷达单元905可以包括图1的RF板105、图2的RF电路205和ADC电路210、图6的RF板605、图7的RF板705和/或其部分和/或变体。

雷达单元905可以通过有线和/或无线信号(例如，由955共同表示)与基站910通信，以例如向基站910提供与返回信号950相对应的雷达数据。例如，有线信号可以通过以太网和/或其他有线通信技术来传递。无线信号可以根据各种无线技术来实现，这些无线技术包括例如Wi-Fi^TM、Bluetooth^TM或其他标准化的或专有的无线通信技术。

基站910可用于接收、处理和显示从雷达单元905接收的雷达数据。在一个实施例中，基站910可以安装在固定位置。在另一实施例中，基站910可以是便携式设备，例如个人电子设备(例如，手机、个人数字助理、笔记本电脑、相机或其他设备)。在一个实施例中，基站910可以作为控制单元来操作，以通过有线信号和/或无线信号955向雷达单元905提供控制信号，以控制雷达单元905的操作。在一个实施例中，基站910可以基于基站910从雷达单元905接收的雷达数据(例如，对应于返回信号950)生成CIF帧。

基站910包括通信接口915、处理器920、存储器925、机器可读介质930、显示器935和其他组件940。通信接口915可以通过一个或多个有线接口和/或一个或多个无线接口与雷达单元905通信。在一些情况下，通信接口915可便于经由芯片间和/或芯片内信号与雷达单元905的通信。处理器920可以被实现为任何适当的处理设备(例如微控制器、处理器、专用集成电路(ASIC)、逻辑设备、FPGA、电路或其他设备)，基站910可以使用这些设备来执行适当的指令，例如非暂时性的机器可读指令(例如，软件)存储在机器可读介质930上并加载到存储器925中。例如，处理器920可以被配置为接收和处理由通信接口915接收的雷达数据，将雷达数据、处理过的雷达数据和/或与雷达数据相关联的其他数据存储在存储器925中，并且提供雷达数据、处理过的雷达数据，和/或与雷达数据相关的其他数据，用于处理、存储和/或显示。例如，处理器920的输出可以是或可以导出为处理过的雷达数据的表示，其可以由显示器935显示以呈现给一个或多个用户。在一个实施例中，处理器920可以将从雷达单元905接收到的雷达数据转换为CIF帧。处理器920可以包括VPU。在一些实施例中，处理器920可以是、可以包括图1的处理板110、图2的FPGA 215和/或VPU 220、图6的处理板610、图7的处理板710，或可以是它们的一部分、和/或其部分和/或变体。

在一个实施例中，存储器925包括配置为存储数据和信息(包括雷达数据)的一个或多个存储器设备。存储器925可以包括一种或多种不同类型的存储器设备，包括易失性和非易失性存储器设备，例如随机存取存储器(RAM)、DRAM、静态RAM(SRAM)、非易失性随机存取存储器(NVRAM)、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)，电可擦可编程只读存储器(EEPROM)、闪存、硬盘驱动器和/或其他类型的存储器。如上所述，处理器920可以被配置为执行存储在存储器925中的软件指令，以便执行方法和处理步骤和/或操作。处理器920可以被配置为存储在存储器925中(例如，CIF帧、FFT结果、对象/目标检测数据)。

显示器935可用于呈现由基站910接收或处理的雷达数据、图像或信息。例如，在一个实施例中，雷达系统900的一个或多个用户可以看到显示器935。在一个实施例中，显示器935可以是多功能显示器，其触摸屏被配置为接收用户输入以控制基站910。

基站910可以包括各种其他组件940，这些组件940可用于实现其他特征，例如，传感器、执行器、通信模块/节点、其他用户控制、与其他设备的通信、附加和/或其他用户接口设备和/或其他组件。在一些实施例中，其他组件940可以包括湿度传感器、风和/或水温传感器、气压计、可见光谱相机、红外相机和/或提供测量和/或其他传感器信号的其他传感器，这些测量和/或其他传感器信号可以显示给用户和/或由雷达系统900的其他设备使用以提供操作雷达单元905和/或基站910的控制。这种操作控制可包括对雷达操作的控制。例如，这种传感器信号可用于补偿环境条件，例如风速和/或方向；膨胀速度、振幅和/或方向；和/或雷达单元905和/或基站910的路径(例如，视线)中的物体。成像仪(例如，可见光谱相机、红外相机)可用于提供场景的态势感知，例如通过提供与捕获的雷达数据相关联的图像数据。在某些情况下，传感器信息可用于校正波束发射之间与雷达单元905和/或基站910相关联的移动(例如，位置和/或速度的变化)，以提供相应雷达回波/样本的改进对准，和/或基于雷达组件/天线测得的方向和/或位置生成图像。在某些情况下，外部定向和/或位置传感器可以单独使用或与一个或多个集成传感器结合使用。在一些方面中，上述各种其他组件940中可以包括在雷达单元905中，作为基站910的替代或补充。在一些情况下，或者除了具有作为雷达单元905和/或基站910的一部分的传感器和/或其他设备之外，传感器和/或其他设备可以与雷达单元905和/或基站910一起配置。这种传感器和/或其他设备可以向雷达单元905和/或基站910(例如，通过有线和/或无线通信)提供数据。

在各种实施例中，作为基站910的一部分而被示出的一个或多个组件可以在雷达单元905中替代地或另外实现。在某些情况下，雷达单元905可以包括一个或多个可见光谱相机和/或一个或多个红外相机，例如，用于捕获由雷达单元905扫描的场景的图像数据。在一个实施例中，这里描述为由处理器920执行的操作可以由适当的处理器和雷达单元905的相关组件执行，反之亦然。在一些方案中，雷达单元905和基站910可以被配置。例如，在某些情况下，雷达单元905和基站910之间的通信可以通过芯片间和/或芯片内通信。在一种情况下，雷达单元905和基站910可以在同一公共范围内。在一个实施例中，通信接口915可与另一设备通信，该另一设备可利用基站910的部分或全部特征来实现。此类通信可通过适当的有线或无线信号(例如，Wi-Fi^TM、Bluetooth^TM或其他标准化或专有的无线通信技术)来执行。在一个示例中，基站910可以位于第一位置(例如，在一个实施例中位于船桥上)，并且可以与位于第二位置的个人电子设备(例如，在一个实施例中为手机)通信(例如，与船舶上的另一个位置上的用户共同定位)。就这而言，用户的个人电子设备可以从基站910和/或雷达单元905接收雷达数据和/或其他信息。因此，即使不在基站910附近，用户也可以方便地接收相关信息(例如，雷达图像、警报或其他信息)。

在适用的情况下，本发明提供的各种实施例可以使用硬件、软件或硬件和软件的组合来实现。同样，在适用的情况下，在不脱离本发明的精神的情况下，本文所述的各种硬件组件和/或软件组件可以组合成包括软件、硬件和/或两者的复合组件。在适用的情况下，本文所述的各种硬件组件和/或软件组件可以被分离为包括软件、硬件或两者的子组件，而不脱离本公开的精神。此外，在适用的情况下，可以设想软件组件可以实现为硬件组件，反之亦然。

根据本发明的软件，例如非暂时性指令、程序代码和/或数据，可以存储在一个或多个非暂时性机器可读介质上。还可以设想，本文中标识的软件可以使用一个或多个通用或特定用途计算机和/或计算机系统、联网和/或其他方式来实现。在适用的情况下，这里描述的各种步骤的顺序可以改变、组合成复合步骤、和/或分离成子步骤以提供这里描述的特征。

上述描述无意将本公开限制为所公开的精确形式或特定使用领域。上述实施例说明但不限制本发明。可以预期，根据本发明，对本发明的各种替代实施例和/或修改，无论是否在本文中明确描述或暗示的，都是可能的。因此，本发明的范围仅由所附权利要求限定。