阅读说明：本技术 雷达信号处理方法、装置、数字雷达接收机和存储介质 (Radar signal processing method, apparatus, digital radar receiver, and storage medium ) 是由 周朝阳 戴勇 李志超 黄永红 于 2019-08-05 设计创作，主要内容包括：本发明实施例公开了雷达信号处理方法、装置、数字雷达接收机和存储介质,所述雷达信号处理方法包括根据接收到的射频信号采样输出数字采样信号；控制图像处理器中的多个线程同时开启,每个线程分别根据对应采样周期的数字采样信号和预存的正交相干基准信号输出相应的两路正交基带信号；将所述两路正交基带信号输入至预设训练模型,获取目标识别信息,因此相对于现有技术,本发明实施例在图形处理器中同时开启多个线程根据软件模拟预存的基准信号进行正交基带信号计算,不仅保证了雷达信号处理的实时性,且可根据具体需要修改调整基准信号,同时保证了雷达信号处理的通用性,实现高速且灵活的雷达信号处理。(The embodiment of the invention discloses a radar signal processing method, a radar signal processing device, a digital radar receiver and a storage medium, wherein the radar signal processing method comprises the steps of sampling and outputting a digital sampling signal according to a received radio frequency signal; controlling a plurality of threads in the image processor to be started simultaneously, and outputting two corresponding paths of orthogonal baseband signals by each thread according to the digital sampling signals corresponding to the sampling period and the pre-stored orthogonal coherent reference signals; the two paths of orthogonal baseband signals are input into a preset training model to obtain target identification information, so that compared with the prior art, the embodiment of the invention simultaneously starts a plurality of threads in the graphic processor to calculate the orthogonal baseband signals according to the reference signals pre-stored by software simulation, thereby not only ensuring the real-time property of radar signal processing, but also modifying and adjusting the reference signals according to specific needs, simultaneously ensuring the universality of radar signal processing and realizing high-speed and flexible radar signal processing.)

雷达信号处理方法、装置、数字雷达接收机和存储介质

技术领域

本发明涉及数字雷达技术领域，尤其涉及雷达信号处理方法、装置、数字雷达接收机和存储介质。

背景技术

随着现代技术的发展，数字雷达接收机中的时钟频率和A/D变换器的时钟频率越来越高，在具有极高采样率的A/D变换器可以提高信号时间分辨率的同时，也使得A/D变换器输出的采样信号的数据量越来越庞大，为后续的雷达信号预处理提出了很高的要求。

雷达信号预处理通常采用数字正交鉴相方式，在实际应用中，数字正交鉴相普遍采用专用集成电路(ASIC)、现场可编程阵列(FPGA)以及专用的高速数字信号处理芯片来完成。虽然上述的预处理方案的执行速度很快，但是这些处理过程通用性不强；例如在雷达执行过程中，需要修改数字正交鉴相的某些参数，只能更换或者重新定制其中的硬件模块；特别是对于频率捷变的接收机来说，采用上述的预处理就显得非常不方便，若将预处理放到DSP中去处理，会使得系统的实时性受到影响，因此无法同时兼顾通用性和实时性。

发明内容

针对上述技术问题，本发明实施例提供了一种雷达信号处理方法、装置、数字雷达接收机和存储介质，旨在解决现有技术中雷达信号处理无法同时兼顾通用性和实时性的问题。

本发明实施例的第一方面提供一种雷达信号处理方法，包括如下步骤：

根据接收到的射频信号采样输出数字采样信号；

控制图像处理器中的多个线程同时开启，每个线程分别根据对应采样周期的数字采样信号和预存的正交相干基准信号输出相应的两路正交基带信号；

将所述两路正交基带信号输入至预设训练模型，获取目标识别信息。

可选地，所述根据接收到的射频信号采样输出数字采样信号，包括：

对接收到的射频信号依次进行低噪声放大和滤波处理；

将滤波后的射频信号经过混频后得到中频信号；

对所述中频信号进行滤波后进行A/D采样，输出数字采样信号。

可选地，所述根据接收到的射频信号采样输出数字采样信号，之前还包括：

预先模拟获取各个采样周期的正交相干基准信号并存储。

可选地，所述预先模拟获取各个采样周期的正交相干基准信号并存储，具体包括：

根据当前数字雷达接收机中的数字正交鉴相参数设置相应的模拟参数；

通过所述模拟参数计算各个采样周期的正交相干基准信号并存储在相应的查找表中。

可选地，所述每个线程分别根据对应采样周期的数字采样信号和预存的正交相干基准信号输出相应的两路正交基带信号，包括：

获取所述查找表，在每个线程中根据所述查找表中的数据分别将对应采样周期的数字采样信号和正交相干基准信号相乘，得到交替输出的同相支路基带信号和正交支路基带信号；

对所述交替输出的同相支路基带信号和正交支路基带信号进行延时对齐处理，输出分离的两路正交基带信号。

可选地，所述对所述交替输出的同相支路基带信号和正交支路基带信号进行延时对齐处理，具体包括：

通过数字内插滤波处理对所述交替输出的同相支路基带信号和正交支路基带信号进行插值，实现延时对齐。

可选地，所述将所述两路正交基带信号输入至预设训练模型，获取目标识别信息，之前还包括：

将训练数据输入至深度学习框架，根据训练目标对所述深度学习框架进行深度学习训练后获取预设训练模型。

本发明实施例第二方面提供了一种雷达信号处理装置，所述装置包括至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如上所述的雷达信号处理方法。

本发明实施例第三方面提供了一种非易失性计算机可读存储介质，其特征在于，所述非易失性计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行时，可使得所述一个或多个处理器执行如上所述的雷达信号处理方法。

本发明实施例第四方面提供了一种数字雷达接收机，其包括如上所述的雷达信号处理装置。

本发明实施例提供的技术方案中，所述雷达信号处理方法包括根据接收到的射频信号采样输出数字采样信号；控制图像处理器中的多个线程同时开启，每个线程分别根据对应采样周期的数字采样信号和预存的正交相干基准信号输出相应的两路正交基带信号；将所述两路正交基带信号输入至预设训练模型，获取目标识别信息，因此相对于现有技术，本发明实施例在图形处理器中同时开启多个线程根据软件模拟预存的基准信号进行正交基带信号计算，不仅保证了雷达信号处理的实时性，且可根据具体需要修改调整基准信号，同时保证了雷达信号处理的通用性，实现高速且灵活的雷达信号处理。

附图说明

图1为本发明实施例提供的所述雷达信号处理方法的流程图；

图2为本发明实施例提供的所述雷达信号处理方法中数字正交鉴相的原理图；

图3为本发明实施例提供的所述雷达信号处理方法中多线程处理的原理图；

图4为本发明实施例提供的所述雷达信号处理装置的硬件结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，本发明实施例提供的雷达信号处理方法包括如下步骤：

S100、根据接收到的射频信号采样输出数字采样信号；

S200、控制图像处理器中的多个线程同时开启，每个线程分别根据对应采样周期的数字采样信号和预存的正交相干基准信号输出相应的两路正交基带信号；

S300、将所述两路正交基带信号输入至预设训练模型，获取目标识别信息。

本实施例中，数字雷达接收机在工作时，先根据接收到的射频信号采样输出数字采样信号，之后进行雷达信号预处理，在预处理时，为同时兼顾通用性和实时性，正交相干基准信号是预存存储器中的，可随时调用或修改，控制图形处理器即GPU中的多个线程同时开启，多线程并行工作，每个线程分别根据对应采样周期的数字采样信号和正交相干基准信号输出相应的两路正交基带信号，之后再将所述两路正交基带信号输入至预设训练模型，对这两路正交基带信号进行信号处理后获取目标识别信息，实现雷达目标识别的目的。由于本实施例中正交相干基准信号通过软件模拟预存，同时采用多线程并行化方案，在雷达系统工作过程中，可随时根据需要修改参数获取新的正交相干基准信号，无需更换或定制硬件模块，使得雷达信号预处理在保证了通用性和可修改性的前提下也实现了实时处理，为后续的信号识别处理提供高精度、稳定的正交基带信号，兼顾了雷达信号处理的实时性和通用性，实现高速且灵活的雷达信号处理。

进一步地，所述根据接收到的射频信号采样输出数字采样信号，包括：

对接收到的射频信号依次进行低噪声放大和滤波处理；

将滤波后的射频信号经过混频后得到中频信号；

对所述中频信号进行滤波后进行A/D采样，输出数字采样信号。

本实施例中，数字雷达接收机在实现正交基带信号输出至信号处理器之前，需要对接收到的射频信号进行采样输出，先对接收到的射频信号依次进行低噪声放大和滤波处理，例如使用AGC(自动增益控制)和AFC(自动频率控制)将雷达回波信号控制在一个动态范围内，并通过LNA(低噪声放大器)并滤波后得到较高信噪比的射频信号，之后将射频信号经过混频后变为中频信号，经过滤波后将其输入至A/D采样器进行A/D采样，输出数字采样信号，以用于后续的雷达信号预处理获取正交基带信号，为后续实现高效雷达信号处理提供基础。

进一步地，所述根据接收到的射频信号采样输出数字采样信号，之前还包括：

预先模拟获取各个采样周期的正交相干基准信号并存储。

本实施例中，采用软件模拟的方式预先模拟获取各个采样周期的正交相干基准信号并存储，因为软件相于硬件可以生成纯正的基准信号，而且不会存在相位噪声和杂散电平，传统的数字雷达接收机的硬件比如滤波器、振荡器等，特别是模拟电路的温度漂移、增益变化或直流电平漂移，会对产生的信号产生很大的影响且通用性不强，只能更换硬件模块达到修改的目的，而本实施例中通过软件模拟的方式获取正交相干基准信号，尽可能地减少雷达接收机的模拟电路部分，提高了雷达信号处理的精度和稳定性，且软件模拟参数修改灵活便捷，仅需在软件层面上修改参数，就可以生成不同的正交相干基准信号，实现了雷达信号处理的通用性。

具体地，所述预先模拟获取各个采样周期的正交相干基准信号并存储，具体包括：

根据当前数字雷达接收机中的数字正交鉴相参数设置相应的模拟参数；

通过所述模拟参数计算各个采样周期的正交相干基准信号并存储在相应的查找表中。

即在模拟获取正交相干基准信号时，可根据当前的数字正交鉴相参数设置相应的模拟参数，在雷达系统初始化阶段，即可根据所述模拟参数将各个采样周期的正交相干基准信号计算完毕并存储在相应的查找表中，具体所述查找表存储在带有缓存的常量存储器中，以备后续调用，本实施例中通过软件模拟的方式替代了相干振荡器(COHO)产生正交相干基准信号，因此可根据不同的需求参数产生相应的信号，例如可以产生任意的调频、调幅和调相的波形，不仅能实现多种参数、多种信号波形的捷变，产生频谱纯净，相位噪声较低的数字信号，还能很方便的实现幅度补偿和相位补偿，大大提高了产生波形的性能参数。

进一步地，所述每个线程分别根据对应采样周期的数字采样信号和预存的正交相干基准信号输出相应的两路正交基带信号，包括：

获取所述查找表，在每个线程中根据所述查找表中的数据分别将对应采样周期的数字采样信号和正交相干基准信号相乘，得到交替输出的同相支路基带信号和正交支路基带信号；

对所述交替输出的同相支路基带信号和正交支路基带信号进行延时对齐处理，输出分离的两路正交基带信号。

具体实施时，雷达信号预处理即数字正交鉴相实现正交支路基带信号输出的原理如图2所示，fs为采样频率，T为采样周期，由相干振荡器(COHO)输出两路正交相干基准信号cos(nT)和sin(nT)，中频信号A(t)经过采样后获取的数字采样信号A(nT)则分成同相的两路信号，其中一路与基准信号cos(nT)相乘得到同相支路基带信号I(n)，另一路与基准信号sin(nT)相乘得到正交支路基带信号Q(n)，则射频时域信号S(nT)可分解如下：

其中，I(n)＝A(nT)*cos(nT)，Q(n)＝A(nT)*sin(nT)，因此，在数字正交鉴相生成IQ同相基带信号的过程中，数据之间并无时间和空间上的联系，在系统上的表现方式是一个子系统的输出并不会成为另一个子系统的输入，这位数字正交鉴相的多线程并行化方案提供了基础，若在单个核中逐一循环生成IQ同相基带信号，虽然目前硬件执行速度相对较快，但是却不可避免的提高了时间复杂度，很难获得真正意义上的实时。所以在本实施例中，如图3所示，采用单指令多数据流的GPU解决方案，同时开启若干个线程进行运算，每个线程的执行指令是相同的，但是每个线程的输入数据是不一样的，在项目生命周期内，由相干振荡器(COHO)输出的正交相干基准信号cos(nT)和sin(nT)的值不会发生变化，本实施例通过软件方法模拟相干振荡器，预先通过软件模拟获取正交相干基准信号并缓存在查找表中，在进行多线程运算时，获取所述查找表，在每个线程中根据所述查找表中的数据，分别将对应采样周期的数字采样信号和正交相干基准信号相乘，得到交替输出的同相支路基带信号和正交支路基带信号，即在GPU中开启多个线程，每个线程分别将A(nT)与对应的cos(nT)和sin(nT)进行相乘，得到交替输出的同相支路基带信号I(n)和正交支路基带信号正交基带信号Q(n)，本实施例中通过软件来进行雷达信号预处理，不会受到电压、电流以及温度等因素的影响，可提高预处理的稳定性和抗干扰性。

进一步地，根据上述S(nT)公式可知，当n为奇数时，得到的是正交支路基带信号Q(n)；当n为偶数时，得到的是同相支路基带信号I(n)，I(n)和Q(n)交替出现，它们在时间上差1个采样周期T，因此需要进一步对所述交替输出的同相支路基带信号和正交支路基带信号进行延时对齐处理，使得两序列的符号统一变正，输出分离的两路正交基带信号I(n)和Q(n)。

具体地，所述对所述交替输出的同相支路基带信号和正交支路基带信号进行延时对齐处理，具体包括：

通过数字内插滤波处理对所述交替输出的同相支路基带信号和正交支路基带信号进行插值，实现延时对齐。

即在进行延时对齐时，本实施例通过数字内插滤波方式对IQ序列进行插值，将两序列符号统一变正，实现群延时对齐，即可分离出I(n)和Q(n)，采用数字内插滤波法的一个突出优点是不需要数字压控振荡器(NCO)即可保证较高的精度和稳定性，具体实施时，可通过采样延时内插滤波器实现数字正交鉴相，输出两路正交基带信号I(n)和Q(n)，或者在其他实施例中，也可采用其他例如数字低通滤波器等方式实现两路信号的分离输出。

进一步地，所述将所述两路正交基带信号输入至预设训练模型，获取目标识别信息，之前还包括：

将训练数据输入至深度学习框架，根据训练目标对所述深度学习框架进行深度学习训练后获取预设训练模型。

本实施例中，在获取了两路正交基带信号后，是通过基于DSP+GPU架构的深度学习框架得到预设训练模型，将所述两路正交基带信号输入至预设训练模型，获取目标识别信息，包括目标的速度、角度、距离信息等等，因此本实施例中不仅可以实时处理数字正交鉴相，还使得雷达系统具有AI功能，通过训练深度学习网络，可以让雷达不需要外接计算服务器，就能实现很多非常复杂的功能，使得单个雷达表现得更加智能化。

具体实施时，可在服务器端将训练数据输入至深度学习框架，所述深度学习框架可采用Caffe和tensorflow等人工智能框架，根据训练目标对所述深度学习框架进行深度训练后获取预设训练模型，之后将训练好的预设训练模型加载到智能雷达系统上，使得在DSP进行数据处理时，可根据两路正交基带信号进行计算实现目标识别，例如人体的姿态识别、手势识别和心跳及呼吸检测等等，使得雷达系统更加智能化，功能更加丰富，应用场景更加广泛。

上面对本发明实施例中的雷达信号处理方法进行了描述，下面对本发明实施例中的雷达信号处理装置进行描述，如图4所示，装置10包括：

一个或多个处理器110以及存储器120，图4中以一个处理器110为例进行介绍，处理器110和存储器120可以通过总线或者其他方式连接，图4中以通过总线连接为例。

处理器110用于完成装置10的各种控制逻辑，其可以为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、单片机、ARM(Acorn RISCMachine)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。还有，处理器110还可以是任何传统处理器、微处理器或状态机。处理器110也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核、或任何其它这种配置。

存储器120作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本发明实施例中的雷达信号处理方法对应的程序指令。处理器110通过运行存储在存储器120中的非易失性软件程序、指令以及单元，从而执行装置10的各种功能应用以及数据处理，即实现上述方法实施例中的雷达信号处理方法。

存储器120可以包括存储程序区和存储数据区，其中，存储程序区可存储操作装置、至少一个功能所需要的应用程序；存储数据区可存储根据装置10使用所创建的数据等。此外，存储器120可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器120可选包括相对于处理器110远程设置的存储器，这些远程存储器可以通过网络连接至装置10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

一个或者多个单元存储在存储器120中，当被一个或者多个处理器110执行时，执行上述任意方法实施例中的雷达信号处理方法，例如，执行以上描述的图1中的方法步骤S100至步骤S300。

上面对本发明实施例中的雷达信号处理装置进行了描述，下面对本发明实施例中的数字雷达接收机进行描述，所述数字雷达接收机包括如上所述的雷达信号处理装置，由于上文已对所述雷达信号处理装置进行了详细描述，此处不做赘述。

本发明的另一种实施例还提供了一种非易失性计算机可读存储介质，计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，例如，执行以上描述的图1中的方法步骤S100至步骤S300。

作为示例，非易失性存储介质能够包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦ROM(EEPROM)或闪速存储器。易失性存储器能够包括作为外部高速缓存存储器的随机存取存储器(RAM)。通过说明丽非限制，RAM可以以诸如同步RAM(SRAM)、动态RAM、(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强型SDRAM(ESDRAM)、Synchlink DRAM(SLDRAM)以及直接Rambus(兰巴斯)RAM(DRRAM)之类的许多形式得到。本文中所描述的操作环境的所公开的存储器组件或存储器旨在包括这些和/或任何其他适合类型的存储器中的一个或多个。

本发明的另一种实施例还提供了一种计算机程序产品，计算机程序产品包括存储在非易失性计算机可读存储介质上的计算机程序，计算机程序包括程序指令，当程序指令被处理器执行时，使所述处理器执行上述方法实施例的雷达信号处理方法。例如，执行以上描述的图1中的方法步骤S100至步骤S300。

综上所述，本发明实施例提供的技术方案中，所述雷达信号处理方法包括根据接收到的射频信号采样输出数字采样信号；控制图像处理器中的多个线程同时开启，每个线程分别根据对应采样周期的数字采样信号和预存的正交相干基准信号输出相应的两路正交基带信号；将所述两路正交基带信号输入至预设训练模型，获取目标识别信息，因此相对于现有技术，本发明实施例在图形处理器中同时开启多个线程根据软件模拟预存的基准信号进行正交基带信号计算，不仅保证了雷达信号处理的实时性，且可根据具体需要修改调整基准信号，同时保证了雷达信号处理的通用性，实现高速且灵活的雷达信号处理。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。