阅读说明：本技术 一种脉冲相参应答装置 (Pulse coherent answering device ) 是由 吴红梅 李晓龙 杨振 朱博弢 刘庆 陈勇前 周荣 于 2019-09-25 设计创作，主要内容包括：本申请提供了一种脉冲相参应答装置,主要由微波变频组合、中频滤波放大组合、数字处理组合和整机电源模块构成,微波变频组合主要包括环形器、限幅器、预选滤波器、低噪放、下变频器、锁相源、参考晶振、上变频器、射频滤波器和固态功放模块,中频滤波放大组合主要包括中频滤波器、前中放、功分器、检波器、选频滤波器和后中放,数字处理组合主要包括双路高速A/D电路、时钟驱动器、高速D/A电路、FPGA信号处理电路、RS422接口电路、EEPROM和遥测参数产生电路。本申请可以通过RS422接口电路和EEPROM,在产品软硬件平台固化后,快速、方便地满足不同场合转发脉冲延迟时间、整机封闭时间等参数的调整需求。(The application provides a pulse coherent response device, which mainly comprises a microwave frequency conversion combination, an intermediate frequency filtering amplification combination, a digital processing combination and a complete machine power module, wherein the microwave frequency conversion combination mainly comprises a circulator, an amplitude limiter, a preselection filter, a low-noise amplifier, a down converter, a phase-locked source, a reference crystal oscillator, an up converter, a radio frequency filter and a solid-state power amplifier module, the intermediate frequency filtering amplification combination mainly comprises an intermediate frequency filter, a front middle amplifier, a power divider, a detector, a frequency selection filter and a rear middle amplifier, and the digital processing combination mainly comprises a double-circuit high-speed A/D circuit, a clock driver, a high-speed D/A circuit, an FPGA signal processing circuit, an RS422 interface circuit, an EEPROM and a telemetering parameter generating circuit. The application can quickly and conveniently meet the adjustment requirements of parameters such as the forwarding pulse delay time of different occasions, the closed time of the whole machine and the like after the software and hardware platform of the product is solidified through the RS422 interface circuit and the EEPROM.)

一种脉冲相参应答装置

技术领域

本申请涉及航天测控通信设备技术领域，并且更具体地，涉及一种延时可调的脉冲相参应答装置。

背景技术

脉冲相参应答装置主要用于运载火箭外测安全分系统或测量分系统，用于与地面脉冲雷达协同工作，增加系统作用距离和提高系统测量精度，完成对火箭跟踪测量，并为飞行试验提供事后分析处理的弹道数据。

根据现有地面站脉冲雷达特点及长征系列火箭等技术要求，脉冲相参应答装置的脉冲延迟时间一般为6.4μs或12.8μs，整机封闭时间一般为20μs～29μs之间，其余技术指标基本一致。随着数字信号处理技术的发展，并考虑到产品的模块化、通用化设计，脉冲相参应答装置的软硬件平台需趋于统一，以提高产品生产性、一致性和可靠性。

《弹载相参多站触发工作脉冲应答机》(专利号：CN201210496900.0，发明人：吴国英，黄宾军，闫修林，张欣，伍必春)提出了一种弹载相参多站触发工作脉冲应答机，包括微波单元模块、终端控制模块；《脉冲相参应答机同频干扰处理系统》(专利号：CN201611057684.4，发明人：陈霞黄伟范义平)提出了一种脉冲相参应答机的同频干扰处理系统。这两项专利的软硬件实施方式类似，采用收发同频共用本振，通过接收通道的前端微波开关实现收发分时隔离，接收信号的动态范围由接收中频放大器实现，现场可编程门阵列(Field Programmable Gate Array，FPGA)产生控制时序信号并对中频信号进行存储延时转发。接收通道对发射信号的隔离需要微波开关进行控制，对开关的隔离度有一定的要求，且需要信号处理部分产生开关控制信号。FPGA信号处理部分虽然可实现转发脉冲延迟时间、封闭时间等参数的软件调整，但需要根据实际要求进行软件版本更新、重新固化、试验等工作，特别是在弹(箭)领域应用时，在软件工程化管理要求下工作量较大、技术状态多且参数更改不够灵活。

基于上述现状，亟需一种能够对脉冲延时可以灵活条件的脉冲相参应答装置。

发明内容

本申请提供一种脉冲相参应答装置，能够对脉冲延迟时间、整机封闭时间等参数灵活更改。

一方面，提供了一种脉冲相参应答装置，所述装置包括：

微波变频组合，所述微波变频组合包括环形器、限幅器、预选滤波器、低噪放、下变频器、锁相源、参考晶振、上变频器、射频滤波器和固态功放模块，其中，所述微波变频组合用于将接收的目标射频脉冲信号经过所述环形器后，依次由所述限幅器限幅、所述预选滤波器进行滤波、所述低噪放进行放大、并经所述下变频器变频后传输至所述中频滤波放大组合，所述微波变频组合还用于将接收中频滤波放大组合处理后的目标中频脉冲信号，处理后的所述中频脉冲信号依次由所述上变频器的变频处理、所述射频滤波器滤波处理和所述固态功放模块放大处理后，所述环形器用于将处理后的目标射频脉冲信号发送至射频收发端口，所述锁相源为所述上变频器和所述下变频器提供本振信号，所述参考晶振用于为所述所相源提供时钟参考源；

所述中频滤波放大组合，所述中频滤波放大组合包括中频滤波器、前中放、功分器、检波器、选频滤波器和后中放，其中，所述微波变频组合发送的目标脉冲信号由所述中频滤波器进行滤波，并由前中放进行线性放大后，由所述功分器分为两路信号，所述功分器用于将所述两路信号中的第一路信号传输至数字处理组合中的高速双路A/D电路，所述检波器用于对所述两路信号中的第二路信号进行检波并将检出的检波信号发送至所述高速双路A/D电路，所述中频滤波放大组合还用于接收所述数字处理组合处理后的目标中频脉冲信号，所述选频滤波器用于对接收到的目标中频脉冲信号进行选频滤波，所述后中放用于对进行选频滤波后的目标中频脉冲信号进行功率放大，并将放大后的目标中频脉冲信号发送至所述微波变频组合；

所述数字处理组合，所述数字处理组合包括所述双路高速A/D电路、时钟分配器、高速D/A电路、FPGA信号处理电路、RS422接口电路、带电可擦可编程只读存储器(Electrically Erasable Programmable read only memory，EEPROM)和遥测参数产生电路，其中，所述FPGA信号处理电路用于对接收的检波信号宽度进行是否合格的判别处理并读取所述EEPROM中存储的配置参数，根据判别结果以及所述配置参数产生时序控制信号，并根据所述时序控制信号控制所述目标脉冲信号产生延时，将延时后的目标脉冲信号发送至所述高速D/A电路。

结合第一方面，在第一方面的第一种可能的实现方式中，所述EEPROM中存储的所述配置参数包括：所述脉冲相参应答装置的整机封闭时间、和所述目标射频脉冲信号的脉冲转发延时时间，所述FPGA信号处理电路还用于通过接收所述RS422接口的指令，对所述EEPROM存储的脉冲转发延迟时间和整机封闭时间进行调整。

结合第一方面及其上述实现方式，在第一方面的第二种可能的实现方式中，所述前中放为线性放大器。

结合第一方面及其上述实现方式，在第一方面的第三种可能的实现方式中，所述FPGA信号处理电路还用于根据所述检波器的检波信号幅度对所述目标中频脉冲信号的脉冲进行幅度一致性调整。

结合第一方面及其上述实现方式，在第一方面的第四种可能的实现方式中，所述FPGA信号处理电路用于在从接收目标射频脉冲信号开始的所述整机封闭时间段内不再接收新的射频脉冲信号。

结合第一方面及其上述实现方式，在第一方面的第五种可能的实现方式中，所述的微波变频组合中的限幅器用于对脉冲信号的限制。

结合第一方面及其上述实现方式，在第一方面的第六种可能的实现方式中，所述微波变频组合中的锁相源用于为所述上变频器和所述下变频器提供本振信号，所述参考晶振用于为所述锁相源提供参考参考源，所述参考晶振也用于为所述时钟分配器提供参考源，所述时钟分配器用于分别为所述双路高速A/D电路、所述FPGA信号处理电路、所述高速D/A电路参考时钟。

结合第一方面及其上述实现方式，在第一方面的第七种可能的实现方式中，所述脉冲相参应答装置的低频供电接口、所述遥测参数产生电路的接口、所述RS422电路接口共用同一个低频连接器。

因此，根据通用化设计需求，本发明公开了一种延时可调的脉冲相参应答装置，可以在软硬件平台固化统一的基础上，将脉冲转发延迟时间、整机封闭时间等需调整的参数作为配置参数量存储于EEPROM中，通过RS422接口与FPGA信号处理电路通信，对配置参数进行更改、管理，实现延迟时间、封闭时间等参数的快速、便捷调整。

本发明所提出的一种延时可调的脉冲相参应答装置，与传统的脉冲相参应答机装置相比，通过RS422接口电路，EEPROM，实现对脉冲转发延时、整机封闭时间等参数的快速、便捷调整。本发明具有以下突出优势：

1.将脉冲转发延迟时间、整机封闭时间等需调整的参数作为配置参数量存储于EEPROM中，通过RS422接口与FPGA信号处理电路通信，对存储在EEPROM里的配置参数进行更改，实现转发脉冲延迟时间、整机封闭时间等参数的快速、便捷调整；转发脉冲延迟时间、整机封闭时间等作为配置参数进行工程化质量管理，无需对软件进行更改、重新固化。此外，RS422通信接口可实现转发脉冲延迟时间、整机封闭时间等参数的实时调整，这在用于雷达校飞系统等其他领域中具有很大的灵活性。

2.前中放为线性放大器，通过双路高速A/D电路实现接收大动态范围，通过FPGA信号处理电路进行转发脉冲信号的幅度一致性调整，相比传统大增益中频放大器的限幅放大，大信号输入时的转发脉冲信号的信噪比恶化程度降低。

3.微波变频组合中使用限幅器实现对发射大功率信号的限制，避免大功率发射信号对接收通道的损坏，与传统微波开关相比，无需FPGA信号处理电路的控制信号；对转发脉冲泄漏到接收通道的信号，通过FPGA信号处理电路对合格脉冲后固定时间t内的A/D采样信号进行忽略处理，通过软件实现收发彻底隔离，避免同频干扰，且隔离度不取决于微波开关性能。

4.微波变频组合中采用锁相源作为上下变频器的本振信号，其参考时钟也作为数字处理组合的参考时钟，使得本地所有时钟同源；数字处理组合中使用时钟分配器实现双路高速A/D电路、FPGA信号处理电路、高速D/A电路时钟同步；时钟的同源、同步对信号处理质量有一定的优化作用。

附图说明

图1是本申请一个脉冲相参应答装置的示意性框图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

结合图1，示出了一种延时可调的脉冲相参应答装置，主要由微波变频组合、中频滤波放大组合、数字处理组合和整机电源模块构成，微波变频组合主要包括环形器、限幅器、预选滤波器、低噪放、下变频器、锁相源、参考晶振、上变频器、射频滤波器和固态功放模块，中频滤波放大组合主要包括中频滤波器、前中放、功分器、检波器、选频滤波器和后中放，数字处理组合主要包括双路高速A/D电路、时钟驱动器、高速D/A电路、FPGA信号处理电路、RS422接口电路、EEPROM和遥测参数产生电路。

信号流程如下：射频收发端口接收地面雷达发射的射频脉冲信号，经微波变频组合中的环形器后依次由限幅器限幅、预选滤波器滤波、低噪放放大、下变频器变频后传输给中频滤波放大组合，中频滤波放大组合中的中频滤波器对其滤波后由前中放进行线性放大，放大后由功分器分为两路，一路传输给高速双路A/D电路，另一路由检波器检出检波信号给高速双路A/D电路，随后由FPGA信号处理电路对接收的信号进行处理。FPGA信号处理电路产生相应的时序控制信号并产生相应延时、幅度归一化处理后的中频信号给高速D/A电路进行数模转换，转换后的转发模拟中频信号经中频滤波放大组合中的选频滤波器选频滤波、后中放放大，之后送入微波变频组合中，由上变频器上变频、射频滤波器滤波、固态功放模块功率放大，最后经环形器由射频收发端口发射。低频供电及遥测供电接口提供整机供电，经整机电源模块转换为各电路模块需要的供电电压。

可选地，作为本申请一个实施例，将脉冲转发延迟时间、整机封闭时间等需调整的参数作为配置参数量存储于EEPROM中，通过RS422接口与FPGA信号处理电路通信，对存储在EEPROM里的配置参数进行更改，实现转发脉冲延迟时间、整机封闭时间等参数的快速、便捷调整；转发脉冲延迟时间、整机封闭时间等作为配置参数进行工程化质量管理，无需对软件进行更改、重新固化。

可选地，作为本申请一个实施例，前中放为线性放大器，通过双路高速A/D电路实现接收大动态范围的要求；FPGA信号处理电路对中频信号处理除了存储、延时转发外，还需要进行幅度一致性调整，从而实现接收信号动态范围内的脉冲转发信号的功率一致性，调幅的依据为检波器的检波信号幅度。

可选地，作为本申请一个实施例，FPGA信号处理电路需完成对接收信号的检波宽度判别处理，并以判别结果为依据根据整机延时要求确定中频信号存储时间，同时产生固态功放模块的加电控制信信号以及遥测参数产生电路所需的脉冲宽度调制信号；

可选地，作为本申请一个实施例，作为本申请FPGA信号处理电路在在完成对接收信号的处理判别后，若为合格脉冲，则再紧接的固定时间t内对高速双路A/D电路采样的信号不再识别处理，在时间t之后重新开始识别处理，以避免同频收发干扰，该时间t由整机封闭时间决定，一般比整机封闭时间小一个脉冲宽度时间。

可选地，作为本申请一个实施例，上述微波变频组合中的使用限幅器实现对发射脉冲信号的限制，因此可以避免大功率脉冲信号发射时不会造成低噪放、下变频器等损坏。

可选地，作为本申请一个实施例，微波变频组合中的锁相源作为上、下变频器的本振信号，其参考时钟也作为数字处理组合的参考时钟，使得本地所有时钟同源；数字处理组合中使用时钟分配器实现双路高速A/D电路、FPGA信号处理电路、高速D/A电路时钟同步。

可选地，作为本申请一个实施例，低频供电接口、单机遥测参数接口、RS422接口共用一个低频连接器，方便整机的气密性设计且减少了低频接口数量。

以上所述的仅是本发明的优选实施例，凡在本发明的精神和原则之内所作的任何修改、替换和改进等，比如，RS422接口电路可以调整为RS232等其他串口通信电路，配置参数转发脉冲延时、整机封闭时间等还可根据需要变更为脉冲宽度微调参数、延时自动切换周期参数等，均应包含在本发明的权利要求所请求保护的范围之内。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者第二设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。