阅读说明：本技术 用于单脉冲雷达的数字中频接收机及方法 () 是由 刘嗣勤 王琼 李增有 韦俞峰 刘秋辉 张建立 李中伟 卢长海 韩大鹏 郑庆利 张 于 2019-07-30 设计创作，主要内容包括：本发明涉及涉及雷达技术领域,具体地说,是一种用于单脉冲系统雷达的数字中频接收机及方法,包括数据采集模块、数据预处理模块、信号处理模块和通信模块,本发明将数据采集模块、数据预处理模块、信号处理模块和通信模块综合在一块硬件电路板中实现,减小了硬件体积,降低了硬件复杂度,采用FFT积累等数字检测算法实现负信噪比时弱信号的AGC、AFC和测角；采用多通道幅相误差校正功能改善了模拟电路经多次变频和处理后通道幅度和相位一致性差的性能,具有很高的通道幅相一致性；在角误差信息、AGC码和AFC码传送中采用数据帧排队选择的规则,避免了多串口通信产生的通信冲突,提高了系统的稳定性和可靠性。()

用于单脉冲雷达的数字中频接收机及方法

技术领域

本发明涉及雷达技术领域，涉及数字信号处理和现场可编程门阵列(FieldProgramable Gate Array,简称FPGA)，特别涉及单脉冲雷达的数字中频接收机，可用于单脉冲雷达接收分系统。

背景技术

随着软件无线电的发展，数字化雷达成为雷达发展的趋势。传统的单脉冲雷达由于对和、俯仰差、方位差三通道的幅度、相位响应的一致性要求高，用模拟电路经过多次变频和处理的通道很难做到各通道之间的幅度、相位响应的一致性，为此多采用双通道、单通道或圆锥扫描技术，但这些统称为“通道合并技术”的合并简化都是以牺牲某些方面的性能为代价的，如数据率的降低或信噪比降低。接收机数字化是现代接收机的发展方向，数字化接收机是基于对射频或中频窄带信号的带通采样定理。由于传统的三通道单脉冲雷达接收机很难保证三通道的幅度、相位响应的一致性，故精度较差，自从软件无线电诞生以来，数字中频接收机很好的解决了这一问题而得到广泛的应用。但是现有的数字中频接收机不涉及到自动增益控制AGC和自动频率控制AFC，只是提高了幅相误差一致性的精度，从而提高测角精度，在AGC和AFC时还是利用模拟电路来实现频率和增益的控制，模拟的AGC是通过对每个通道进行增益控制，这样很难做到各个通道的增益响应一致，从而无法进一步的提高测角精度，而现代精密跟踪雷达对测角精度的要求更高。仅通过数字中频接收机完成测角功能，通过模拟电路完成AFC功能也会导致频率控制和测角不同步，影响了测角精度的提高。并且模拟的AGC和AFC无论在精度和灵敏度上都有较大的缺陷，比如在弱信号、负信噪比的情况下，模拟电路很难提取信号进行增益和频率控制。现有的数字中频接收机用数字电路实现测角，模拟电路实现AGC和AFC,在多串口通信时会出现通信冲突，使得系统的可靠性较低。

发明内容

本发明的目的在于克服现有技术的不足，提供一种用于单脉冲雷达的数字中频接收机，以进一步提高测角精度和系统可靠性，实现在噪声中顺利提取弱信号，尤其是在负信噪比的环境下提取弱信号进行测角和频率控制，并实现在多通道的增益控制中多通道增益响应的一致性。

为实现上述目的，本发明用于单脉冲雷达的数字中频接收机包括：

数据采集模块，由1片模拟数字转换器ADC芯片构成，用于完成三通道中频模拟信号采样功能，将模拟信号转换为数字实信号，数字实信号通过总线传输给数据预处理模块；

数据预处理模块，用于完成三通道数字实信号的正交插值和三通道幅相误差校正，该正交插值是将ADC转换后的数字实信号从中频下变频到基带形成数字基带复信号；

信号处理模块，由FPGA构成，用于完成三通道数字自动增益控制AGC，数字自动频率控制AFC和测距，测速，测角功能；FPGA将数据预处理模块产生的基带数字复信号完成数字AGC功能、数字AFC和测距测速功能，即数字AGC,AFC 功能和测距测速功能在信号处理模块中是联合完成的；

通信模块，由FPGA芯片、RS-422芯片和RS-232芯片构成，RS-232芯片将接口分系统的指令传送给FPGA芯片，FPGA芯片先解析接口分系统的指令然后将解析后的指令以及数字中频接收机所计算出的AGC码、AFC码通过RS-422传送给多通道模拟下变频器；多通道模拟下变频器将当前的频率值和增益值通过 RS-422芯片传送给FPGA,FPGA再通过RS-232芯片将频率值和增益值转发给接口分系统，并直接通过管脚将中断、时钟信号和数字中频接收机计算出的方位俯仰角误差信息传送给伺服分系统。

本发明的进一步改进，该数字中频接收机的整体结构由金属结构壳体构成，壳体内部在FPGA、ADC和电源芯片处有突出正方体金属，高度贴合FPGA、ADC 和电源芯片，用于为芯片散热；壳体外部上侧为散热槽结构，进一步增加结构件的散热能力。壳体侧部为接插件接口，选取带法兰的SMA电连接器用于提供给数字中频接收机回波模拟信号和时钟，J30J系列电连接器用于传输通信数据和在线编程数据。

为实现上述目的，本发明用于单脉冲雷达的数字中频方法，包括如下步骤：

(1)通过ADC采样3路模拟信号，得到和通道、方位差通道和俯仰差通道 3路中频数字实信号；

(2)每一路中频数字实信号分别与两路正交的数字本振相乘，通过有限冲击响应FIR滤波器，得到3组I路和Q路相互正交的基带数字信号；

(3)将3路基带数字复信号同时分别做快速傅里叶变换FFT，以和通道 FFT后的峰值作为基准，用基准通道的谱峰值去除各通道相应频点处的频谱峰值，得到对应各通道的幅相误差系数，用每个通道的基带数字复信号乘以幅相误差校正系数，得到校正后的通道数据；

(4)将校正后的各通道数据分别取8192个采样样本点放入该通道的先入先出缓存器FIFO；

(5)FPGA用采样样本数据进行各通道的快速傅里叶变换FFT，求出回波能量和噪底，对和通道在频域进行谱峰搜索，根据谱峰所在位置找到方位和俯仰差通道对应的谱峰值，并用和通道的谱峰值进行归一，利用比幅法解算出方位角、俯仰角的角误差信息，同时算出和通道对应的频率值，将与该频率值对应的AFC表中的AFC码取出与角误差信息一并传送给FPGA，通过噪底与只读存储器ROM内存放的增益表比较，取出对应的AGC码，用该AGC码同时调节三个通道的增益，同时利用和通道的FFT数据求出目标的距离和速度；FPGA得到AGC 码、AFC码和角误差信息后返回步骤(4)，同时执行步骤(6)；

(6)FPGA将AFC码传给多通道模拟下变频器调节其本振频率，将AGC码传给多通道模拟下变频器调节其数字衰减器，将角误差信息传送给伺服分系统调节天线方向跟踪目标。

本发明与现有技术相比具有以下优点：

本发明将数据采集模块、数据预处理模块、信号处理模块和通信模块综合在一块硬件电路板中实现，减小了硬件体积，降低了硬件复杂度；

本发明在AGC中采用数字检测和控制的方式，精度高，可以检测到-70dBm 的单载波信号；灵敏度高，控制精度可达到0.5dB；通道一致性高，各通道增益响应一致；

本发明将AGC、AFC和测角功能联合完成，放在数字中频部分，测角和 AGC、AFC用同一组采样数据，采用FFT积累等数字检测算法实现负信噪比时弱信号的AGC、AFC和测角；

本发明采用多通道幅相误差校正功能改善了模拟电路经多次变频和处理后通道幅度和相位一致性差的性能，具有很高的通道幅相一致性；

本发明在角误差信息、AGC码和AFC码传送中采用数据帧排队选择的规则，避免了多串口通信产生的通信冲突，提高了系统的稳定性和可靠性。

附图说明

图1是本发明数字中频接收机的总体结构框图；

图2是本发明数字中频接收机通信框图；

图3是本发明数字中频接收机的通信模块框图；

图4是本发明数字中频接收机进行信号处理和距离，速度，角误差测量的流程图；

图5是本发明测量方法中进行数字正交插值的实现框图；

图6是本发明测量方法中幅相误差校正实现子流程图；

图7是本发明测量方法中数字AGC实现子流程图。

图8是本发明测量方法中和差测角的平面原理框图；

图9是本发明测量方法中联合完成角度解算和AFC的实现子流程图；

图10是本发明数字中频测角接收机传送AGC码、AFC码和角误差信息的实现流程图。

具体实施方式

参照图1，本发明的单脉冲雷达数字中频接收机由数据采集模块、数据预处理模块、信号处理模块以及通信模块组成，其中：

数据采集模块，由1片模拟数字转换器ADC芯片组成，可同时对三路模拟信号进行数字采样，将三路中频模拟信号转换为三路中频数字实信号；

数据预处理模块，由1片FPGA芯片组成，FPGA上方连接ADC芯片，用于接收采集到的数据，并将中频数字实信号通过正交插值算法下变频为基带数字复信号；发送计算幅相误差校正系数和角度解算所需的数据，固定方位、俯仰误差，以及接收计算出的幅相误差校正系数和通道误差；

信号处理模块，由1片FPGA芯片组成，将数据存储在相应存储空间后完成测距测速测角和AGC\AFC功能；

通信模块，如图2所示，它由1片FPGA芯片，1片RS-422芯片和1片RS-232 芯片组成，包括监控子模块、AFC控制子模块、AGC控制子模块、MFC/MGC 控制子模块、先入先出缓存器FIFO、应答解析使能子模块、排队选择子模块和软件复位子模块，所有子模块均由一片FPGA芯片实现。

参照图3，本发明单脉冲雷达数字中频接收机的通信模块所包含各个子模块的功能如下：监控子模块接收接口分系统命令并进行解析，向AFC控制子模块、AGC控制子模块、MFC/MGC控制子模块发送开始使能；AGC控制子模块、AFC 控制子模块负责接收监控子模块的使能命令，在收到多通道模拟下变频器应答后再不停地发送相应的码值，每次发送码值前检测是否收到上次多通道模拟下变频器的应答；MFC/MGC控制子模块负责接收监控子模块的使能命令，转发给多通道模拟下变频器；三个FIFO分别存储AFC、AGC和MFC/MGC控制子模块传送出来的数据帧；排队选择子模块对要发送的数据帧进行排队，确定数据帧的传送顺序；数据缓存器FIFO_OUT存储需要立即发送的数据帧；数据缓存器 FIFO_IN存储多通道模拟下变频器的应答数据帧；应答解析使能子模块对多通道模拟下变频器的应答进行解析并产生相应的应答使能；软件复位子模块对数字中频测角接收机复位。

参照图4，利用本发明单脉冲雷达数字中频接收机进行测角的步骤如下：

步骤1.数字正交插值

参照图5，本步骤的具体实现如下：

(1a)将中频模拟信号经过带通滤波器BPF后进入ADC，通过ADC采样的中频数字实信号分别与正交的数字本振相乘，移频到基带；

(1b)采用低通滤波器滤除频谱中的镜频分量，其中低通滤波器采用32阶 FIR滤波器，得到I路和Q路基带数字信号I(t_n)和Q(t_n)。

步骤2.幅相误差校正

参照图6，本步骤的具体实现如下：

(2a)对各通道接收到的数据同时进行FFT变换，变换到频域；

(2b)从各通道的频域结果中任选一路为参考数据，记录该通道信号频点处频谱峰值；

(2c)用参考数据的频谱峰值去除各通道相应频点处的频谱峰值，记录得到的系数，该系数对应各通道的幅相误差系数，最后将幅相误差系数存放到FPGA 的ROM存储器内；

(2d)导出ROM存储器中的幅相误差校正系数，将该系数乘以基带数字复信号，得到校正后的基带数字信号，完成幅相误差校正。

步骤3.自动增益控制

参照图7，本步骤的具体实现如下：

(3a)FPGA将下变频后的基带复信号取1路样本，因为是以和通道为参考通道，所以取和通道的基带复信号为样本；

(3b)对和通道的I、Q两路数据构成的复数信号C＝I+j*Q做FFT，得和通道的当前信号和噪声功率；

(3c)将平均噪声功率与ROM内存放的AGC表逐一扫描比较，找出与和通道当前功率所对应的AGC码值；

(3d)将AGC码值通过串口发给多通道模拟下变频器，控制多通道模拟下变频器，同时调节三个通道的增益，实现自动增益控制并保证三个通道的增益响应一致。

步骤4.联合完成测角和自动频率控制

参照图8，本步骤的原理是：首先要产生两个在同一个角平面的同时波束，然后将两个波束同时接收的信号进行处理，从而输出一个只与目标相对天线视轴偏离大小和方向有关，而与信号绝对值大小无关的单脉冲角偏离信号。这个单脉冲角偏离信号用来对角度偏离的大小及方向进行估值，或通过角伺服系统驱动天线波束，对目标进行连续跟踪。针对和、差单脉冲系统为了使差支路输出只与目标偏差差波束中心的角度有关，从而提取目标的角度信息，差支路输出必须用和支路输出进行归一。目标偏离差波束中心的方向与和、差两路信号之间的相对相位有关。如果差支路信号与和支路信号同相，则取正，否则取负。

假设和支路输出信号的幅度为Σ，相角为θ_Σ，方位差支路输出信号的幅度为 A，相角为θ_A，俯仰差支路输出信号的幅度为E，相角为θ_E，计算出方位角误差θ_t和俯仰角误差为：

对于方位角误差当|θ_Σ-θ_A|＜90°时θ_t取正号，当|θ_Σ-θ_A|＞90°时θ_t取负号。对于俯仰角误差当|θ_Σ-θ_E|＜90°时取正号，当|θ_Σ-θ_E|＞90°时取负号。

由角误差和目标绝对角度之间的关系可得目标的方位角为：θ＝θ₀+σ*θ_t，目标俯仰角为：式中θ₀是方位差波束中心指向，σ代表θ_t的符号，是俯仰差波束中心指向，σ代表的符号。

根据上述原理，参照图9，本步骤的具体实现如下：

(4a)FPGA将校正后的3路基带数字复信号各取8192个点写入FIFO，每个通道建立两个FIFO，从而实现乒乓存储，使得整个流程可以流水操作；

(4b)FPGA将三通道的FIFO中的采样样本数据做FFT，确定信号频谱峰值和峰值所在位置，记和通道谱峰所在相位位置为θ_Σ，谱峰峰值为Σ；记方位差通道谱峰所在相位位置为θ_A，谱峰峰值为A；记俯仰差谱峰所在相位位置为θ_E,谱峰峰值为E；

(4c)根据公式和FPGA分别计算出此时目标的方位角误差和俯仰角误差，同时从和通道FFT后得到的频谱中找到谱峰所在频点，该频点值就是和通道信号对应的频率值；

(4d)FPGA将记录的和通道信号频率值与存储的AFC表逐一扫描比较，找出与当前频率值相对应的AFC码，FPGA得到方位、俯仰角误差信息和AFC 码后返回(4b)，同时执行步骤5；

步骤5.传送AGC码、AFC码和角误差信息

参照图10，本步骤的具体实现如下：

(5a)FPGA发送给伺服分系统收到的角误差信息并检测是否有接口分系统的请求发送信号，如果有则进行请求信号判断，如果没有则等待请求发送信号；

(5b)判断请求信号是MGC/MFC命令还是AGC、AFC码值，如果是 MGC/MFC命令，执行步骤(5c)；如果是只是AFC码值或只是AGC码值，执行步骤(5d)；如果同时有AGC码和AFC码，执行步骤(5e)；

(5c)如果请求信号仅是MGC/MFC命令，数字中频测角接收机按接口分系统命令发送顺序将命令转发给多通道模拟下变频器，调节多通道模拟下变频器的增益或本振频率；如果请求信号是MGC/MFC命令和AGC码或MGC/MFC命令和AFC码，则发送MGC/MFC指令给多通道模拟下变频器，执行步骤(5f)；

(5d)FPGA发送相应的AFC码或AGC码给多通道模拟下变频器，返回步骤(5a)；

(5e)对AGC码、AFC码进行排队，先传送AFC码值给多通道模拟下变频器，控制多通道模拟下变频器调节本振频率，然后执行步骤(5f)；

(5f)判断赋值变量Two、Two1、Two2，该Two代表同时有AGC码和AFC 码时的排队状况，该Two1代表同时有MFC命令和AGC码时的排队状况，该Two2代表同时有MGC命令和AFC码的排队状况，当Two＝1时，判断有AFC 应答，并将AGC码发送给多通道模拟下变频器，否则等待；当Two1＝1时，判断有MFC应答，并将AGC码发送给多通道模拟下变频器，否则等待；当Two2＝1 时，判断有MGC应答，并将AFC码发送给多通道模拟下变频，否则等待；如果三个变量全为0，则MGC/MFC命令或AGC、AFC码值传送完毕，返回步骤 (5a)。

以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。