阅读说明：本技术 Vcsel芯片及其制造方法 (VCSEL chip and manufacturing method thereof ) 是由 郭铭浩 陈信男 王立 李念宜 王朝成 田志伟 于 2020-12-21 设计创作，主要内容包括：本申请提供一种VCSEL芯片及其制造方法。所述VCSEL芯片包括多个相互串联的子芯片,每个所述子芯片包括预设数量的VCSEL单元,所述子芯片之间具有预防各所述子芯片产生的热量对其相邻的子芯片的输出光功率产生影响的预设间距,通过这样的配置,所述VCSEL芯片能够在相对较小的电流驱动下,实现较大的光功率输出,并且,所述VCSEL芯片具有良好的高温表现能力。(The application provides a VCSEL chip and a manufacturing method thereof. The VCSEL chip comprises a plurality of sub-chips which are connected in series, each sub-chip comprises a preset number of VCSEL units, a preset distance is reserved between the sub-chips, and the preset distance prevents heat generated by each sub-chip from influencing the output optical power of the adjacent sub-chips.)

具体实施方式

以下说明书和权利要求中使用的术语和词不限于字面的含义，而是仅由本申请人使用以使得能够清楚和一致地理解本申请。因此，对本领域技术人员很明显仅为了说明的目的而不是为了如所附权利要求和它们的等效物所定义的限制本申请的目的而提供本申请的各种实施例的以下描述。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

虽然比如“第一”、“第二”等的序数将用于描述各种组件，但是在这里不限制那些组件。该术语仅用于区分一个组件与另一组件。例如，第一组件可以被称为第二组件，且同样地，第二组件也可以被称为第一组件，而不脱离发明构思的教导。在此使用的术语“和 /或”包括一个或多个关联的列出的项目的任何和全部组合。

在这里使用的术语仅用于描述各种实施例的目的且不意在限制。如在此使用的，单数形式意在也包括复数形式，除非上下文清楚地指示例外。另外将理解术语“包括”和/或“具有”当在该说明书中使用时指定所述的特征、数目、步骤、操作、组件、元件或其组合的存在，而不排除一个或多个其它特征、数目、步骤、操作、组件、元件或其组的存在或者附加。

示意性VCSEL芯片

根据本申请实施例的VCSEL芯片10包括多个相互串联的子芯片，每个所述子芯片包括预设数量的VCSEL单元100，所述子芯片之间具有预防各所述子芯片产生的热量对其相邻的子芯片的输出光功率产生影响的预设间距，通过这样的配置，所述VCSEL芯片10能够在相对较小的电流驱动下，实现较大的光功率输出，并且，所述VCSEL芯片10具有良好的高温表现能力。所述VCSEL芯片10的高温表现能力表示：所述VCSEL芯片10处于高温环境下，其光功率能够稳定输出，不会出现功率骤降(power drop)的现象。

特别地，在本申请实施例中，所述VCSEL芯片10能够在相对较小的电流驱动下，实现较大的光功率输出，并且，所述VCSEL芯片10 具有良好的高温表现能力。

以下以所述VCSEL芯片10包括两个子芯片为示例，说明所述 VCSEL芯片10。

如图1A和1B所示，在本申请实施例中，所述VCSEL芯片10包括基底13、成型于所述基底13的第一子芯片11和第二子芯片12、以及，电导通图案14，其中，所述第一子芯片11包括预设数量的 VCSEL单元100以形成第一发光区域110，所述第二子芯片12包括预设数量的VCSEL单元100以形成第二发光区域120，所述电导通图案14串联所述第一子芯片11和所述第二子芯片12。特别地，在本申请实施例中，所述第一子芯片11和所述第二自芯片包括所述VCSEL单元100的数量的范围为。在本申请实施例中，所述基底13 可以由导电材料制成或者由不导电的材料制成，也就是，所述基底13 可以是导电基底13也可以是不导电基底13，对此，并不是本申请所局限。

如图1A所示，在本申请实施例中，所述第一子芯片11进一步包括用于导通所述第一发光区域110的P电极111和N电极112，其中，当所述P电极111和所述N电极112被导通后，所述第一发光区域110内的VCSEL单元100被导通以产生激光。所述第二子芯片12进一步包括用于导通所述第二发光区域120的P电极121和N 电极122，其中，当所述P电极121和所述N电极122被导通后，所述第二发光区域120内的VCSEL单元100被导通以产生激光。值得一提的是，在本申请实施例中，所述第一子芯片11和所述第二子芯片12的VCSEL单元100可以被实施为正面出光的VCSEL单元100，也可以是背面出光的VCSEL单元100，对此，并不为本申请所局限。

进一步地，在本申请实施例中，所述电导通图案14电连接所述第一子芯片11的P电极111至所述第二子芯片12的N电极122，或者，电连接所述第一子芯片11的N电极112至所述第二子芯片12 的P电极121，通过这样的方式，可导通地串联所述第一子芯片11 和所述第二子芯片12。也就是说，在本申请实施例中，所述电导通图案14包括正电极141和负电极142，其中，所述正电极141可以是所述第一子芯片11的P电极111或是所述第二子芯片12的P电极121，所述负电极142可以是所述第一子芯片11的N电极112 或者所述第二子芯片12的N电极122，当外部电源施加于所述电导通图案14的所述正电极141和所述负电极142时，相互串联的所述第一子芯片11和所述第二子芯片12被同时导通。

值得一提的是，根据本申请实施例的所述VCSEL芯片10也可以实现分区点亮的效果，例如，单独让所述第一子芯片11或所述第二子芯片12导通，或者，让所述第一子芯片11和所述第二子芯片12 同时导通。

由于所述第一子芯片11和所述第二子芯片12使用串联的方式进行互通，因此，对所述第一子芯片11和所述第二子芯片12的区域划分非常重要的。相应地，如图1A和1B所示，在本申请实施例中，在所述第一子芯片11和所述第二子芯片12之间设有电隔离区15，其中，所述电隔离区15通过离子布置的方式形成于每两个所述子芯片之间，以通过所述电隔离区15将所述第一子芯片11和所述第二子芯片12在所述基底13上进行区域划分。更具体地，在本申请实施例中，所述电隔离区15在所述第一子芯片11和所述第二子芯片 12之间向下延伸至所述基底13，以划分所述第一子芯片11和所述第二子芯片12，防止所述第一子芯片11和所述第二子芯片12之间发生短路。

进一步地，如图1A和1B所示，在本申请实施例中，包括多个 VCSEL单元100的所述第一发光区域110和包括多个VCSEL单元100 的所述第二发光区域120之间具有预设间距，使得在所述第一发光区域110和所述第二发光区域120同时发光时，所述第一发光区域 110产生的热量不会影响所述第二发光区域120内所述VCSEL单元 100的光功率输出特性，所述第二发光区域120产生的热量不会影响所述第一发光区域110内所述VCSEL单元100的光功率输出特性。特别地，在本申请实施例中，所述第一反光区域110与所述第二发光区域120之间的所述预设距离大于获得等于4um，所述电隔离区15 的宽度范围为：1nm至100um。

并且，在本申请实施例中，所述VCSEL芯片10所包含的VCSEL 单元100的数量范围为4颗至2000颗，每一所述子芯片(即，所述第一子芯片11与所述第二子芯片12)包含的所述VCSEL单元100 的数量范围为100颗至750颗，优选地，所述VCSEL芯片包含的VCSEL 单元100的总数量范围为400颗至1500颗，以能够获得平均输出功率为3W至15W的产品。如果所述VCSEL芯片10的形状和尺寸被设定为1.5mm*1.5mm的正方形配置，所述VCSEL芯片10的输出功率范围优选地被设置为3W至15W。

更具体地，在本申请实施例中，当所述VCSEL芯片10使用单节外延片以及包括两个所述子芯片时,所述VCSEL芯片10的输入电流与其输出功率之间的关系为：输入电流为1.55A，可获得输出峰功率为3W；输入电流为7.25A，可获得输出峰功率为15W。相应地，应可以理解，如果对于所述VCSEL芯片10的功率需求愈大，即，其包含的VCSEL单元100的数量越大，对于所述VCSEL芯片10的应用更为有利，其能输出更大的功率。例如，当所述VCSEL芯片10使用单节外延片以及包括三个所述子芯片时,所述VCSEL芯片10的输入电流与其输出功率之间的关系为：输入电流为1.3A，可获得输出峰功率为3W；输入电流为5.25A，可获得输出峰功率为15W。再如，当所述VCSEL芯片10使用三节外延片以及包括两个所述子芯片时,所述VCSEL芯片10的输入电流与其输出功率之间的关系为：输入电流为0.6A，可获得输出峰功率为3W；输入电流为2.9A，可获得输出峰功率为15W。

应可以理解，在本申请实施例中，所述VCSEL芯片10性能与制备过程与所述VCSEL单元100的结构密不可分。

图2图示了根据本申请实施例的所述VCSEL芯片10的VCSEL单元100的一种示例的示意图。如图2所示，在该示例中，图2所示意的所述VCSEL单元100为常规的具有台面结构的氧化性VCSEL单元 100，其自下而上包括衬底01、缓冲层02、N型掺杂的DBR 03、有源区04、限制层05、P型掺杂的DBR 06和欧姆接触层07，其中，所述有源区04被夹设在所述P型掺杂的DBR 06和所述N型掺杂的 DBR 03之间，以形成共振腔。进一步地，在所述衬底01的下表面形成N电极09、以及，在所述欧姆接触层07的上表面形成P电极08。

在工作过程中，只需要满足以下两个条件，所述VCSEL单元100 就能实现激光激发：(1)粒子数反转过程：在所述有源区04内存在粒子数反转，使激光媒质提供的增益足够超过损耗的情况下，当电流通过所述第一电极09和所述第二电极08注入时，光强将持续增加，处于高能态导带底的电子跃迁到处于低能带时，随着特定波长的光在所述P型掺杂的DBR 06和所述N型掺杂的DBR 03之间来回反射，放大过程不断重复，便形成了激光；(2)谐振腔：由所述P型掺杂的 DBR 06和所述N型掺杂的DBR 03和增益介质组成的，是产生激光的主要条件之一，谐振腔的主要作用在于在所述有源区04内产生的光，在所述P型掺杂的DBR 06和所述N型掺杂的DBR 03之间来回反射时，形成多次光能反馈提供一个空腔，是受激辐射在其中得到多次反馈而形成激光振荡，在被导通后，所述VCSE单元100能够投射出激光。

值得一提的是，在本申请实施例中，所述VCSEL单元100的各层材料的选型并不为本申请所局限。例如，在本申请实施例中，所述衬底01可包括但不限于硅衬底，蓝宝石衬底和砷化钾衬底等；所述 P型掺杂的DBR 06和所述N型掺杂的DBR 03的材料，包括但不限于：InGaAsP/InP、AlGaInAs/AlInAs、AlGaAsSb/AlAsSb、GaAs/AlGaAs、 Si/MgO和Si/Al2O3等。

应可以理解，在本申请实施例中，各所述VCSEL单元100的所述衬底01形成所述VCSEL芯片的基底13。或者说，各所述VCSEL单元100共同衬底01，以形成所述基底13。

特别地，在该示例中，所述VCSEL单元100的发光孔径的范围为 5um至30um，优选地，该发光孔径的范围为8um至18um。

图3图示了根据本申请实施例的所述VCSEL单元100的另一示意图，其中，图3示意的所述VCSEL单元100为外腔式VCSEL单元100，其包括有源区14A，所述有源区14A被设定于形成第一反射器13A的第一半导体区域和形成第二反射器16A的第二半导体区域之间。所述有源区14A包括量子阱，其可以由AlInGaAs(例如，AlInGaAs、GaAs、 AlGaAs和InGaAs)、InGaAsP(例如，InGaAsP、GaAs、InGaAs、GaAsP 和GaP)、GaAsSb(例如，GaAsSb、GaAs和GaSb)、InGaAsN(例如， InGaAsN、GaAs、InGaAs、GaAsN和GaN)或者AlInGaAsP(例如， AlInGaAsP、AlInGaAs、AlGaAs、InGaAs、InGaAsP、GaAs、InGaAs、 GaAsP和GaP)制成，所述有源区14A还可以通过其他用于形成量子阱层组合物制成。

所述第一反射器13A和所述第二反射器16A分别包括由不同折射率材料的交替层组成的系统，该系统形成分布式布拉格反射器 (Distributed Bragg Reflector)。所述交替层的材料选择取决于所需激光的工作波长。例如，在一个示例中，所述第一反射器13A和所述第二反射器16A可以由高铝含量的AlGaAs和低铝含量的AlGaAs的交替层形成。特别地，在该示例中，所述第一反射器13A为N型掺杂的分布式布拉格反射器，即，N-DBR，所述第二反射器14A为P型掺杂的分布式布拉格反射器，即P-DBR。

如图3所示，所述VCSEL单元100还包括电连接于所述第二反射器16A的上表面的第一电极17A、电连接于所述第二反射器16A的上表面裸露部分的第二电极18A，以及，覆盖所述第一台面的至少一部分、所述第二台面的至少一部分、所述第一反射器13A的上表面中被裸露部分的至少一部分和所述第二反射器16A的上表面的至少一部分的绝缘层。

在操作过程中，将操作电压施加到所述VCSE单元100的第一电极17A和第二电极18A以在半导体结构中产生电流，其中，该电流被形成于所述有源区14A上方的氧化限制层15A限制流向，其最终被导入半导体结构的中间区域，以使得在所述有源区14A的中间区域产生激光。

如图3所示，所述有源区14A被夹设在所述第一反射器13A和所述第二反射器16A之间，以形成共振腔，其中，光子在被激发后在所述共振腔内来回反射不断重复放大以形成激光振荡，从而形成了激光。特别地，在本申请实施例中，所述第一反射器13A和所述第二反射器16A被配置以使得激光在所述共振腔内振荡后，从所述第一反射器13A处出射。为了便于理解和说明，在本申请实施例中，将设定于所述第一反射器13A和所述第二反射器16A之间的共振腔定义为“内腔”。

进一步地，所述外腔式VCSEL单元100还包括形成于所述衬底 12A的下表面的反射层11A，以在所述反射层11A和所述第一反射器 13A之间形成第二振荡腔。为了便于理解和说明，这里，将所述第二振荡腔定义为“外腔”。具体来说，从所述第一反射器13A出射的激光能够进一步地在外腔内进一步发生振荡，以提高最终从所述外腔式 VCSEL单元100的底表面出射的激光的光学性能。更明确地，所述外腔式VCSEL单元100具有较高的输出功率和较高的亮度。

应可以理解，相较于图2所示意的所述VCSEL单元100，所述外腔式VCSEL单元100相当于多了一个振荡腔,因此，所述外腔式VCSEL 单元100的具有相对更长的光学腔长(光子从激发到出光的过程中在所述外腔式VCSEL单元100内运动的总路程)。也因此，相较于图 2所示意的所述外腔式VCSEL单元100，所述外腔式VCSEL单元100 具有较高的输出功率和较高的亮度。

特别地，在该示例中，所述VCSEL单元100的发光孔径的范围为 5um至30um，优选地，该发光孔径的范围为8um至18um。

应注意到，在如图2和图3所示意的所述VCSEL单元100中，其仅具有一个PN结，应可以理解，在本申请其他示例中，所述VCSEL 单元100也可以被实施为包括多个PN的VCSEL单元100，对此，并不为本申请所局限。

以下以所述VCSEL单元100为常规的具有台面结构的氧化型 VCSEL为示例，说明本申请实施例的所述VCSEL芯片10的制备过程。

首先，形成一基底13；

接着，通过诸如金属沉积工艺在所述基底13上形成外延结构，其中，所述外延结构自上而下包括所述衬底01、所述缓冲层02、所述N型掺杂的DBR 03、所述有源区04和所述P型掺杂的DBR 06，其中，所述有源区04被夹设在所述P型掺杂的DBR 06和所述N型掺杂的DBR03之间，以形成共振腔。

接着，通过蚀刻工艺(例如，光学蚀刻或者化学蚀刻工艺)蚀刻所述外延结构以形成台面结构；

然后，氧化所述台面结构，以形成在所述有源区上方形成所述限制层；

然后，通过电连接结构按照预设区域分布电连接预设区域内的 VCSEL单元100，以形成所述第一子芯片11和所述第二子芯片12，其中，所述第一子芯片11和所述第二子芯片12之间具有预设间距。

接着，通过离子布植工艺在所述第一子芯片11和所述第二子芯片12之间形成电隔离区15；

然后，通过所述电导通图案14串联所述第一子芯片11和所述第二子芯片12。

值得一提的是，在所述VCSEL芯片10的制备过程中，当所述 VCSEL单元100被实施为其他结构的VCSEL单元100时，所述VCSEL 芯片10的制备过程需做一些自适应调整，对此，不再赘述。

图4图示了根据本申请实施例的所述VCSEL芯片10的另一示意图，其中，图4图示了所述第一子芯片11与所述第二子芯片12的另一种电隔离方式。如图4所示，在该变形实施例中，所述电隔离区 15被实施为隔离槽，其通过蚀刻工艺形成于所述第一子芯片11和所述第二子芯片12之间。特别地，在该变形实施例中，所述电隔离区 15从所述第一子芯片11和所述第二子芯片12中间处向下凹陷并延伸至所述基底13。

值得一提的是，虽然，以所述VCSEL芯片10包括第一子芯片11 和第二子芯片12为示例，本领域普通技术人员应可以理解，在本申请其他示例中，所述VCSEL芯片10能包括更多数量的子芯片，以形成更多数量的发光区域，例如，在如图5所示意的所述VCSEL芯片10中，所述VCSEL芯片10进一步包括与所述第一子芯片11和所述第二子芯片12串联的第三子芯片16，其中，所述第三子芯片形成第三发光区域160。

值得一提的是，当所述VCSEL芯片10包括更多数量的子芯片时，其能够以相对更小的电流获得更大的输出功率。

应注意到，在如图1A和1B所示意的所述VCSEL芯片10中，所述电导通图案14的所述正电极141和所述负电极142形成于所述 VCSEL芯片10的同一侧表面，即，所述VCSEL芯片10的上表面或者下表面。这样的结构配置，有利于对所述VCSEL芯片10的封装方案的实施。当然，在本申请其他示例中，所述电导通图案14的所述正电极141和所述负电极142也可以分别被设置于所述VCSEL芯片 10的相对的侧表面，例如，在如图6A至图6C所示意的所述VCSEL芯片10中，所述电导通图案14的所述正电极141形成于所述VCSEL 芯片10的上表面，所述电导通图案14的所述负电极142形成于所述VCSEL芯片10的下表面，对此，并不为本申请所局限。

综上，基于本申请实施例的所述VCSEL芯片10被阐明，包括多个相互串联的子芯片，每个所述子芯片包括预设数量的VCSEL单元 100，通过这样的配置，所述VCSEL芯片10能够在相对较小的电流驱动下，实现较大的光功率输出，并且，所述VCSEL芯片10具有良好的高温表现能力。

相应地，根据本申请实施例的所述VCSEL芯片10，至少具有如下优势：

1、低电流输入，大功率输出，对于周边驱动器电路设计有利。

2、能够避开多PN结高温特性不佳的状况。

3、能避开多PN结内部外延结构困难点。

4、分割区域的方式，可以使用离子布植工艺与蚀刻工艺达成。

5、不同发光区域之间的划分与现行代工厂工艺相辅，能够在工艺代工厂一条龙完成。

6、所述VCSEL芯片10适用于作为结构光源、IToF光源、DTOF 光源与散斑光源应用等。

7、所述VCSEL芯片10对于VCSEL单元100的外延结构不设限，其包括单PN结、多PN结等。

8、所述VCSEL芯片10可制作成阴极与阳极共面，有利于未来 Flip chip等封装方式。

9、所述VCSEL芯片10可制作成阴极与阳极不共面，与现行许多消费性产品相一致。

10、非常有利于未来AR应用、测距应用、光学雷达扫描仪。

以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。

本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。

还需要指出的是，在本申请的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。

提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。

为了例示和描述的优势已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。