阅读说明：本技术 一种多波束毫米波相控阵芯片及制造方法 (Multi-beam millimeter wave phased array chip and manufacturing method thereof ) 是由 邹光南 朱进宇 王艳峰 于 2020-06-05 设计创作，主要内容包括：本发明公开了一种多波束毫米波相控阵芯片及制造方法。芯片包括N个天线连接端、N个可逆的<Image he="127" wi="117" file="DDA0002526833140000011.GIF" imgContent="drawing" imgFormat="GIF" orientation="portrait" inline="no"></Image>的第一耦合器、多个移相衰减器、M个可逆的<Image he="128" wi="106" file="DDA0002526833140000012.GIF" imgContent="drawing" imgFormat="GIF" orientation="portrait" inline="no"></Image>的第二耦合器、M个信号连接端；<Image he="120" wi="71" file="DDA0002526833140000013.GIF" imgContent="drawing" imgFormat="GIF" orientation="portrait" inline="no"></Image>个频率的K个极化方向波束传输至M个信号连接端,信号连接端与第二耦合器的第一端一一对应连接；N个第一耦合器分为K组,每组传输一种极化方向波束；同种极化方向波束传输通道上的第一耦合器的第二端与第二耦合器的第二端之间分别连接一个移相衰减器；当为发射芯片时,还包括N个功率放大器；当为接收芯片时,还包括N个低噪声放大器。同一极化方向的不同载波频率波束共用与阵元对应的同一功率放大器或低噪声放大器,减少功率放大器或低噪声放大器数量,提高了相控阵芯片集成度。(The invention discloses a multi-beam millimeter wave phased array chip and a manufacturing method thereof. The chip comprises N antenna connection ends and N reversible terminals A plurality of phase-shift attenuators, M reversibility The second coupler, M signal connection terminals; k polarization direction wave beams of each frequency are transmitted to M signal connecting ends, and the signal connecting ends are connected with the first ends of the second couplers in a one-to-one correspondence mode; n number ofThe first coupler is divided into K groups, and each group transmits a polarized beam; a phase-shifting attenuator is respectively connected between the second end of the first coupler and the second end of the second coupler on the wave beam transmission channel with the same polarization direction; when the chip is a transmitting chip, the chip also comprises N power amplifiers; when the receiving chip is used, the receiving chip also comprises N low noise amplifiers. Different carrier frequency wave beams in the same polarization direction share the same power amplifier or low noise amplifier corresponding to the array element, so that the number of the power amplifiers or low noise amplifiers is reduced, and the integration level of the phased array chip is improved.)

一种多波束毫米波相控阵芯片及制造方法

技术领域

本发明涉及集成电路技术领域，特别是涉及一种多波束毫米波相控阵芯片及制造方法。

背景技术

毫米波段信号波长短、衰减大，但同时波束窄，具有良好的指向性，与相控阵易于实现波束扫描、波束赋形的特点相得益彰，因此毫米波通信通常采用相控阵技术，以获得高等效全向辐射功率(EIRP)、高天线增益温度噪声比(G/T)、宽波束扫描、良好的波束特性。

毫米波相控阵通信当前仍面临设计难度大、系统复杂、成本高、功耗大、散热难及布阵困难等问题，这些技术挑战和限制极大程度的影响了毫米波相控阵技术的广泛应用。特别是对体积、功耗及业务服务能力有严格要求的产品，相控阵技术既极具性能吸引力又存在诸多技术难点待攻克，尤其是受限于相控阵波束赋形芯片难以实现高集成度、小型化条件限制，因此目前兼具低功耗、宽带多波束毫米波相控阵载荷极为少见。

目前，相控阵波束赋形分为数字波束赋形和模拟波束赋形，现有技术条件下，毫米波相控阵采用模拟波束赋形更具可实现性，成为主要波束赋形方式。对于宽带频率/极化复用、多波束、宽带扫描需求的大规模相控阵，波束赋形芯片既更为重要又难以实现。因此，寻求有效的高集成波束赋形相控阵芯片实现方法，成为多波束毫米波相控阵技术应用的关键。

发明内容

本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种多波束毫米波相控阵芯片及制造方法。

为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种多波束毫米波相控阵芯片，包括N个天线连接端、N个可逆的

的第一耦合器、多个移相衰减器、M个可逆的

的第二耦合器、M个信号连接端；所述K表示波束的极化方向数量，为正整数；

为正整数；

为正整数；

个频率的K个极化方向波束分别传输至M个信号连接端，信号连接端与第二耦合器的第一端一一对应连接；N个第一耦合器分为K组，每组传输一种极化方向波束；同种极化方向波束传输通道上的第一耦合器的第二端与第二耦合器的第二端之间分别连接一个移相衰减器；当所述多波束毫米波相控阵芯片作为发射芯片时，还包括N个功率放大器，天线连接端与功率放大器的输出端一一对应连接，功率放大器的输入端与第一耦合器的第一端一一对应连接；当所述多波束毫米波相控阵芯片作为接收芯片时，还包括N个低噪声放大器，天线连接端与低噪声放大器的输入端一一对应连接，低噪声放大器的输出端与第一耦合器的第一端一一对应连接。

上述技术方案的有益效果为：同一极化方向的不同载波频率的波束共用与阵元对应的同一功率放大器或低噪声放大器，能最大程度减少功率放大器或低噪声放大器数量，降低功耗及减少面积和成本，提高了相控阵芯片的集成度；利用第一耦合器和第二耦合器的可逆性，第一耦合器和第二耦合器既可以作为功分器也可以作为合路器，使芯片发射芯片和接收芯片在生产中只需较小的改动结构，降低了研发和加工成本；可实现一种或多种极化方向的多波束发射或接收。

在本发明的一种优选实施方式中，所述K为1或2或4；当所述K为2时，波速极化方向包括水平极化和垂直极化，或者波速极化方向包括左旋圆极化和右旋圆极化；当所述K为4时，波速极化方向包括水平极化、垂直极化、左旋圆极化和右旋圆极化。

上述技术方案的有益效果为：提供了常用的极化方向选择。

在本发明的一种优选实施方式中，所述第一耦合器为的变压器；和/或所述第二耦合器为

的变压器。

上述技术方案的有益效果为：便于实现第一耦合器和第二耦合器可逆。

在本发明的一种优选实施方式中，当所述多波束毫米波相控阵芯片作为发射芯片时，所述第一耦合器作为路合一的合路器，全部或部分第一耦合器的初级线圈分别与一个移相衰减器的输出端连接并作为所述移相衰减器的输出匹配电路，所述第二耦合器作为一分的功分器，全部或部分第二耦合器的次级线圈分别与一个移相衰减器的输入端连接并作为所述移相衰减器的输入匹配电路；或者当所述多波束毫米波相控阵芯片作为接收芯片时，所述第一耦合器作为一分

的功分器，全部或部分第一耦合器的次级线圈分别与一个移相衰减器的输入端连接并作为所述移相衰减器的输入匹配电路，所述第二耦合器作为路合一的合路器，全部或部分第二耦合器的初级线圈分别与一个移相衰减器的输出端连接并作为所述移相衰减器的输出匹配电路。

上述技术方案的有益效果为：采用变压器结构的第一耦合器与第二耦合器电路，巧妙地将变压器的一部分作为移相衰减器的输入/输出匹配一部分，实现电路复用，减小面积，通过等效变换等形式，形成功率网络功能电路与移相衰减器匹配电路有机融合，减少面积大的匹配器件数量；既有利于移相衰减器阵列化布局，变压器作为二维移相衰减器阵列的纽带和关键，又利用了变压器本身结构紧凑、面积小的优点，提高了相控阵芯片的集成度。

在本发明的一种优选实施方式中，当多波束毫米波相控阵芯片作为发射芯片时，全部或部分第一耦合器的次级线圈还作为功率放大器的输入匹配电路；当多波束毫米波相控阵芯片作为接收芯片时，全部或部分第一耦合器的初级线圈还作为低噪声放大器的输出匹配电路。

上述技术方案的有益效果为：电路元件进一步复用，进一步减小面积，能进一步提高相控阵芯片的集成度。

在本发明的一种优选实施方式中，所述N个第一耦合器、M个第二耦合器和移相衰减器位于芯片本体的中心区域，N个天线连接端、M个信号连接端、以及N个功率放大器或N个低噪声放大器位于芯片本体的四周，所述N个功率放大器或N个低噪声放大器分别与N个天线连接端一一对应靠近设置。

上述技术方案的有益效果为：将具有高度重复性的多波束移相衰减器、第一耦合器、第二耦合器置于版图中心，便于版图高密度、紧凑设计，重复单元的电路易于提高版图密度，实现了版图最小化。

在本发明的一种优选实施方式中，N个天线连接端位于芯片本体对立的两侧，连接同一阵元且传输的波束极化方向相对的两个天线连接端对立设置；M个信号连接端位于芯片本体另外对立的两侧，传输的波束为同一频率但极化方向相对的两个信号连接端对立设置。

上述技术方案的有益效果为：天线连接端和信号连接端分列四周(即输入输出端口)，输入奇偶对立，输出奇偶对立，分立不同两边，将移相衰减器阵列等效形成二维矩阵，对称性分布，能够使得版图对称性最优化，从而提高集成度。

在本发明的一种优选实施方式中，所述第一耦合器为

的微带线变压器，所述第二耦合器为

的微带线变压器；N个第一耦合器的第一端微带线和M个第二耦合器的第一端微带线纵横交错构成网格阵列，在上边和右边传输同种极化方向波束的网格内设有一个移相衰减器，所述网格的上边设有连接移相衰减器的第一端的第二耦合器的第二端微带线，所述网格的右边设有连接移相衰减器的第二端的第一耦合器的第二端微带线。

上述技术方案的有益效果为：将第一耦合器、第二耦合器以及移相衰减器构成M×N的二维阵列形式，很大程度地减小了面积，增加结构的紧凑性，微带线作为二维移相衰减器矩阵的纽带和关键，以及作为连接输入输出的纽带和关键，减少了大面积无源器件使用，巧妙地提高了相控阵核心电路集成度。

在本发明的一种优选实施方式中，所述天线连接端设有第一巴伦匹配电路；和/或所述信号连接端设有第二巴伦匹配电路。

上述技术方案的有益效果为：最后充分利用硅基工艺优点和毫米波电磁场特性，采用有源电路代替大面积无源电路，采用复杂电磁耦合器件巴伦代替大面积的平面螺旋电感，能够进一步减小面积，提高芯片集成度。

为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种多波束毫米波相控阵芯片制造方法，包括：步骤S1，基于相控阵工作频率f_c、天线等效直径D、等效全向辐射功率EIRP、波束扫描角为θ₀，在满足无栅瓣要求下获得阵元数目N'和单个发射阵元输出功率P_e，所述阵元数目N'为：N'＝INT[0.58(D/d)²-2]*γ*ξ；所述单个发射阵元输出功率P_e为：其中，INT[x]表示对x向下取整；d表示满足无栅瓣的阵元间距，

c为真空光速；γ为阵列稀疏因子；ξ为阵列天线孔径利用率；G_a表示阵列增益，G_a＝10*lg(N')+G_e-L_ohmic-L_scan，G_e表示阵元增益，L_ohmic和L_scan分别表示欧姆损耗与扫描损耗；步骤S2，根据要求的独立波束数量M、波束的极化方向数量K和阵元数目N'，得到功率放大器或低增益放大器的数量为K*N'，天线连接端的数量为K*N'，信号连接端的数量为M，K*N'个可逆的的第一耦合器、M个可逆的

的第二耦合器；获取单芯片集成的通道数目N_p为：其中，M_k表示第k种极化方向的波束数目，Q_k表示M_k对应的天线连接端数量；N_p为芯片中移相衰减器数量；步骤S3，根据步骤S2中获取的芯片内各器件的数量，按照本发明所述的芯片结构生产多波束毫米波相控阵芯片。

上述技术方案的有益效果为：除具有本发明所述的相控阵芯片的有益效果外，还具有利用硅基工艺优点和毫米波电磁场特性，从芯片架构、电路设计、版图设计多个维度，通过电路复用、功能电路与匹配电路一体化设计、输入输出形成二维波束阵列和采用三维电磁耦合方式，实现了相控阵波束赋形芯片高集成度、低功耗的有益效果。

附图说明

图1是本发明一

具体实施方式

中M路输入N路输出毫米波相控阵芯片结构示意框图；

图2是本发明一具体实施方式中N路输入M路输出毫米波相控阵芯片结构示意框图；

图3是本发明在一种双极化方向应用中多波束复用功率放大器结构示意图。

附图标记：

1天线连接端；2信号连接端；3第一耦合器；4第二耦合器；5移相衰减器。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

本发明提供了一种多波束毫米波相控阵芯片，在一种优选实施方式中，如图1和图2所示，相控阵芯片包括N个天线连接端1、N个可逆的的第一耦合器3、多个移相衰减器5、M个可逆的的第二耦合器4、M个信号连接端2；K表示波束的极化方向数量，为正整数；

为正整数；为正整数；个频率的K个极化方向波束分别传输至M个信号连接端2，信号连接端2与第二耦合器4的第一端一一对应连接；N个第一耦合器3分为K组，每组传输一种极化方向波束；同种极化方向波束传输通道上的第一耦合器3的第二端与第二耦合器4的第二端之间分别连接一个移相衰减器5；当多波束毫米波相控阵芯片作为发射芯片时，还包括N个功率放大器，天线连接端1与功率放大器的输出端一一对应连接，功率放大器的输入端与第一耦合器3的第一端一一对应连接；当多波束毫米波相控阵芯片作为接收芯片时，还包括N个低噪声放大器，天线连接端1与低噪声放大器的输入端一一对应连接，低噪声放大器的输出端与第一耦合器3的第一端一一对应连接。

在本实施方式中，第一耦合器3具有一个第一端和个第二端，第二耦合器4具有一个第一端和

个第二端。多波束相控阵波束数量M通常为2的整数倍，如8、16、32、64等较为常见。优选的，N、M均为2的幂次方。

在本实施方式中，按照极化方向不同可将信号连接端信号连接端2、第二耦合器4、第一耦合器3、功率放大器(简称PA)/低噪声放大器(简称LNA)、天线信号连接端1分为K组，每组传输同一极化方向的

个载波频率各不相同的波束。因此，第一耦合器3的比例为比例为1的第一端与PA/LNA连接；第二耦合器3的比例为

比例为1的第一端与信号连接端2连接。

在本实施方式中，移相衰减器包括移相器和衰减器，优选的，移相器采用反射型移相器，调节耦合与直通端负载网络，即可实现移相，也可采用有源矢量合成移相器；衰减器采用开关内嵌式结构；PA和/或LNA可采用伪差分共源结构。

在本实施方式中，优选的，K为1或2或4；当K为2时，波速极化方向包括水平极化和垂直极化，或者波速极化方向包括左旋圆极化和右旋圆极化；当K为4时，波速极化方向包括水平极化、垂直极化、左旋圆极化和右旋圆极化。优选的，外部的一个阵元同时连接K个传输不同极化方向波束的天线连接端1，如当极化方向包括左旋圆极化和右旋圆极化，每个阵元连接2个天线连接端1，一个传输左旋圆极化波束，另一个传输右旋圆极化波束。

在本实施方式的一种应用场景中，如图1和图2所示，此时极化方向数量为两个，右侧为第一种极化方向波束，左侧为第二种极化方向波束，纵向较宽微带线为第一耦合器3的第一端，横向较宽微带线为第二耦合器4的第一端，可以看出，上侧的PA/LNA、天线信号连接端1传输右侧的第一种极化方向波束，下侧的PA/LNA、天线信号连接端1传输左侧的第二种极化方向波束。

在本实施方式的另一种应用场景中，如图3所示，芯片作为发射芯片，设极化方向包括左旋圆极化和右旋圆极化两种，每种个波束，共输入M个波束设外部阵元为一个，两个PA均与该外部阵元连接，两个PA中一个传输左旋圆极化波束，另一个传输右旋圆极化波束，左旋圆极化的

个波束分别通过移相衰减器5后由1个第一耦合器3合路至PA，经PA放大后传输至OUT_L天线连接端1，右旋圆极化的

个波束分别通过移相衰减器5后由1个第一耦合器3合路至PA，经PA放大后传输至OUT_R天线连接端1。本应用场景为便于说明本发明技术方案，PA数量设置为2，未设置第二耦合器4，实际应用中，PA数量一般大于2，需要设置第二耦合器4。

在一种优选实施方式中，第一耦合器3为的变压器；和/或第二耦合器4为的变压器。

在本实施方式中，利用变压器实现功分和合成，变压器为采用双层金属实现的无源器件，本身具有结构紧凑、面积小的优化，具有可逆性。

在一种优选实施方式中，当多波束毫米波相控阵芯片作为发射芯片时，第一耦合器3作为路合一的合路器，全部或部分第一耦合器3的初级线圈分别与一个移相衰减器5的输出端连接并作为该移相衰减器5的输出匹配电路，第二耦合器4作为一分

的功分器，全部或部分第二耦合器4的次级线圈分别与一个移相衰减器5的输入端连接并作为该移相衰减器5的输入匹配电路；或者当多波束毫米波相控阵芯片作为接收芯片时，第一耦合器3作为一分

的功分器，全部或部分第一耦合器3的次级线圈分别与一个移相衰减器5的输入端连接并作为该移相衰减器5的输入匹配电路，第二耦合器4作为

路合一的合路器，全部或部分第二耦合器4的初级线圈分别与一个移相衰减器5的输出端连接并作为移相衰减器5的输出匹配电路。

在本实施方式中，当多波束毫米波相控阵芯片作为发射芯片时，第一耦合器3的次级线圈为1个，初级线圈为个，第二耦合器4的初级线圈为1个，次级线圈为

个；当多波束毫米波相控阵芯片作为接收芯片时，第一耦合器3的初级线圈为1个，次级线圈为

个，第二耦合器4的次级线圈为1个，初级线圈为个。巧妙将变压器的一端作为移相衰减器匹配电路的一部分，实现电路复用更加减小面积。

在一种优选实施方式中，当多波束毫米波相控阵芯片作为发射芯片时，全部或部分第一耦合器3的次级线圈还作为功率放大器的输入匹配电路；当多波束毫米波相控阵芯片作为接收芯片时，全部或部分第一耦合器3的初级线圈还作为低噪声放大器的输出匹配电路。

在一种优选实施方式中，N个第一耦合器3、M个第二耦合器4和移相衰减器5位于芯片本体的中心区域，N个天线连接端1、M个信号连接端2、以及N个功率放大器或N个低噪声放大器位于芯片本体的四周，N个功率放大器或N个低噪声放大器分别与N个天线连接端1一一对应靠近设置，如图1和图2所示。

在本实施方式中，每个天线连接端1的附近连接有一个功率放大器或一个低噪声放大器，优选的，在芯片四周最外层设有天线连接端1和信号连接端2，次外层设置功率放大器或低噪声放大器，芯片最中心设有第一耦合器3、第二耦合器4和移相衰减器5。

在一种优选实施方式中，N个天线连接端1位于芯片本体对立的两侧，连接同一阵元且传输的波束极化方向相对的两个天线连接端1对立设置；M个信号连接端2位于芯片本体另外对立的两侧，传输的波束为同一频率但极化方向相对的两个信号连接端2对立设置。

在本实施方式中，优选的，给N个天线连接端1从1到N依次编号，给M个信号连接端2从1到M依次编号，如图1所示芯片作为发射芯片时，信号连接端2作为波束输入端，天线连接端1作为波束输出端，设K为2，“输入1”和“输入2”，“输入3”和“输入4”，……，“输入M-1”和“输入M”信号连接端2输入的波束均为同一频率但极化方向相对，因此均对立设置，“输出1”和“输出2”，“输出3”和“输出4”，……，“输出N-1”和“输出N”天线连接端1输出的波束均为同一频率但极化方向相对，因此均对立设置。同理的，图2所示芯片作为接收芯片时也采用同样的结构设置。输入输出分列四周，芯片波束输入输出对称分布相对两侧，交叉编号排布，奇数在同一边，偶数在对立一边；这种排列可确保各通道隔离度和高集成度、一致性。

在一种优选实施方式中，如图1和图2所示，第一耦合器3为的微带线变压器，第二耦合器4为的微带线变压器；N个第一耦合器3的第一端微带线和M个第二耦合器4的第一端微带线纵横交错构成网格阵列，在上边和右边传输同种极化方向波束的网格内设有一个移相衰减器5，该网格的上边设有连接移相衰减器5的第一端的第二耦合器4的第二端微带线，该网格的右边设有连接移相衰减器5的第二端的第一耦合器3的第二端微带线。

在本实施方式中，第一耦合器3的第一端微带线为纵向宽度较大的微带线，第一耦合器3的个第二端微带线分别为连接移相衰减器和第一耦合器3的第一端微带线的横向宽度较小的微带线；第二耦合器4的第一端微带线为横向宽度较大的微带线，第二耦合器4的

个第二端微带线分别为连接移相衰减器和第二耦合器4的第一端微带线的纵向宽度较小的微带线。第一耦合器3的第一端微带线和第二耦合器4的第一端微带线为空间交错并未电连接，形成M行N列的阵列形式，利用版图重复、对称性分布特点，提高版图密度。

在一种优选实施方式中，天线连接端1设有第一巴伦匹配电路；和/或信号连接端2设有第二巴伦匹配电路。

本发明还公开了一种多波束毫米波相控阵芯片制造方法，在一种优选实施方式中，该方法包括：

步骤S1，基于已知的相控阵工作频率f_c、天线等效直径D、等效全向辐射功率EIRP、由三角形布阵柯最大程度节省阵元数目，波束扫描角为θ₀，在满足无栅瓣要求下获得阵元数目N'和单个发射阵元输出功率P_e，根据旁瓣抑制及隔离度要求，还可以确定每个波束衰减器、移相器的精度位数要求，阵元数目N'为：

N'＝INT[0.58(D/d)²-2]*γ*ξ。

单个发射阵元输出功率P_e为：

其中，INT[x]表示对x向下取整；d表示满足无栅瓣的阵元间距，c为真空光速；γ为阵列稀疏因子；ξ为阵列天线孔径利用率；G_a表示阵列增益，G_a＝10*lg(N')+G_e-L_ohmic-L_scan，G_e表示阵元增益，L_ohmic和L_scan分别表示欧姆损耗与扫描损耗。

步骤S2，根据要求的独立波束数量M、波束的极化方向数量K和阵元数目N'，得到功率放大器或低增益放大器的数量为K*N'，天线连接端1的数量为K*N'，信号连接端2的数量为M，K*N'个可逆的的第一耦合器3、M个可逆的

的第二耦合器4；优选的，综合工作频段、应用背景、指标要求、功耗效率、成本因素等，确定芯片工艺；其次，以提高芯片集成度为导向，考虑对称性，选择4的整数倍输入输出。考虑极化复用要求，为方便布阵设计，多选择8路输出。

获取单芯片集成的通道数目N_p为：

其中，M_k表示第k种极化方向的波束数目，Q_k表示M_k对应的天线连接端1数量；N_p为芯片中移相衰减器5数量。N_p常为4、8、16、32、64、128等。如上所述，N_p越大集成度越高，然而毫米波段d≤5mm的限制，完整集成128个通道的多波束毫米波相控阵芯片几乎难以实现；通常(N_p)max＝64，f≥30GHz。

确定波束赋形芯片版图最小化布局方式。M波束(如M/2波束左旋圆极化、M/2波束右旋圆极化)输入分布左右，奇偶交叉分布；M/2路合成的放大波束输出左右分布，奇偶交叉分布。

步骤S3，根据步骤S2中获取的芯片内各器件的数量，按照上述相控阵芯片结构生产多波束毫米波相控阵芯片。优选的，本芯片基于硅基(SiGe BiCMOS、体硅CMOS、SOI CMOS)工艺制造芯片。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。