阅读说明：本技术 电子设备以及电子设备的制造方法 (Electronic device and method for manufacturing electronic device ) 是由 K·弗莫萨 E·萨里巴斯 于 2020-03-30 设计创作，主要内容包括：本公开的实施例涉及电子设备以及电子设备的制造方法。一种电子集成电路(IC)组件,被安装到衬底。盖构件被应用到衬底上并且覆盖电子IC组件。盖构件包括限定开口的外壁、以及围绕电子IC组件的内壁。内壁从在衬底处的近端朝向面对外壁中开口的远端延伸,以提供针对电子IC组件的容纳室、并且提供盖构件的内壁与外壁之间的外围室。在封装材料不出现在外围室中的情况下,封装材料被提供在容纳室中以封装电子IC组件。(Embodiments of the present disclosure relate to an electronic device and a method of manufacturing the electronic device. An electronic Integrated Circuit (IC) assembly is mounted to a substrate. A cover member is applied to the substrate and covers the electronic IC assembly. The cover member includes an outer wall defining an opening, and an inner wall surrounding the electronic IC package. The inner wall extends from a proximal end at the substrate toward a distal end facing the opening in the outer wall to provide a containment chamber for the electronic IC assembly and to provide a peripheral chamber between the inner wall and the outer wall of the cover member. In the case where the encapsulating material is not present in the peripheral chamber, the encapsulating material is provided in the housing chamber to encapsulate the electronic IC component.)

电子设备以及电子设备的制造方法

相关申请的交叉引用

本申请要求于2019年4月1日提交的意大利专利申请号102019000004827的优先权权益，其内容在法律允许的最大范围内通过引用以其整体合并于此。

技术领域

本描述涉及电子设备。

一个或多个实施例可以被应用于封装的ASIC/MEMS传感器。

ASIC和MEMS是针对专用集成电路和微机电系统的熟知缩写。

背景技术

对电子设备的更小和更薄包封的持续需求引起了制造挑战，该挑战涉及在获得电子IC组件(例如，MEMS加ASIC加导线)的良好封装与盖密封接合之间的权衡。

而且，避免在包封制造、随后的热处理和/或板上的设备安装期间的不期望的封装材料(例如，胶)从包封中胀出，可以表示待解决的另一关键问题。

发明内容

在一个实施例中，电子设备包括单个组件部分(例如，盖)，该单个组件部分提供用于封装材料填充的室，该室与被安装到衬底的电子IC组件的外表面隔离。组件部分由提供盖构件的结构限定，盖构件包括：在其中具有开口的外壁、以及围绕电子IC组件的内壁，该内壁从在衬底处的近端朝向面对该开口的远端延伸，以提供针对内壁内的电子IC组件的容纳室、并且进一步提供在盖构件的内壁与外壁之间提供***室，其中，盖构件的***室围绕容纳室。

附图说明

现在将参考附图仅通过示例的方式描述一个或多个实施例，其中：

图1是根据实施例的跨设备的截面图，以及

图2是针对制造工艺的某些工艺步骤的流程图。

具体实施方式

在随后的描述中，一个或多个具体细节被说明，旨在提供对本描述实施示例的深入理解。实施例可以在没有一个或多个特定细节的情况下，或者利用其他方法、组件、材料等获得。在其他情况下，已知结构、材料或操作未被详细说明或描述，使得实施例的某些方面将不被模糊。

在本描述的框架中提及“实施例”或“一个实施例”意在指示与该实施例有关的所描述的特定配置、结构或特性被包括在至少一个实施例中。因此，诸如可能出现在本描述的一个或多个点中的“在实施例中”或“在一个实施例中”的短语，并不一定指代同一个实施例。而且，特定构造、结构或特性可以在一个或多个实施例中以任何适当的方式组合。

本文使用的附图标记仅出于方便而被提供，并且因此不限定保护范围或实施例的范围。

图1中的附图标记10表示一种电子设备，其包括被布置在衬底14上的至少一个电子集成电路(IC)组件12。

如图1所例示的设备10还可以包括盖构件16，盖构件16被应用到衬底14上、并且覆盖布置在衬底上的至少一个电子IC组件12。

如图1中所例示的，盖构件16具有开口18，该开口布置在至少一个电子IC组件12处(例如上方)。

如图1所例示的一个或多个实施例可以包括诸如，例如传感器12a的电子IC组件(MEMS传感器可以是示例性的这种传感器)、以及诸如集成电路12b的配套电子电路(ASIC可以是示例性的这种电路)的组合。

当前从各种制造商处可获得的某些商业产品，诸如，例如MURATA(被包括在iWATCH3中)、PAX(TE Connectivity)和Huawey(GoerTek-GTK)是本文所考虑的示例性的电子设备。

在如图1所例示的一个或多个实施例中，“第一”IC组件12a可以以堆叠布置被安装在“第二”IC组件12b上。

然而，对于实施例而言，复数个(两个或多个)IC组件的这种堆叠布置不是强制性的。

例如，在一个或多个实施例中，“第一”IC组件12a和“第二”IC组件(以及可能的其他组件)可以被并排布置。混合布置(即堆叠且并排)也是可能的。

而且，如图1所例示的，电传导构造20(例如，如本领域中常规的引线接合图案)可以提供以将IC组件12a、12b彼此电耦合，并且将IC组件12a、12b电耦合至衬底14。

在一个或多个实施例中，衬底14可以包括如本领域常规的印刷电路板(PCB)型的衬底。

高准确度、低功耗、温度稳定性和防水性(例如IPx防护等级)以及更小更薄的包封可以表示如图1中所例示的设备10的期望特征。

对外部环境的保护(例如，防水)可以通过经由诸如环氧树脂粘合剂的粘合剂22将金属盖16附接到衬底14上来促进，其中(多个)电子IC组件(以及可能的密封粘合剂22)被封装在封装材料中。

防水胶被用于提供防水性、以及对化学物质和海水/池水、肥皂和普通清洁剂的耐受性。各种封装材料(诸如(液体)聚合物封装，如硅树脂或聚氨酯)目前从各种供应源(诸如Dow Silicones、Henkel、Elantas、Lord、H.B.Fuller)可获得。

由于风险可能从封装材料从开口18内(或紧靠包封表面/开口18)胀出而产生，提供有效量的这种封装材料(例如，胶)可能成为关键步骤。

在提供更薄的包封的日益增长的趋势的情况中，情况更是如此。

封装材料(诸如胶)的内在性质使其易于受接触的损坏，并且难以在包封制造工艺、和/或后续热处理期间，防止该材料渗透出(渗出)到盖的顶部表面(这可能导致材料膨胀)。

在本文所例示的一个或多个实施例中，盖构件16可以包括外壁16a和内壁16b，外壁16a具有设置在其中的开口18(例如，在设备10的顶部表面或前表面的中央位置)，内壁16b围绕电子IC组件12a或电子IC组件12b(作为一个整体，简称为12)、并且具有面对开口18的另外的开口。

如本文中所例示的，盖16的内壁16b可以从在衬底14处(在衬底14附近或与衬底抵接)的近端朝向在另外的开口处的远端延伸，该另外的开口面对外壁16a中的开口18。

如本文中所例示的，盖构件16因此包括针对一个或多个电子IC组件12的(例如，中央的)容纳室(由内壁16b提供)、以及在内壁16b和外壁16a之间的***室，***室围绕针对(多个)电子IC组件12的容纳室。

因此，(本领域中任何常规的类型的)封装材料24的填充可以(仅或主要地)在针对(多个)电子IC组件12的容纳室中提供。

在本文所例示的一个或多个实施例中，内壁16b可具有锥形形状，内壁16b具有比与衬底14相对的远端(面对开口18)更宽的近端(在衬底14处)。

在本文所例示的一个或多个实施例中，内壁16b的远端(即，内壁16b远离衬底14的端部)可以通过留出在外壁16a中的开口18与另外的开口之间的间隙，而被布置以在外壁16a中的面对开口18。

如本文所例示的，在由内壁16b提供的容纳室中的封装材料24的填充可以具有凹形(例如弯月形的)远侧表面，该凹形远侧表面具有面对开口18的凹面。

在本文所例示的一个或多个实施例中，盖16的外壁16a和内壁16b可以具有在衬底14处邻接(即，在衬底14附近或抵靠)的相应近端。

本文所例示的盖构件16可以通过采用各种技术来制造。

增材制造(3D打印)、冲压或冷成型是示例性的这种可能技术。

在一个或多个实施例中，盖构件16的两个部分(壁)可以被制造为一体式(或整体)结构。

因此，一个或多个实施例可以提供一种双室布置，其包括中央容纳室和外部室，该中央容纳室具有(多个)电子IC组件12，该(多个)电子IC组件12由封装材料24(其基本上填充中央容纳室)封装在中央容纳室中，并且外部室适合端部应用要求，因此，这导致了一种解决方案，与当前解决方案相比，该解决方案展现了改进的稳健性。

在一个或多个实施例中，盖16可以包括具有环形外壁16a和环形内壁16b的环形主体，使得围绕内壁16b的***室可以是大致环状的。

在图1所例示的一个或多个实施例中，盖16的内壁16b可以包括截头圆锥形形状。

如图2所示，本文示例的设备10的制造工艺可以包括多个工艺步骤。

如由图2中的框1000所例示的工艺步骤可以包括：将(多个)电子IC组件12布置在衬底14上(可能以如图所示的堆叠布置和/或并排布置)。

如由图2中的框1002所例示的另一工艺步骤可以包括：将盖构件16应用到衬底14上，衬底14具有被布置在其上的(多个)电子IC组件12。

这可以涉及例如将盖构件16中的开口18定位在(多个)电子IC组件处(上方)。这种选项例如在诸如传感器(例如，MEMS传感器)的部件12a的情况中可能是有利的，其中某种(受保护的)对开口18的暴露可能是期望的。

由框1004所例示的又一动作涉及通过开口18和内壁中的另外的开口，将封装材料24的填充分配到容纳室(即，在内壁16b内)中，使得在容纳室中的电子IC组件可以被材料24(完全)封装。

将封装材料24的填充分配在内壁16b内的容纳室中将促进使内壁16b与外壁16a之间的***室基本上没有封装材料24。对于材料24不期望地从开口18中渗透出(渗出)的风险将因此被减少。

如图2中的1006所指示的其他步骤可以涉及如在本领域的常规的诸如热处理、板上设备安装等工艺步骤。

如本文所例示的电子设备(例如，10)可以包括：

至少一个电子IC组件(例如，12、12a、12b)，被布置在衬底(例如14)上，

-盖构件(例如，16)，被应用到衬底上、并且覆盖布置在衬底上的至少一个电子IC组件，盖构件具有在至少一个电子IC组件处的开口(例如18)，

-填充在盖构件中的封装材料(例如24)，封装材料密封地将布置在衬底上的至少一个电子IC组件封装，

其中：

-盖构件包括在其中具有开口的外壁(例如，16a)、以及围绕至少一个电子IC组件的内壁(例如，16b)，

-内壁从在衬底处的近端朝向面对外壁中的开口的远端延伸，以提供针对内壁中的至少一个电子IC组件的(例如中央)容纳室、以及在盖构件的内壁和外壁之间的***室，其中，盖构件的***室围绕针对至少一个电子IC组件的容纳室，以及

-封装材料被提供以基本上填充针对至少一个电子IC组件的容纳室，即，其中在盖构件的外壁和内壁之间的***室中基本上没有封装材料。

在本文所例示的设备中，内壁可以具有锥形形状，其具有比远端更宽的近端。

在本文所例示的设备中，内壁的远端可以通过在内壁和外壁之间留出间隙而面对外壁中的开口布置。

在本文所例示的设备中，填充很对至少一个电子IC组件的容纳室的封装材料可以具有凹形(例如，弯月形的)远侧表面，凹形远侧表面具有朝向外壁中开口的凹面。

在本文所例示的设备中，盖构件的外壁和内壁可以具有在衬底处邻接的相应近端。

如本文所例示的设备可以包括在盖构件的内壁的近端处的盖附接材料。

在本文所例示的设备中，盖构件可以包括具有环形外壁和环形内壁的环形主体。

本文所例示的设备可以包括盖构件的截头圆锥形内壁。

在本文所例示的设备中，至少一个电子IC组件可以包括可选地为MEMS的传感器、以及可选地为ASIC的半导体芯片中的任一项或两项。

如本文所例示的制造设备的方法可以包括：

在衬底上布置(例如，1000)至少一个电子IC组件，

通过将盖构件中的开口定位在至少一个电子IC组件处，将盖构件应用(例如，1002)到衬底上，该衬底具有被布置在该衬底上至少一个电子IC组件，以及

分配(例如1004)封装材料，该封装材料基本上(仅)填充针对至少一个电子IC组件的容纳室，同时使在盖构件的外壁和内壁之间的***室基本上没有封装材料。

在不损害基本原理的情况下，细节和实施例可以相对于已描述的内容(仅作为示例)进行变化，甚至是显著地变化，而不脱离保护范围。

权利要求是本文提供的实施例技术公开的整体部分。

保护范围由所附的权利要求确定。