阅读说明：本技术 一种掩膜及其制造方法、二维材料薄膜图案制造方法 (Mask and manufacturing method thereof, and manufacturing method of two-dimensional material film pattern ) 是由 郝镇齐 高志廷 冀豫 张金松 王亚愚 于 2020-05-12 设计创作，主要内容包括：本发明公开了一种掩膜,所述掩膜包括包括不透光的硅基材以及形成在该硅基材上表面的第一透光层,所述硅基材具有贯穿厚度形成的槽；所述第一透光层采用可透射可见光的材料制成,其对应所述槽顶面的区域形成与所述薄膜图案的形状尺寸相同的镂空图案。本发明进一步还公开了所述掩膜的制造方法以及采用该掩膜制造二维材料薄膜图案的方法。本发明解决了二维材料反光性差在光镜下不易寻找的难题,方便在微结构下寻找薄膜材料并且可以精密定位。同时,所述掩膜制造工艺简单,使用寿命长。(The invention discloses a mask, which comprises an opaque silicon substrate and a first light-transmitting layer formed on the upper surface of the silicon substrate, wherein the silicon substrate is provided with a groove formed through the thickness; the first light-transmitting layer is made of a material capable of transmitting visible light, and hollow patterns with the same shape and size as the thin film patterns are formed in the area corresponding to the groove top surfaces. The invention further discloses a manufacturing method of the mask and a method for manufacturing a two-dimensional material film pattern by adopting the mask. The invention solves the problem that the two-dimensional material has poor reflectivity and is not easy to find under a light mirror, is convenient to find the film material under the microstructure and can be precisely positioned. Meanwhile, the mask is simple in manufacturing process and long in service life.)

一种掩膜及其制造方法、二维材料薄膜图案制造方法

技术领域

本发明涉及微结构制造技术领域，具体涉及一种二维薄膜材料用镂空透明掩膜及其制造方法，以及采用该掩膜在二维材料上形成薄膜图案的方法。

背景技术

二维材料是指电子仅可在两个维度的纳米尺度(0.3-100nm)上***的材料，如纳米薄膜、超晶格、量子阱等。

在真空条件下采用镂空掩膜在二维材料上直接制备电路，可以避免产生显影液腐蚀以及薄膜表面光刻胶残留问题。然而，这对镂空掩膜提出了非常高的要求。

普米公司采用不锈钢金属掩膜镂空版制备微电路导电膜。但不锈钢金属掩膜镂空版的尺寸极限是20微米，很难应用到尺寸大约为X、Y方向10微米、Z方向0.3～10nm这种尺寸的二维薄膜材料之中。

专利文献1公开了一种掩膜制备方法，该方法正面精细面采用了深硅刻蚀方式制备，精细面厚度10μ，多层蒸发镀膜时刻,在微细结构1微米宽度情况下，蒸发的原子团很难通过10μm深槽。然而，该掩膜板在蒸发多层薄膜时会造成多层薄膜不重合的问题。

专利文献2采用第一面无机膜作为掩膜对Si进行刻蚀，选择比1:1000，制备出的结构同样保留了部分Si基体。同样，采用此结构去蒸发镀膜也会产生与专利文献1相同的缺陷。

同时，由于二维薄膜材料Z方向厚度为0.3～10nm，反光性很差，随着掩膜的微细结构的图像面积减小，在光镜下透过微结构很难找到二维薄膜材料。而上述两种掩膜结构精密区域由于保留了不透光的Si基材，这就增大了后续Si基掩膜与二维薄膜材料对准的难度。

专利文献1：CN209895135U

专利文献2：CN105261588A

发明内容

本发明旨在解决上述二维材料在掩膜板下难以寻找以及对准的技术难题，公开了一种掩膜及其制造方法、二维材料薄膜图案制造方法。

根据本发明的第一个方面，一种掩膜，用于在基板上形成多个薄膜图案，该掩膜包括不透光的硅基材以及形成在该硅基材上表面的第一透光层，所述硅基材具有贯穿厚度形成的槽；所述第一透光层采用可透射可见光的材料制成，其对应所述槽顶面的区域形成与所述薄膜图案的形状尺寸相同的镂空图案。

在该方面另外的实施方式中，所述第一透光层采用氮化硅材料制成，厚度为100～500nm。优选地，厚度为250～330nm，更为优选地，厚度为300nm。

在该方面另外的实施方式中，还包括形成在所述硅基材下表面的第二透光层。

在该方面另外的实施方式中，所述透光层采用PVD或PECVD形成在所述硅基材表面上。

在该方面另外的实施方式中，所述区域还包括形成在所述镂空图案***的多个孔。可选地，所述孔为圆形孔。

在该方面另外的实施方式中，所述槽为梯形槽；可选地，该梯形槽侧面与硅基材下表面大约呈50°～60°的角度。

可选地，所述硅基材厚度为80～300μm。

根据本发明的第二个方面，一种掩膜，用于在基板上形成多个薄膜图案，所述薄膜图案包括导电膜结构和引线结构，该掩膜包括用于在基板上形成所述导电膜结构的第一掩膜以及用于在基板上形成所述引线结构的第二掩膜，所述第一掩膜、第二掩膜均包括不透光的硅基材以及形成在该硅基材上表面的透光层，所述硅基材具有贯穿厚度形成的槽；所述透光层采用可透射可见光的材料制成，所述第一掩膜的透光层对应所述槽顶面的区域形成与所述导电膜结构的形状尺寸相同的镂空图案，所述第二掩膜的透光层对应所述槽顶面的区域形成与所述引线结构的形状尺寸相同的镂空图案。

在该方面另外的实施方式中，所述透光层采用氮化硅材料制成，厚度为100～500nm。

在该方面另外的实施方式中，所述第一掩膜的透光层对应所述槽顶面的区域还包括形成在所述镂空图案***的多个孔。

根据本发明的第三个方面，一种掩膜的制造方法，所述掩膜用于在基板上形成多个薄膜图案，该方法包括：

在不透光的硅基板上下表面分别形成透光材料层的步骤；

刻蚀所述硅基板下表面的透光材料层，形成腐蚀槽图案的步骤；

刻蚀所述硅基板上表面的透光材料层，形成与所述薄膜图案的形状尺寸相同的镂空微结构的步骤；以及

在贯穿厚度方向腐蚀与所述腐蚀槽图案对应的硅基板，形成腐蚀槽的步骤。

在该方面另外的实施方式中，所述刻蚀所述硅基板下表面的透光材料层，形成腐蚀槽图案的步骤前还包括在所述硅基板下表面的透光材料上，采用光刻形成腐蚀槽图案的步骤。

在该方面另外的实施方式中，所述刻蚀所述硅基板上表面的透光材料层，形成与所述薄膜图案的形状尺寸相同的镂空微结构的步骤的前还包括在在所述硅基板上表面的透光材料上，例如采用紫外曝光或者电子束方式，形成光刻图案。该光刻图案包括与所述薄膜图案的形状尺寸相同的镂空微结构的光刻图案，或者还可以包括形成在所述镂空微结构图案***的多个圆孔图案。

根据本发明的第四个方面，一种薄膜图案形成方法，用于采用蒸镀或刻蚀工艺在基板上形成多个薄膜图案，所述薄膜图案包括导电膜结构和引线结构，该方法包括：

利用具有第一镂空图案的第一掩膜在所述基板上形成所述薄膜图案的导电膜结构的步骤；以及

利用具有第二镂空图案的第二掩膜与在所述基板上形成所述薄膜图案的引线结构的步骤；

其中，所述第一掩膜、第二掩膜均包括不透光的硅基材以及形成在该硅基材上表面的透光层，所述硅基材具有贯穿厚度形成的槽；所述透光层采用可透射可见光的材料制成，所述第一掩膜的透光层对应所述槽顶面的区域形成与所述导电膜结构的形状尺寸相同的第一镂空图案，所述第二掩膜的透光层对应所述槽顶面的区域形成与所述引线结构的形状尺寸相同的第二镂空图案。

上述各方面中，所述基板为二维材料薄膜。

本发明的镂空结构是透明材料，保证了镂空掩膜正面厚度为200～500nm材料层的透光性，光线穿过背面的腐蚀槽，通过正面的的微电路导电膜结构，照射到二维材料上，从而解决了二维材料反光性差在光镜下不易寻找的难题，方便在微结构下寻找薄膜材料并且可以精密定位。

同时，后续镀膜之后，透明材料就失去了透光性，可以采用相应的腐蚀液将所镀薄膜去除，掩膜版可以反复使用。

本发明是在牺牲层Si基材材料上双面生成透光耐腐蚀材料。在透光耐腐蚀材料上分别进行正面与背面光刻图案，即在正面形成微电路导电膜结构或导电膜引线图案，背面图案为方形腐蚀槽图，正面与背面光刻图案是有定位标进行通孔定位。然后采用干法进行双面刻蚀透光耐腐蚀材料，将光刻层图案转移到透光耐腐蚀材料上。最后采用氢氧化钾溶液，腐蚀中间牺牲层Si基材，制备出透明掩膜镂空掩膜板。因此，本发明提供的掩膜制作工艺简单，微结构精度高。

本发明采用了两种镂空掩膜，即微电路导电膜镂空掩膜及导电膜引线镂空掩膜。利用第一掩膜，例如采用真空镀膜方式，完成微电路导电膜结构制备；利用第二掩膜完成导电膜引线镀制。第一掩膜与第二掩膜的镂空结构是导通的，共同制备出复杂电路，从而解决了镂空板镂空顶端接触样品点处由于应力不均，镂空顶端很容易折断，良率低的难题。

同时，本发明解决了微电路导电膜镂空顶端接触基板点结构尺寸与镂空悬臂臂长之比越来越小的难题。

附图说明

图1示出了根据本发明一

具体实施方式

的掩膜截面结构示意图；

图2(a)～(f)示出了根据本发明具体实施方式的的掩膜制造流程；

图3示出了根据本发明另一具体实施方式的掩膜的导电膜掩膜结构示意图；

图4示出了根据本发明另一具体实施方式的掩膜的引线掩膜结构示意图；

图5示出了根据本发明另一具体实施方式的双掩膜结构示意图；

图6示出了采用本发明另一具体实施方式的掩膜形成的薄膜图案示意图；

图7示出了采用本发明制作的微电路薄膜图案示例。

具体实施方式

以下，基于附图及实施例，对本发明公开的掩膜及其制造方法、二维材料薄膜图案制造方法进行详细地描述，但本发明并不限定于这些实施例。

此外，应当注意，在使用了以下的附图来进行的说明中，附图是示意性的，各尺寸的比率等与实际不同，为了易于理解，除了说明中所必须的部件之外的图示将被适当省略。

本发明提供的掩膜可以用于实施化学气相沉积(CVD)、物理气相沉积(PVD)等镀膜工艺。同时，由于掩膜的微结构材料具有较好的强度，可以耐受等离子轰击，因此在一定工艺条件下，也可以作为刻蚀掩膜使用，并且可以反复使用。

图1示出了根据本发明的第一实施方式的掩膜截面结构示意图。

如图1所示，根据本发明的该实施方式，该掩膜用于在基板上，尤其是二维材料薄膜上，例如采用蒸镀、刻蚀等工艺形成多个薄膜图案。该掩膜包括不透光的硅基材10以及形成在该硅基材10上表面的第一透光层20，所述硅基材10具有贯穿基材厚度形成的槽11，所述第一透光层20采用可透射可见光的材料制成，其对应所述槽顶面的区域形成与所述薄膜图案的形状尺寸相同的镂空图案。

可选地，所述第一透光层可以采用氮化硅，或者SiO₂、TiO₂等材料制成，厚度为100～500nm。优选地，该第一透光层20的厚度为250～330nm，更优选地，厚度为300nm，从而能够兼顾优良的强度和光透射性能。

可选地，所述硅基材厚度为80～300μm，所述槽为梯形槽；可选地，该梯形槽侧面与硅基材下表面大约呈50°～60°的角度。

在本发明另外的实施方式中，还包括形成在所述硅基材10下表面的第二透光层30。

所述透光层，即第一透光层20和/或第二透光层30采用PVD或PECVD工艺形成在所述硅基材10的表面上。

在本发明另外的实施方式中，所述第一透光层20对应所述槽顶面的区域还包括形成在所述镂空图案***的多个孔。

可选地，所述孔为圆形孔，更进一步地，所述圆形孔的尺寸，例如直径沿径向向外逐渐增大。

在本发明另外的实施方式中，所述槽为梯形槽；可选地，该梯形槽侧面与硅基材下表面大约呈50°～60°的角度。

可选地，所述硅基材厚度为80～300μm。

相对于现有采用无机材料或者氮化硅材料作为掩膜，刻蚀Si基材制备掩膜版，并保留部分Si基材，本发明直接采用透光材料制备掩膜图案，并镂空与掩膜图案对应的硅基材，从而解决了掩膜透光性的技术难题。

本发明进一步提供了用于制造上述掩膜的方法，该方法包括：

(1)在不透光的硅基板上下表面分别形成透光材料层的步骤；

(2)刻蚀所述硅基板下表面的透光材料层，形成腐蚀槽图案的步骤；

(3)刻蚀所述硅基板上表面的透光材料层，形成与所述薄膜图案的形状尺寸相同的镂空微结构的步骤；以及

(4)在贯穿厚度方向腐蚀与所述腐蚀槽图案对应的硅基板，形成腐蚀槽的步骤。

在本发明另外的实施方式中，所述刻蚀所述硅基板下表面的透光材料层，形成腐蚀槽图案的步骤前还包括在所述硅基板下表面的透光材料上，采用光刻形成腐蚀槽图案的步骤。

在该方面另外的实施方式中，所述刻蚀所述硅基板上表面的透光材料层，形成与所述薄膜图案的形状尺寸相同的镂空微结构的步骤的前还包括在在所述硅基板上表面的透光材料上，例如采用紫外曝光或者电子束方式，形成光刻图案。该光刻图案包括与所述薄膜图案的形状尺寸相同的镂空微结构的光刻图案，或者还可以包括形成在所述镂空微结构图案***的多个圆孔图案。

图2(a)～(f)示出了根据本发明具体实施方式的的掩膜制造流程；

如图所示，上述掩膜的制造方法包括如下步骤：

步骤1、在Si基材上双面生长透光材料。

本发明在80～300μm的Si基材上，采用PECVD或者PVD双面生长透光耐腐蚀材料层，材料厚度为100～500nm，如图2(a)所示的基体示意图。

所述透光耐腐蚀材料层可以采用氮化硅材料制成，厚度为100～500nm，双面透光层的厚度可以相同或不同。其中，正面透光层20的厚度为250～330nm，更优选地，厚度为300nm，从而能够使最终形成的掩膜兼顾优良的强度和光透射性能。

步骤2、背面光刻：在背面透光材料上制作腐蚀槽光刻图案；

该步骤2用于在背面透光材料层上形成腐蚀槽光刻图案，具体过程如下：

(1)在Si基材的背面透光材料层上涂覆正性光刻胶；

首先在Si基材的背面透光材料层上匀涂AZ系列正性光刻胶40，匀胶参数为：首先低速550～650rmp，持续8～10s，然后高速3000rmp，持续40～50s。

(2)利用光刻机在背面透光材料层上制作腐蚀槽光刻图案。

在90℃～110℃，例如100℃温度下，烘烤光刻胶90～100s，然后采用光刻机配合掩模板，制作背面方框形腐蚀光刻图案，曝光时间3.8～4s。然后，在定制的显影剂中，显影65～70s。制备的结构如图2(b)所示。

步骤3、背面刻蚀：采用干法刻蚀工艺刻蚀背面透光材料，形成腐蚀槽图案；

在将光刻图案转移到背面透光材料层上以后，采用F基或者Cl基气体进行刻蚀。在刻蚀时，还可以加入部分氧气，以降低刻蚀结构的边沿粗糙度，提高后续采用掩膜制作薄膜图案的质量。制备的结构如图2(c)所示。

在该步骤中，当采用ICP刻蚀机时，通过施加下电极偏压可以增大等离子的垂直度。

步骤4、正面光刻：在正面透光材料上制作与薄膜图案对应的微结构光刻图案；

可选地，在正面透光材料上制作光刻图案的工艺参数与上述步骤2中在背面透光材料上制作腐蚀槽光刻图案的工艺参数相同，即包括如下过程：

(1)在Si基材的正面透光材料层上涂覆正性光刻胶；

首先在Si基材的背面透光材料层上匀涂AZ系列正性光刻胶50，匀胶参数为：首先低速550～650rmp，持续8～10s，然后高速3000rmp，持续40～50s。

(2)利用光刻机在正面透光材料层上制作微结构光刻图案。

在90℃～110℃温度下，烘烤光刻胶90～100s，然后采用光刻机配合掩模板，制作微结构光刻图案51，曝光时间3.8～4s。然后，在定制的显影剂中，显影65～70s。制备的结构如图2(d)所示。

根据本发明可选的实施方式，可以采用紫外曝光或者电子束方式，在正面透光材料上制作与薄膜图案对应的微结构以及附属圆洞结构的光刻图案51。

步骤5、正面刻蚀:刻蚀正面透光材料，制作与薄膜图案对应的微结构；

在将光刻图案转移到正面透光材料层上以后，采用F基或者Cl基气体进行刻蚀，例如CCl4、CF4等中的一种或组合。在刻蚀时，还可以加入部分氧气，以降低刻蚀结构的边沿粗糙度，提高后续采用掩膜制作薄膜图案的质量。制备的结构如图2(e)所示，其中，在正面透光材料层上形成了与薄膜图案对应的微结构52，该微结构包括与薄膜图案对应的微结构，例如薄膜电路、引线结构，以及设置在薄膜电路、引线结构上或***的附属圆洞结构。

本发明通过在微结构上设置圆孔形式的增透结构，即在微电路导电膜的***设计多个附属腐蚀圆洞结构，使得经过后续介绍的湿法腐蚀工艺去除与微结构对应的硅基材以后，增大了掩膜中正面透光材料层(例如氮化硅材料层)的微结构悬臂透光区域，从而在采用该掩膜制作薄膜图案时，便于将该掩膜与大约边长10μm的二维材料基板精确对准。

此外，上述圆孔结构分散了局部区域的应力，能够降低掩膜微结构周围的应力集中，提高了掩膜的机械强度，使得掩膜不易碎。

本领域技术人员可以理解，尽管上述步骤2-4以先后顺序进行描述，但本发明并不限制步骤2、3，与步骤4、5的先后顺序，也可以先执行步骤4、5，再执行步骤2、3，甚至在某些工艺条件下，步骤2、3与步骤4、5可以在同一工艺步骤下执行。

步骤6、湿法刻蚀：采用湿法腐蚀工艺从背面镂空Si基材至露出正面透光材料层，形成腐蚀槽；

在该步骤中，可选地，采用氢氧化钾与蒸馏水配比为1:2的氢氧化钾溶液，腐蚀中间牺牲层Si基材材料。

所述湿法腐蚀Si基材的反应原理为：

2KOH+Si+H₂O＝K₂SiO₃+2H₂

即硅单质与强碱反应生成硅酸盐和氢气，从而去除硅基材材料。

该步骤中，氢氧化钾腐蚀液沿着Si基材背面的一个晶向方向刻蚀，刻蚀方向与Si基材表面大约成50～60°的角度，腐蚀至露出正面透光材料层，即形成如图2(f)所示的倒梯形腐蚀槽结构，进而得到掩膜镂空板器件。

优选地，该步骤在室温下进行腐蚀，由此可以降低由于温度升官产生的应力集中，使得微结构不易破碎。

另外，还可以包括清洗步骤，先后采用去离子水、无机混合液清洗掩膜器件。

在清洗步骤中，如果采用去离子水清洗晾干，则由于掩膜正面透光区域薄，进而可能由于水的表面张力而导致破碎。因此，本发明采用在水没有挥发之前，将掩膜器件放入异丙醇与丙酮的混合液中，然后室温晾干，可以提高掩膜器件的成品率。

相对于现有技术，本发明采用了一种厚度为100～500nm的耐腐蚀透明材料作为微结构刻蚀材料，可以实现最小100nm线宽的微结构。

由此，本发明可以制备出宽度与厚度约为1:1的微结构，从而不会因微结构Z方向厚度大，而导致微结构的壁对穿过原子团的影响，即导致所镀线条尺寸的变化，进而可以镀膜出不同材料重合的微细线条，从而达到了使多层蒸发镀膜重合的目的，从而可以保证后续制备三维器件的性能。

采用上述工艺制作的掩膜不但可以作为镀膜使用，同时可以作为刻蚀掩膜使用，由于微结构是透明的，作为刻蚀掩模板，可以反复使用，始终保持透明状态，刻蚀出预定的电路微结构。

本发明正面、背面可以采用相同的MEMS工艺，最后采用湿法腐蚀，工艺流程简单，加工效率较传统工艺提高2倍以上。

参照图3至图5，根据本发明另外的具体实施方式，还提供了一种掩膜，用于在基板上，尤其是二维材料基板上，采用蒸镀或刻蚀工艺形成多个薄膜图案，所述薄膜图案包括导电膜结构和引线结构。

根据本发明的该实施方式，所述掩膜包括用于在基板上形成所述导电膜结构的第一掩膜100以及用于在基板上形成所述引线结构的第二掩膜200。

所述第一掩膜100、第二掩膜200均包括不透光的硅基材以及形成在该硅基材上表面的透光层101、201，所述硅基材具有贯穿厚度形成的槽102、202。

所述透光层采用可透射可见光的材料制成，所述第一掩膜100的透光层对应所述槽顶面的区域形成与所述导电膜结构的形状尺寸相同的镂空图案103，所述第二掩膜200的透光层对应所述槽顶面的区域形成与所述引线结构的形状尺寸相同的镂空图案(如图4所示)。

所述第一掩膜100的镂空图案103之间形成悬臂105。所述镂空图案103的中心区域106对应二维材料基板。

可选地，所述透光层采用氮化硅，或者SiO₂、TiO₂等材料制成，材料厚度为100～500nm。

根据本发明另外的实施示例，所述第一掩膜100的透光层对应所述槽顶面的区域还包括形成在所述镂空图案***的多个孔104。

相对于现有技术，本发明采用了双掩膜结构，对应形成导电膜及引线结构，本发明克服了微电路导电膜容易碎的缺点，成品率提高到80％，使得掩膜板材料的寿命提高3～5倍。

参照图5、图6，根据本发明的第四个方面，还提供了一种薄膜图案形成方法，用于采用蒸镀或刻蚀工艺在基板上，尤其是二维材料基板上，形成多个薄膜图案，所述薄膜图案包括导电膜结构和引线结构，该方法包括：

利用具有第一镂空图案的第一掩膜100在所述基板上形成所述薄膜图案的导电膜结构的步骤；以及

利用具有第二镂空图案的第二掩膜200与在所述基板上形成所述薄膜图案的引线结构的步骤；

其中，所述第一掩膜100、第二掩膜200均包括不透光的硅基材以及形成在该硅基材上表面的透光层，所述硅基材具有贯穿厚度形成的槽。

所述透光层采用可透射可见光的材料制成，所述第一掩膜100的透光层对应所述槽顶面的区域形成与所述导电膜结构的形状尺寸相同的第一镂空图案，所述第二掩膜200的透光层对应所述槽顶面的区域形成与所述引线结构的形状尺寸相同的第二镂空图案。

如图3、图5所示，镂空掩膜100正面微电路导电膜结构由顶端接触基板点结构(位于图3所示的中心区域106)、附属孔洞、镂空悬臂等结构构成。

本发明以上及后续介绍的基板为二维薄膜材料，即电子仅可在两个维度的纳米尺度(0.3-100nm)上***的材料，如纳米薄膜、超晶格、量子阱。

以下对采用本发明提供的掩膜制作薄膜图案的具体过程进行说明。

由于二维薄膜材料Z方向厚度仅有0.3～10nm，反光性很差，因此随着掩膜微结构的图像面积减小，在光镜下透过微结构很难找到二维薄膜材料。

针对二维薄膜材料的上述特性，采用本发明提供的掩膜，提出如下的转移流程：

在基板转移台上，将制备的第一掩膜镂空板的倒梯形结构的透明Si3Nx膜层与二维薄膜基板的表面接触，并采用以下过程对准基板：

(1)采用基板表面划线法，调节焦距，调平基板台；

(2)粗调对准基板，使得顶端接触基板点结构与基板的对准精误差控制在50μm以内；

(3)细调对准基板；使得顶端接触基板点结构与基板对准精误差控制在2～5μm。

完成对准后，优选地，可以采用树脂胶和弹簧压片固定对准的掩膜。其中，所述粘性树脂胶用于阻止掩膜相对基板产生微动。所述弹簧压片用于提供缓冲弹力，使得即便在较大震动下，粘性树脂胶粘性降低或失效的情况下，也能保证掩膜不相对基板发生走位移动，从而保证镀膜的精度，提高了量子器件等器件的性能。

然后，将固定好的掩膜与基板组件放置到例如蒸发镀膜机内，镀出与第一掩膜微结构对应的Cr/Au微电路导电膜或者其他薄膜结构；

而后，在基板转移台上，将制备的第二掩膜镂空板的倒梯形结构的透明镂空悬臂透明材料膜层与已经镀制的金属微电路导电膜电路接触，使得第二掩膜的引线镂空悬臂结构与第一次所镀的微电路导电膜悬空臂结构的误差控制在10μm以内。对准基板的步骤与上述过程(1)～(3)相同，并且也可以采用上述树脂胶和弹簧压片固定对准的掩膜。

然后放置到蒸发镀膜内镀出与第二掩膜微结构对应的Cr/Au微电路导电膜引线或者其他引线薄膜结构，得到所需要的微电路导电膜电路结构，两次所镀电路结构的示意性结构如图6所示。

以下通过多个实施例进一步说明本发明提供的掩膜的制造过程，以使该掩膜结构及其制作工艺的优良的技术效果体现地更为明显。

实施例1：

(1)Si基材上，双面生长透光材料；

其中，透光材料选择氮化硅。可以采用PECVD方式制备，厚度选择为200nm。

(2)背面光刻：在背面透光材料上，做出腐蚀槽(背面)光刻图案；

光刻工艺如下：对Si基材料进行匀涂AZ系列正性光刻胶，匀胶参数为：低速600r/min，持续8s，高速3000r/min，持续50s；100℃烘烤100s，采用佳能光刻机做出背面方框腐蚀图案，曝光时间4s，在定制的显影剂中，显影70s。

(3)背面刻蚀：采用干法刻蚀方法，刻蚀背面透光材料；

采用ICP刻蚀机刻蚀，工艺参数如下：刻蚀气体为CF4+O2，流量为30sccm，刻蚀气压2pa，功率为100w；CF4+O2刻蚀的近似方程式1～3，如下所示：

CF₄+e--------CFx++F-+2e- (1)

F-+Si₃N₄------SiF4+N₂ (2)

O₂+CFx+-------CO₂(CO)+COFx (3)

从以上方程可得，CF₄在等离子体中离化为F-、CFx+活性基，与被刻蚀材料Si₃N₄反应，生成可挥发性的气体而被抽走，使反应能继续进行。

(4)正面光刻：在正面透光材料上，做出微结构以及附属圆洞结构的光刻图案；工艺参数与步骤(2)相同。

(5)正面刻蚀:同样采用干法刻蚀方法，刻蚀正面透光材料，制备出微结构以及附属圆洞结构；工艺参数与步骤(3)相同。

(6)湿法刻蚀：对Si基材进行湿法腐蚀，腐蚀出透光微电路导电膜镂空器件结构；

所述步骤(6)中，湿法腐蚀的工艺参数为：氢氧化钾与蒸馏水配比＝1:2，从而制备出了透光微结构镂空掩膜板器件。

(7)清洗：先后采用去离子水、无机混合液清洗。

实施例2：

与实施例1不同之处在于，透光材料选择TiO₂。以及：

所述步骤(1)中，透光材料可以采用PVD方式制备，厚度选择为300nm。

所述步骤(2)中，光刻工艺如下：对Si基材料进行匀涂AZ系列正性光刻胶，匀胶参数为：低速600r/min，持续8s，高速3000r/min，持续40s；100℃烘烤90s，采用佳能光刻机做出背面方框腐蚀图案,曝光时间3.8s，在定制的显影剂中，显影65s。

所述步骤(3)中，采用ICP刻蚀机刻蚀:参数如下：刻蚀气体为CCl₄+O₂，流量为30～50sccm，刻蚀气压2～5pa，功率为100～200w；CCl₄在等离子体中离化为Cl-、CClx+活性基，与被刻蚀材料TiO₂反应，生成可挥发性的气体而被抽走，使反应能继续进行。

步骤(4)～(6)与实施例1相同，其中，步骤(4)参数与上述步骤(2)相同，步骤(5)工艺参数与上述步骤(3)相同。

实施例3：

与实施例1不同之处在于，所述步骤(1)中，透光材料可以采用PECVD方式制备，厚度选择为500nm，可以耐受KOH的腐蚀。

所述步骤(2)中，光刻工艺如下：对Si基材料进行匀涂AZ系列正性光刻胶，匀胶参数为：低速600r/min，持续8s，高速3000r/min，持续45s；100℃烘烤95s，采用佳能光刻机做出背面方框腐蚀图案，曝光时间3.8～4s，在定制的显影剂中，显影65s。

所述步骤(3)中，采用ICP刻蚀机刻蚀:参数如下：刻蚀气体为CF4+O2，流量为40sccm，刻蚀气压3pa，功率为150w；

步骤(4)～(6)与实施例1相同，其中，步骤(4)参数与上述步骤(2)相同，步骤(5)工艺参数与上述步骤(3)相同。

所述步骤(6)中，湿法腐蚀的工艺参数为：氢氧化钾与蒸馏水配比＝1:2，腐蚀速率1.1μm/min，制备出掩膜镂空板器件。

尽管在以上的说明中，对形成有二维材料层作为薄膜图案的方法进行了叙述，但本发明并不被限定于此，只要是打算形成高度精细的薄膜图案，任何形式的基板的导电膜及配线图案的形成等都可以适用于其中。

以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。