阅读说明：本技术 一种用于芯片镀膜工艺的治具拼接结构 (Jig splicing structure for chip coating process ) 是由 蒋海兵 于 2020-02-17 设计创作，主要内容包括：本发明揭示了一种用于芯片镀膜工艺的治具拼接结构,包括避镀治具,所述避镀治具上设置有第一隔条和第二隔条,所述第一隔条和第二隔条相互垂直设置,并在所述避镀治具的工作面上形成若干个用于安放镀膜治具的工作位,所述工作位的尺寸与镀膜治具的尺寸相同,所述镀膜治具的上表面边缘向外延伸形成一延展部,安放好的镀膜治具的延展部之间的间距小于0.5mm。本发明由于采用了避镀治具和镀膜治具进行搭配,采用小间隙法进行避镀,避镀效果好,在不需要改进工艺的基础上能够直接使用,且生产陈本低廉,提升整体效益。(The invention discloses a jig splicing structure for a chip coating process, which comprises a coating avoiding jig, wherein a first parting bead and a second parting bead are arranged on the coating avoiding jig, the first parting bead and the second parting bead are mutually and vertically arranged, a plurality of working positions for placing coating jigs are formed on the working surface of the coating avoiding jig, the size of each working position is the same as that of the coating jig, the edge of the upper surface of the coating jig extends outwards to form an extension part, and the distance between the extension parts of the placed coating jigs is smaller than 0.5 mm. The invention adopts the plating avoiding jig and the film coating jig for matching, adopts a small clearance method for avoiding plating, has good plating avoiding effect, can be directly used on the basis of not needing to improve the process, has low production cost and improves the overall benefit.)

一种用于芯片镀膜工艺的治具拼接结构

技术领域

本发明涉及到芯片镀膜工艺中的治具结构，特别是涉及到一种用于芯片镀膜工艺的治具拼接结构。

背景技术

在生产芯片的时候，需要对芯片进行镀膜，目前芯片镀膜工艺一般采用溅镀，在真空环境下，通入适当的惰性气体作为媒介，靠惰性气体加速撞击靶材，使靶材表面原子被撞击出来，并在表面形成镀膜。由于溅镀本身的工艺特点，容易造成治具以及芯片的污染，导致产生NG产品，一般避镀是要通过改进工艺来实现的，而改进工艺成本太高，需要的时间长，因此需要一种能够解决治具以及芯片容易被污染问题的治具拼接结构。

发明内容

本发明的主要目的为提供一种用于芯片镀膜工艺的治具拼接结构，解决溅镀工艺中治具和芯片容易受到污染的问题。

本发明提出一种用于芯片镀膜工艺的治具拼接结构，包括避镀治具，所述避镀治具上设置有第一隔条和第二隔条，所述第一隔条和第二隔条相互垂直设置，并在所述避镀治具的工作面上形成若干个用于安放镀膜治具的工作位，所述工作位的尺寸与镀膜治具的尺寸相同，所述镀膜治具的上表面边缘向外延伸形成一延展部，安放好的镀膜治具的延展部之间的间距小于0.5mm。

作为本发明的进一步方案：所述避镀治具的边缘向上凸起，所述第一隔条与所述第二隔条设置在所述避镀治具凸缘中间的凹陷位置。

作为本发明的进一步方案：所述第一隔条有两根，所述第二隔条有九根，所述第一隔条将所述避镀治具的凹陷位置分隔成三份，所述第二隔条以三个为一组，每组将所述第一隔条分隔出的空位分割成四份，形成所述工作位，使所述工作位呈现为3×4的矩形阵列。

作为本发明的进一步方案：所述镀膜治具包括治具本体；芯片槽，多个所述芯片槽阵列设于所述治具本体的顶面上，每个所述芯片槽底壁中心位置分别开设有贯穿所述治具本体的顶针槽；顶针槽，包括设于所述芯片槽底壁中心位置的出针孔和设于所述治具本体的底面的进针孔；第一线槽组，设于所述镀膜治具的顶面上，包括纵向线槽和横向线槽，所述纵向线槽设于左右相邻的两列所述芯片槽之间，所述横向线槽设于上下相邻的两排所述芯片槽之间；第二线槽组，设于所述治具本体的底面上，包括多段连接线槽,所述连接线槽(510)的两端分别连接相邻的两个所述进针孔。

作为本发明的进一步方案：所述镀膜治具还括用于夹爪抓取进行上下料操作的抓孔，所述抓孔设于所述治具本体的延展部处。

作为本发明的进一步方案：所述第二隔条上设置有与所述抓孔对应的沉孔。

作为本发明的进一步方案：所述镀膜治具的上表面上还覆盖有蓝胶。

作为本发明的进一步方案：所述蓝胶对应所述抓孔的位置处设置有开口。

作为本发明的进一步方案：所述开口的长度与所述抓孔一致，且所述开口的两端位置呈米字型。

作为本发明的进一步方案：安放好的镀膜治具的延展部之间的间距小于0.1mm。

本发明的有益效果：本发明由于采用了避镀治具和镀膜治具进行搭配，采用小间隙法进行避镀，避镀效果好，在不需要改进工艺的基础上能够直接使用，且生产陈本低廉，提升整体效益。

附图说明

图1是本发明提供的治具的结构示意图；

图2是图1中A处的放大图；

图3是本发明提供的治具的第二视角；

图4是本发明提供的拼接结构的结构示意图；

图5是本发明提供的蓝胶的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1-图5所示，在本发明所提供的一种用于芯片镀膜工艺的治具拼接结构，包括避镀治具800，避镀治具800上设置有第一隔条810和第二隔条820，第一隔条810和第二隔条820相互垂直设置，并在避镀治具800的工作面上形成若干个用于安放镀膜治具的工作位830，如图4所示，工作位830是一个个的方形格子，工作位830的尺寸与镀膜治具的尺寸相同，使得镀膜治具刚好放入工作位830中，镀膜治具的上表面边缘向外延伸形成一延展部，安放好的镀膜治具的延展部之间的间距小于0.5mm，利用极小的距离，防止溅镀材料污染治具底部及芯片。在工作时，将若干个镀膜治具放入工作位830中，镀膜治具的延展部架在第一隔条810和第二隔条820上，优选地，镀膜治具的延展部与隔条接触的位置还可以设置软胶质地的密封条，增强避镀的效果。

避镀治具800的边缘向上凸起，第一隔条810与第二隔条820设置在避镀治具800凸缘中间的凹陷位置，相应的，与避镀治具800凸缘相邻的镀膜治具的延展部与前者之间的距离等于两镀膜治具延展部之间的距离。

第一隔条810有两根，第二隔条820有九根，第一隔条810将避镀治具800的凹陷位置分隔成三份，第二隔条820以三个为一组，每组将第一隔条810分隔出的空位分割成四份，形成工作位830，使工作位830呈现为3×4的矩形阵列。

镀膜治具还括用于夹爪抓取进行上下料操作的抓孔700，抓孔700设于治具本体100的延展部处，抓孔700为长条形的通孔。

第二隔条820上设置有与抓孔700对应的沉孔830，该沉孔830是因为镀膜治具在被抓取时，机械夹爪等需要穿过抓孔700进行抓取，而镀膜治具的延展部是与隔条接触的，需要为机械夹爪提供避空，避免发生干涉。

镀膜治具的上表面上还覆盖有蓝胶900，蓝胶是芯片镀膜时，用于将芯片粘接在镀膜治具上的一层胶膜，其作用类似于双面胶。

蓝胶900对应抓孔700的位置处设置有开口910，一般蓝胶900会覆盖整个镀膜治具的上表面，包括镀膜治具的延展部，同时也覆盖住了抓孔700，因此需要在相应位置处设置开口910，方便机械夹爪对镀膜治具进行抓取，同时全覆盖的结构也避免了抓孔700变成污染镀膜治具底部的罪魁祸首。

开口910的长度与抓孔700一致，且开口910的两端位置呈米字型。

安放好的镀膜治具的延展部之间的间距小于0.1mm，理论上该间距越小越好，但是考虑加工成本，优选距离为0.1mm。

镀膜治具包括治具本体100、芯片槽200、顶针槽300、第一线槽组400和第二线槽组500。

其中，多个芯片槽200阵列设于治具本体100的顶面上，每个芯片槽200底壁中心位置分别开设有贯穿治具本体200的顶针槽300；芯片槽200用于放置芯片，芯片槽200阵列设置可以最大程度提升每个镀膜治具的使用面积，这样不仅节省成本，而且可以提高效率。

顶针槽300包括设于芯片槽200底壁中心位置的出针孔310和设于治具本体100的底面的进针孔320，当芯片在镀膜治具上溅镀完毕后，顶针从进针孔320进从出针孔310出将芯片顶出下料。

第一线槽组400设于镀膜治具的顶面上，包括纵向线槽410和横向线槽420，纵向线槽410设于左右相邻的两列芯片槽200之间，横向线槽420设于上下相邻的两排芯片槽200之间，通过在治具本体顶面设置第一线槽组使得在贴胶过程中将蓝胶从贴胶治具上粘连过来时胶面和芯片槽之间的空气从第一线槽组中排出到外界中。

第二线槽组500设于治具本体100的底面上，第二线槽组500包括多段连接线槽510,连接线槽510的两端分别连接相邻的两个进针孔320，通过在治具本体底面设置第二线槽组使得在顶针下料过程中将顶针与顶针槽之间的空气排向外界，这样不仅提升了芯片生产的良品率，而且也提高了加工效率，增长了顶针的使用寿命。

进一步地，本发明提供的半导体芯片的镀膜治具还包括定位通孔600，定位通孔600设于镀膜治具的顶面上，定位通孔600用于与贴胶治具上的定位柱插接定位，这样保证贴胶精确，防止失误操作引起材料浪费和时间损失。

进一步地，本发明所提供的一种实施例中待镀芯片是方形的，所以左右相邻的两列芯片槽200间距与上下相邻的两排芯片槽100间距相等，当然芯片板也可以不设置成方形，设置呈矩形或者圆形均可，然后芯片槽100与之匹配即可。

更进一步地，左右相邻的两列芯片槽200间距与上下相邻的两排芯片槽100间距取值范围为0.9mm-1.1mm，本发明优选实施例的间距采用1mm，因为如果间距太小不仅工艺要求高投入成本增加，而且第一线槽组400由于位置限制就要相对设计的比较窄进而排气效果不是很好，如果间距太大，导致镀膜治具的有效使用面积利用率不高，这样同样增大了成本，降低了镀膜效率，因此将间距设为1mm是综合了这两个因素给出的一种优选实施例。

进一步地，连接线槽510的两端可以分别连接上下相邻的两个进针孔320，也可以分别连接左右相邻的两个进针孔320，还可以上下相邻的两个进针孔320之间与左右相邻的两个进针孔320之间分别设有连接线槽510；本发明优选连接线槽510的两端分别连接上下相邻的两个进针孔320，这样的线槽总长最短可以节省开模成本。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。