阅读说明：本技术 封装结构及其形成方法 (Package structure and method for forming the same ) 是由 李芃昕 于 2019-11-15 设计创作，主要内容包括：本公开提供一种封装结构,包含第一导电层、第二导电层以及隔离层。第一导电层包含多个第一部分,且第二电层包含多个部分。隔离层位在第一导电层与第二导电层之间,隔离层由氮化物及氧化物中的一者与树脂及聚合物中至少一者混合而成。(The present disclosure provides a package structure including a first conductive layer, a second conductive layer, and an isolation layer. The first conductive layer includes a plurality of first portions, and the second conductive layer includes a plurality of portions. The isolation layer is disposed between the first conductive layer and the second conductive layer, and is formed by mixing one of nitride and oxide with at least one of resin and polymer.)

封装结构及其形成方法

技术领域

本公开涉及一种封装结构及其形成方法。

背景技术

随着功率半导体装置的改良，也增生了一些问题。举例来说，当装置被施加高电压时，热阻变高而绝缘能力可能不足以承受高电压。因此，如何形成具有较高崩溃电压及较低热阻的封装结构仍为目前所需研发的方向。

除此之外，传统的导线架可能因芯片重量而弯曲。因此，芯片贴附过程可能变得不稳定，使的良率受限。因此，如何使芯片贴附过程变得更加稳定也是目前所需努力的目标。

发明内容

本公开的一技术实施方式为一种封装结构。

于一些实施例中，封装结构包含第一导电层、第二导电层以及隔离层。第一导电层包含多个第一部分。第二导电层包含多个部分。隔离层设置于第一导电层与第二导电层之间，其中隔离层由氮化物及氧化物中的一者与树脂及聚合物中至少一者混合而成。

于一些实施例中，封装结构还包含导电通孔，设置于第一导电层与第二导电层之间，且导电通孔接触第一导电层与第二导电层。

于一些实施例中，第一导电层还包含第二部分，连接第一导电层的第一部分中的相邻两者，其中第一导电层的第二部分具有上表面，且此两相邻第一部分无覆盖第二部分的上表面的一部分。

于一些实施例中，封装结构还包含芯片以及封装体。芯片电性连接第一导电层，其中芯片包含第一侧与相对于第一侧的第二侧，且第一侧面对第一导电层。封装体覆盖芯片与第一导电层。

于一些实施例中，封装体无覆盖芯片的第二侧的一部分。

于一些实施例中，封装结构还包含连接结构，具有连接芯片的第二侧与第一导电层的第一侧。

于一些实施例中，连接结构还包含相对于第一侧的一第二侧，且封装体无覆盖连接结构的第二侧的一部分。

于一些实施例中，封装结构还包含贴附材料，设置于芯片的第一侧与第一导电层的第一部分之间。

于一些实施例中，封装结构还包含隔离材料，自封装体隔绝贴附材料。

本公开的另一技术实施方式为一种封装结构。

于一些实施例中，封装结构包含第一导电层、第二导电层以及隔离层。第一导电层包含至少一部分。第二导电层包含多个部分。隔离层设置于第一导电层与第二导电层之间，其中隔离层由氮化物及氧化物中的一者与树脂及聚合物中至少一者混合而成。

于一些实施例中，封装结构还包含芯片以及导线架。芯片包含第一侧与相对于第一侧的第二侧，其中第一侧电性连接第二导电层。导线架包含电性连接芯片的第二侧的第一部分。

于一些实施例中，封装结构还包含封装体，覆盖芯片、第一导电层、第二导电层与导线架。

于一些实施例中，封装体无覆盖第一导电层的一侧边远离隔离层的一部分。

于一些实施例中，导线架还包含第二部分，且封装结构还包含连接结构，设置于第二导电层与导线架的第二部分之间。

于一些实施例中，导线架还包含延伸至第二导电层的第二部分。

于一些实施例中，封装结构还包含导线架以及多个芯片。导线架包含多个部分。多个芯片设置于第二导电层与导线架之间，其中芯片中的一者与导线架无接触。

于一些实施例中，封装结构还包含芯片，包含面对第一导电层的一侧边，且芯片电性连接第一导电层。

于一些实施例中，封装结构还包含导线架以及凸柱。第一导电层设置于导线架与芯片之间。凸柱设置于芯片与导线架之间。

于一些实施例中，封装结构还包含封装体，覆盖该芯片、该第一导电层、该隔离层、该第二导电层与该导线架。

于一些实施例中，第一导电层的至少一部分的数量为多个，且封装结构还包含多个芯片，电性连接第一导电层的此些部分。

本公开的另一技术实施方式为一种封装结构的形成方法。

于一些实施例中，封装结构的形成方法包含：形成一基材，其中基材包含第一导电层、第二导电层以及设置于第一导电层与第二导电层的隔离层；贴附第一芯片的第一侧于基材的第二导电层；贴附第一芯片面对第一侧的第二侧于导线架；以及封装基材、第一芯片以及导线架。

于一些实施例中，封装结构的形成方法还包含：形成导电通孔于第一导电层与第二导电层之间。

于一些实施例中，形成基材包含：形成第一导电层，包含多个第一部分及连接第一部分中相邻两者的第二部分。

于一些实施例中，封装结构的形成方法还包含：于贴附第一芯片的第二侧于导线架之前，贴附连接结构于基材的第二导电层；以及贴附连接结构于导线架。

于一些实施例中，封装结构的形成方法还包含：于贴附第一芯片的第二侧于导线架之前，贴附凸柱于导线架。

于一些实施例中，封装结构的形成方法还包含：于封装基材、第一芯片以及导线架之前，贴附第二芯片于第一导电层。

于上述实施例中，隔离层可增加绝缘效果并提供支撑力以防止第一导电层与第二导电层在贴附芯片过程中弯曲。因此，封装结构的崩溃电压可增加，并增进封装结构的良率。除此之外，第一导电层与第二导电层之间可存在重叠区域。因此，散热效率可增加，且热阻可被降低。

附图说明

图1至图5为根据本公开一些实施例的封装结构的剖面图。

图6至图10为根据本公开另一些实施例的封装结构的剖面图。

图11为根据本公开一些实施例的封装结构的形成方法的流程图。

图12A至图12D为图8中的封装结构在图11的形成方法的中间步骤的剖面图。

图13为根据本公开一些实施例的封装结构的形成方法的流程图。

图14A至图14F为图9中的封装结构在图13的形成方法的中间步骤的剖面图。

附图标记说明：

100、100a、100b、100c、100d、200、200a、200b、200c、200d：封装结构

110、210：第一导电层

112A：第一部分

112B：第二部分

1122B：上表面

120、220：第二导电层

122、212、222：部分

130、230：隔离层

140、240：导电通孔

150：芯片

250A、250B：第一芯片

350A、350B：第二芯片

154、254A、254B：第一侧

156、256A、256B：第二侧

160、260：封装体

170、292：贴附材料

180、280：连接结构

184：第一侧

186：第二侧

190：隔离材料

214、354A：侧边

270：导线架

270A：第一部分

270B：第二部分

270C：第三部分

290：凸柱

OV：重叠区域

D1：第一方向

S11、S12、S13、S14、S21、S22、S23、S24、S25、S26：步骤

具体实施方式

以下将以附图公开多个实施例，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本公开。也就是说，在本公开部分实施例中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式示出的。并且，除非有其他表示，在不同附图中相同的元件符号可视为相对应的组件。这些附图的示出是为了清楚表达这些实施例中各元件之间的连接关系，并非示出各元件的实际尺寸。

图1为根据本公开一些实施例的封装结构100的剖面图。封装结构100包含第一导电层110、第二导电层120以及隔离层130。第一导电层110包含多个第一部分112A。第二导电层120包含多个部分122。第一导电层110的第一部分112A彼此电性绝缘且彼此远离，且第二导电层120的部分122彼此电性绝缘且彼此远离。隔离层130设置于第一导电层110与第二导电层120之间，且隔离层130部分地自第一导电层110与第二导电层120曝露。隔离层130由氮化物及氧化物中的一者与树脂及聚合物中至少一者混合而成。因此，可缩减隔离层130的厚度。举例来说，于一些实施例中，隔离层130的厚度小于150微米(micrometer，μm)且大于40微米。于一些其他实施例中，隔离层130的厚度小于150微米且大于10微米，但本公开并不以此为限。

封装结构100还包含两导电通孔140、芯片150、封装体160以及贴附材料170。两导电通孔140设置于第一导电层110与第二导电层120之间，且两导电通孔140接触第一导电层110与第二导电层120。第一导电层110通过导电通孔140电性连接第二导电层120。具体来说，如图1所示，两第一部分112A通过导电通孔140与第二导电层120的两部分122电性连接。然而，第一导电层110的第一部分112A中的一者(例如：位在左手边的第一部分112A)与第二导电层120的部分122中的一者(例如：位在右手边的部分122)通过隔离层130电性绝缘。芯片150包含第一侧154与相对于第一侧154的第二侧156。第一侧154面对第一导电层110，且第二侧156远离第一导电层110。贴附材料170包含多个凸块，个别设置于芯片150的第一侧154与第一导电层110之间。芯片150通过贴附材料170的多个凸块电性连接第一导电层110的至少两第一部分112A。封装体160覆盖芯片150、贴附材料170与第一导电层110。

于本实施例中，封装体160覆盖整个芯片150的第二侧156，且封装体160包围芯片150与贴附材料170。如图1所示，隔离层130自第一导电层110曝露的一部分与封装体160接触。于一些实施例中，封装体160是由，例如，树脂或聚合物混合而成。

传统的导线架包含根据芯片(比如芯片150)与外部装置的信号传递线路设计的图案，例如，印刷电路板。导线架的图案至少包含芯片连接垫、内部引脚、外部引脚以及在芯片被封装前用以连接引脚的条状结构。

于本实施例中，第一导电层110的第一部分112A构成图案，第二导电层120的部分122构成另一图案，且两图案由隔离层130分隔。换句话说，第一导电层110的图案与第二导电层120的图案通过导电通孔140连接并形成用以取代传统导线架的信号传递线路。

然而，由于隔离层130与第一导电层110的整个图案接触，第一导电层110的第一部分112A可彼此隔离，而无须通过传统封装结构中的条状结构连接。同样地，由于，由于隔离层130与第二导电层120的整个图案接触，第二导电层120的部分122可彼此隔离，而无须通过条状结构连接。换句话说，由于隔离层130是设置于第一导电层110与第二导电层120之间，第一导电层110与第二导电层120的图案可由隔离层130支撑。因此，第一导电层110与第二导电层120的图案的设计弹性可增加。如此一来，可增加第一导电层110与第二导电层120的芯片连接垫与引脚(例如，第一部分112A与部分122)的密度。

于传统贴附芯片的过程中，导线架会因为芯片的重量而形变。因此，封装结构的良率会受限制。本公开的隔离层130可提供支撑力以防止第一导电层110与第二导电层120在贴附芯片的过程中弯曲。如此一来，贴附芯片的过程可更加稳定且可增进封装结构的良率。

高功率半导体装置需要较高的绝缘能力以用于高功率的应用。否则当封装体160的绝缘能力不足时，可能导致装置失效。本公开的隔离层130可增加绝缘能力，因而增加封装结构100的崩溃电压。于一些实施例中，崩溃电压可增加约四倍。于一些实施例中，芯片150为高功率半导体装置，且由氮化镓(Gallium Nitride，GaN)或碳化镓(SiliconCarbide，SiC)。于一些实施例中，芯片150为硅基半导体装置。

如图1所示，沿着自第二导电层120延伸至第一导电层110的第一方向D1上，彼此电性绝缘的第一导电层110的第一部分112A中的一者(位在左手边)及第二导电层120的部分122中的一者(位在右手边)是部分地重叠的(如重叠区域OV所示)。换句话说，第一部分112A(位在左手边)沿着第一方向D1的投影以及部分122(位在右手边)沿着第一方向D1的投影重叠。如此一来，可增加热传递能力，且热阻(thermal resistance)可被降低。

图2为根据本公开一些实施例的封装结构100a的剖面图。图2的封装结构100a与图1的封装结构100的差异在于封装体160覆盖至少一部分的芯片150的第二侧156。于本实施例中，如图2所示，芯片150的整个第二侧156自封装体160曝露。于一些其他实施例中，至少一部分的第二侧156自封装体160曝露。换句话说，封装体160部分地覆盖芯片150的第二侧156。

于一些实施例中，为了使芯片150的第二侧156曝露出来，在封装芯片150之前可以胶带覆盖芯片150的第二侧156，并在封装芯片150之后移除胶带。于一些其他实施例中，研磨位在芯片150上的封装体160的上半部以曝露芯片150的第二侧156。因此，可增加封装结构100a的热传递能力。

图3为根据本公开一些实施例的封装结构100b的剖面图。图3的封装结构100b与图2的封装结构100a的差异在于第一导电层110的实施方式。封装结构100b的第一导电层110包含多个第二部分112B，且不具有导电通孔140。每个第一导电层110的第二部分112B是与第一导电层110的第一部分112A中的相邻两者连接。每个第一导电层110的第二部分112B具有上表面1122B，且每个第二部分112B的上表面1122B的一部分没有被相邻两第一部分112A覆盖。换句话说，第二部分112B自第一部分112A延伸朝向第二导电层120且第二部分112B被隔离层130围绕。因此，第一导电层110与第二导电层120之间的电性连接可于形成第一导电层110的同一工艺中同步形成。如此一来，可简化封装结构100b的工艺。

图4为根据本公开一些实施例的封装结构100c的剖面图。图4的封装结构100c与图3的封装结构100b的差异在于封装结构100c还包含连接结构180。连接结构180包含第一侧184以及相对于第一侧184的第二侧186。第一侧184面对芯片150的第二侧156与第一导电层110。连接结构180电性连接芯片150的第二侧156与第一导电层110。

连接结构180与芯片150于第一方向D1上重叠的上部的面积大于芯片150的第二侧156的面积。于一些实施例中，连接结构180的上部的面积是大于芯片150的第二侧156的面积5倍至10倍。如此一来，一个连接结构180可同时覆盖至少五个芯片150以增加热传导面积。除此之外，芯片150可通过连接结构180电性连接第一导电层110而接地。因此，可增加封装结构100c的散热效率。于本实施例中，如同对于图1中的封装结构100的描述，第一导电层110的第二部分112B可由导电通孔140替代。

于本实施例中，至少一部分或整个连接结构180的第二侧186是没有被封装体160覆盖的。于一些其他实施例中，连接结构180的第二侧186可被封装体160围绕。

图5为根据本公开一些实施例的封装结构100d的剖面图。图5的封装结构100d与图4的封装结构100c的差异在于封装结构100d的第一导电层110还包含隔离材料190。隔离材料190设置于芯片150与第一导电层110之间并包覆贴附材料170的凸块。换句话说，隔离材料190将贴附材料170自封装体160隔离。于一些实施例中，隔离材料190与封装体160的材料相似，但具有较高的渗透性及抗电压特性。由于贴附材料170对于封装结构100d的电性连接效能具有关性的影响，因此隔离材料190可进一步保护贴附材料170。除此之外，虽然贴附材料170较脆弱，隔离材料190具有高渗透性，因此可轻易的包覆贴附材料170的凸块。因此，可增加封装结构100d的绝缘能力以及稳定性。在本实施例中，隔离材料190进一步覆盖第一导电层110的第二部分112B的上表面1122B。于一些其他实施例中，隔离材料190可被应用于前述图1至图4中描述的封装结构。

图6为根据本公开另一些实施例的封装结构200的剖面图。封装结构200包含第一导电层210、第二导电层220以及隔离层230。第一导电层210包含至少一部分。于本实施例中，第一导电层210包含单一部分。第二导电层220包含多个部分222。隔离层230设置于第一导电层210与第二导电层220之间，且隔离层230部分地自第一导电层210与第二导电层220曝露。隔离层230由氮化物及氧化物中的一者与树脂及聚合物中至少一者混合而成。

封装结构200还包含第一芯片250A、导线架270以及封装体260。第一芯片250A包含第一侧254A与相对于第一侧254A的第二侧256A。导线架270包含第一部分270A以及第二部分270B。当封装结构200已封装后，第一部分270A以及第二部分270B彼此电性绝缘。然而，如同前述，当封装结构200在封装前，第一部分270A以及第二部分270B必须通过条状结构连接。第一芯片250A的第二侧256A电性连接至导线架270的第一部分270A，第一芯片250A的第一侧254A电性连接至第二导电层220。如同前述关于图1的封装结构100的描述，第一芯片250A通过贴附材料(图未示)贴附至导线架270与第二导电层220。封装体260覆盖的第一芯片250A、第一导电层210、第二导电层220、隔离层230以及导线架270。于本实施例中，导线架270远离第一芯片250A的一侧是没已被封装体260覆盖的。

于本实施例中，封装结构200还包含两导电通孔240以及连接结构280。导电通孔240电性连接第一导电层210与第二导电层220。连接结构280设置于第二导电层220与导线架270的第二部分270B。第二导电层220通过连接结构280电性连接导线架270。

第一导电层210、第二导电层220、隔离层230以及导电通孔240的实施方式与前述关于图1的封装结构100的第一导电层110、第二导电层120、隔离层130以及导电通孔140描述相似。因此，可增加封装结构200的崩溃电压，并将低封装结构200的热阻。于一些其他实施例中，如此一来，可增加热传递能力，且热阻(thermal resistance)可被降低。于一些其他实施例中，如同前述关于图3中的封装结构100b的描述，导电通孔240可由第一导电层210的多个部分或第二导电层220替换。

于本实施例中，第一导电层210具有远离隔离层230的一侧边214。第一导电层210的侧边214的至少一部分或整个侧边214是没有被封装体260覆盖的。因此，可增加封装结构200的散热效率。于一些其他实施例中，第一导电层210的侧边214可被封装体260围绕。

图7为根据本公开另一些实施例的封装结构200a的剖面图。图7的封装结构200a与图6的封装结构200的差异在于封装结构200a的导线架270的第二部分270B延伸至第二导电层220，且不具有连接结构280。换句话说，第二部分270B是直接与第二导电层220连接。

图8为根据本公开另一些实施例的封装结构200b的剖面图。图8的封装结构200b与图7的封装结构200a的差异在于封装结构200b还包含另一第一芯片250B。如同图8所示，第一芯片250B与导线架270无接触。换句话说，第一芯片250B沿着第一方向D1的投影是没有与导线架270重叠的。第一芯片250B的第二侧256B与封装体260接触，而第一芯片250A的第二侧256A没有与封装体260接触。

于本实施例中，在贴附导线架270之前，第一芯片250A与第一芯片250B是贴附在第二导电层220上。因此，第一芯片250A与第一芯片250B无需通过导线架270支撑。除此之外，导线架270连接垫的数量受限于工艺，然而第二导电层220的连接垫的数量可大于前述图1至图5中的实施例所述的。因此，可封装于封装结构200b中的芯片数量可增加。封装结构200b的形成方法将于后续段落搭配图11与图12A至图12D描述。

图9为根据本公开另一些实施例的封装结构200c的剖面图。图9的封装结构200c与图8的封装结构200b的差异在于封装结构200c还包含第二芯片350A、凸柱290，且导线架270还包含第三部分270C。第二芯片350A包含面对第一导电层210的侧边354A，且第二芯片350A电性连接至第一导电层210。凸柱290设置于第二芯片350A与导线架270的第三部分270C之间。凸柱290通过贴附材料292连接第二芯片350A与导线架270的第三部分270C。第二芯片350A通过凸柱290电性连接导线架270的第三部分270C。换句话说，第二芯片350A的侧边354A面对凸柱290与导线架270的第三部分270C。封装体260覆盖第一芯片250A、第一芯片250B、第二芯片350A、第一导电层210、隔离层230、第二导电层220、导线架270以及凸柱290。通过这样的结构，可封装至封装结构200c可增加。封装结构200c的形成方法将于后续段落搭配图13及图14A至图14F说明。

图10为根据本公开另一些实施例的封装结构200d的剖面图。图9的封装结构200d图8的封装结构200c差异在于第一导电层210包含多个部分212且封装结构200d还包含另一第二芯片350B。第二芯片350B电性连接至第一导电层210的部分212。具体来说，第二芯片350B与第一导电层210之间的结构与前述图1中的封装结构100的芯片150与第一导电层110之间的结构相似。换句话说，第一导电层210、第二导电层220、隔离层230以及导电通孔240的实施方式与前述关于图1的封装结构100的第一导电层110、第二导电层120、隔离层130以及导电通孔140描述相同。

第二芯片350BB继续地通过第一导电层210与导电通孔240电性连接至第二导电层220。因此，芯片可贴附在第一导电层210与第二导电层220，且芯片可通过连接结构280或凸柱290电性连接至导线架270。因此，可封装于封装结构200d的芯片数量可增加。

图11为根据本公开一些实施例的封装结构的形成方法的流程图。图12A至图12D为图8中的封装结构在图11的形成方法的中间步骤的剖面图。请参阅图11及图12A，形成方法开始于步骤S11，形成基材202。基材202包含第一导电层210、第二导电层220以及设置于第一导电层210与第二导电层220之间的隔离层230。第一导电层210包含单一部分。第二导电层220包含多个彼此垫性绝缘的部分222。基材202还包含导电通孔240，设置于第一导电层210与第二导电层220之间，且导电通孔240接触第一导电层210与第二导电层220。

请参阅图11及图12B，形成方法继续至步骤S12，第一芯片250A被贴附至第二导电层220。第一芯片250A包含第一侧254A与相对于第一侧254A的第二侧256A。第一侧254A贴附于第二导电层220。于本实施例中，另一第一芯片250B贴附于第二导电层220上，且两连接结构280分别贴附于第二导电层220的另外两个部分222上。

请参阅图11及图12C，形成方法继续至步骤S13，第一芯片250A被贴附于导线架270。于本实施例中，连接结构280与第一芯片250A为同时贴附于导线架270。具体来说，如图12C所示，第一芯片250A的第2侧贴附于导线架270，其中第一芯片250B与导线架270无接触。

请参阅图11及图12D，形成方法继续至步骤S14，形成封装体260。封装体260覆盖基材202、第一芯片250A、第一芯片250B以及导线架270。如图12C及图12D所示，第一芯片250B的第二侧256B接触封装体260，其中第一芯片250A的第二侧256A没有接触封装体260。

如同前述关于图8的封装结构200d的描述，导线架270的连接垫的数量受限于工艺，然而第二导电层220用于放置芯片的连接垫的数量较大。

因此，由第二导电层220构成的可用于封装芯片于封装结构200b中的连接垫的数量可大于导线架270上的连接垫数量。因此，可封装于封装结构200b中的芯片数量可增加。

图13为根据本公开一些实施例的封装结构的形成方法的流程图。图14A至图14F为图9中的封装结构在图13的形成方法的中间步骤的剖面图。

请参阅图13及图14A，形成方法开始于步骤S21，形成基材202。形成基材202的方法与图11及图12A所述的行程方法相同，因此不再赘述。

请参阅图13及图14B，形成方法继续至步骤S22，第一芯片250A被贴附至第二导电层220。步骤S22的其余内容与步骤S12中描述的大致相同，因此不再赘述。

请参阅图13及图14C，形成方法继续至步骤S23，凸柱290被贴附至导线架270。凸柱290是通过贴附材料292贴附至第三部分270C。

请参阅图13及图14D，形成方法继续至步骤S24，第一芯片250A被贴附至导线架270。于本实施例中，连接结构280与第一芯片250A是同时被贴附至导线架270。第一芯片250A、第一芯片250B与导线架270的其他结构细节与步骤S13中描述的相似，因此不再赘述。

请参阅图13及图14E，形成方法继续至步骤S25，第二芯片350A被贴复制第一导电层210与凸柱290。第二芯片350A是通过贴附材料292贴附于凸柱290上。因此，第二芯片350A电性连接至第一导电层210与导线架270。

请参阅图13及图14F，形成方法继续至步骤S26，形成封装体260。封装体260覆盖基材202、第一芯片250A、第一芯片250B、第二芯片350A、导线架270以及凸柱290。

应理解到，图10中的封装结构200d的实施方式可通过修改步骤S21与S22而形成。举例来说，步骤21可经修改而进一步包含形成多个第一导电层210的部分212，以及形成导电通孔240于隔离层230。步骤S22可经修改而进一步包含贴附第二芯片350B于第一导电层210的部分212。

如同前述，通过如此的结构，芯片可贴附于第一导电层210与第二导电层220，且芯片可通过连接结构280或凸柱290电性连接至导线架270。因此，可封装于封装结构200d的芯片数量可进一步增加。

虽然本公开已以实施例公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的构思和范围内，当可作各种的变动与润饰，因此本公开的保护范围当视权利要求所界定者为准。