阅读说明：本技术 分腔电磁屏蔽封装方法及封装结构 (Cavity-divided electromagnetic shielding packaging method and packaging structure ) 是由 李骞 陈建超 王海升 于 2020-04-30 设计创作，主要内容包括：本发明公开了一种分腔电磁屏蔽封装方法,包括以下步骤：提供一基板,在所述基板上安装多个芯片,对所述基板进行塑封,以形成包覆多个所述芯片的塑封层；提供具有清洗装置的划片机,采用所述划片机上的刀片对所述塑封层切割,以在相邻两个所述芯片之间形成沟槽,并采用所述清洗装置同时对所述沟槽清洗；在所述沟槽内填充导电材料,以形成第一屏蔽层；对所述基板和塑封层进行切割,以形成多个独立的封装结构。本发明使用具有清洗装置的划片机代替激光镭射技术形成用于分腔电磁屏蔽的沟槽,刀片切割和清洗同时进行,简化了步骤且提高了封装效率。(The invention discloses a sub-cavity electromagnetic shielding packaging method, which comprises the following steps: providing a substrate, mounting a plurality of chips on the substrate, and plastically packaging the substrate to form a plastic packaging layer for coating the plurality of chips; providing a dicing saw with a cleaning device, cutting the plastic package layer by using a blade on the dicing saw to form a groove between two adjacent chips, and cleaning the groove simultaneously by using the cleaning device; filling a conductive material in the groove to form a first shielding layer; and cutting the substrate and the plastic packaging layer to form a plurality of independent packaging structures. According to the invention, the scribing machine with the cleaning device is used for replacing a laser technology to form the groove for cavity electromagnetic shielding, and the cutting and cleaning of the blade are carried out simultaneously, so that the steps are simplified and the packaging efficiency is improved.)

分腔电磁屏蔽封装方法及封装结构

技术领域

本发明涉及半导体封装领域，具体涉及分腔电磁屏蔽封装方法及封装结构。

背景技术

随着封装模块集成密度越来越高，产品越来越复杂，之前产品表面进行金属化的屏蔽技术只能解决模块与模块之间的电磁干扰问题，但已经无法满足模块内部芯片相互之间的电磁干扰问题，所以主流厂商都在开发相关的分腔屏蔽技术。

目前分腔屏蔽技术基本都是在塑封结束后，利用激光在需要屏蔽的芯片之间挖槽，然后塑封料之间填充导电材料，接着切割成单颗产品。目前分腔屏蔽技术通常先采用镭射技术开槽，槽内会有很多粉尘，需要清洗干净后再填充导电材料，一般通过干冰清洗，但是操作繁琐且封装效率低。

发明内容

本发明的主要目的是提供一种分腔电磁屏蔽封装方法及封装结构，旨在改善目前分腔屏蔽封装方法操作繁琐且效率低的问题。

为实现上述目的，本发明提供了一种分腔电磁屏蔽封装方法，包括以下步骤：

提供一基板，在所述基板上安装多个芯片，对所述基板进行塑封，以形成包覆多个所述芯片的塑封层；

提供具有清洗装置的划片机，采用所述划片机上的刀片对所述塑封层切割，以在相邻两个所述芯片之间形成沟槽，并采用所述清洗装置同时对所述沟槽清洗；

在所述沟槽内填充导电材料，以形成第一屏蔽层；

对所述基板和塑封层进行切割，以形成多个独立的封装结构。

优选地，所述提供具有清洗装置的划片机，采用所述划片机上的刀片对所述塑封层切割，以在相邻两个所述芯片之间形成沟槽，并采用所述清洗装置同时对所述沟槽清洗洗的步骤包括：

在所述划片机上安装第一厚度值的刀片，对所述塑封层切割，以形成第一凹槽；

更换第二厚度值的刀片，沿所述第一凹槽的底部切割，以形成第二凹槽；

其中，所述第二厚度值小于所述第一厚度值，所述第二凹槽的底部露出所述基板的接地焊盘。

优选地，所述提供具有清洗装置的划片机，采用所述划片机上的刀片对所述塑封层切割，以在相邻两个所述芯片之间形成沟槽，并采用所述清洗装置同时对所述沟槽清洗洗的步骤包括：

在所述划片机上安装第一厚度值的刀片，对所述塑封层切割，以形成第一凹槽；

更换第二厚度值的刀片，沿所述第一凹槽的底部切割，以形成第二凹槽；

更换第三厚度值的刀片，沿所述第二凹槽的底部切割，以形成第三凹槽；

其中，所述第一厚度值大于所述第二厚度值，所述第二厚度值大于所述第三厚度值，所述第三凹槽的底部露出所述基板的接地焊盘。

优选地，所述划片机为双轴划片机。

优选地，所述对所述基板和塑封层进行切割，以形成多个独立的封装结构的步骤之后还包括：

对所述封装结构的塑封层的表面溅射导电材料，以形成第二屏蔽层。

此外，本发明还提供了一种封装结构，由上述所述的分腔电磁屏蔽封装方法制备得到。

优选地，所述沟槽的槽宽为15～90μm。

优选地，所述沟槽的槽宽自槽底向槽口的方向逐渐增大。

优选地，所述沟槽的槽深与槽宽之比为10:1～20:1。

优选地，所述封装结构为SIP封装结构。

在本发明的技术方案中，首先在基板上安装多个芯片，制备保护芯片的塑封层，采用具有清洗装置的划片机对塑封层切割形成沟槽，并在切割的同时采用清洗装置对沟槽清洗，然后再向沟槽内填充导电材料，形成第一屏蔽层，最后对整个基板和塑封层切割，得到多个独立的单颗封装结构。本发明使用具有清洗装置的划片机代替激光镭射技术形成用于分腔电磁屏蔽的沟槽，刀片切割和清洗同时进行，简化了步骤且提高了封装效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明一实施例的分腔电磁屏蔽封装方法的一步骤呈现的结构示意图；

图2为本发明一实施例的封装结构的结构示意图；

图3为本发明另一实施例的封装结构的结构示意图；

图4为本发明又一实施例的封装结构的结构示意图；

图5为本发明再一实施例的封装结构的结构示意图；

图6为本发明一实施例的分腔电磁屏蔽封装方法中划片机的部分结构示意图；

图7为本发明一实施例的分腔电磁屏蔽封装方法的流程图。

附图标号说明：

1	基板	11	接地焊盘
				2	芯片	3	塑封层
4	沟槽	41	第一凹槽
				42	第二凹槽	43	第三凹槽
5	刀片	61	刀片安装轴
				62	清洗水出口	63	冷却水出口

具体实施方式

下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

此外，本发明提供了一种分腔电磁屏蔽封装方法的第一实施例中，如图1、图2、图6和图7，包括以下步骤：

S10、提供一基板1，在基板1上安装多个芯片2，对基板1进行塑封，以形成包覆多个芯片2的塑封层3；

塑封层3用于保护芯片2，以防止空气中的杂质对芯片2电路的腐蚀而造成电气性能下降。

S20、提供具有清洗装置的划片机，采用划片机上的刀片5对塑封层3切割，以在相邻两个芯片2之间形成沟槽4，并采用清洗装置同时对沟槽4清洗；

本实施例的划片机是指的具有清洗功能且安装刀片5的划片机，例如晶圆划片机或基板划片机，划片机的工作原理是强力切削，在对工件进行切削加工时，划片机的刀片安装轴61沿Z轴下降，通过推动工件向刀片5的方向移动，带动高速旋转的刀片5对被加工器件进行切划，划片机上的清洗装置包括清洗水出口62，用于对刀片5底部从径向喷射清洗水，以对划片机工作过程中产生的废料进行冲洗。划片机还设有冷却水出口63，由于划片机在工作过程中刀片5对工件划切时会产生大量的热量，使刀片5与被加工的工件温度迅速升高，过高的温度会严重影响划片质量，并大大缩短刀片5的使用寿命，为了降低刀片5与被加工工件的温度，在划片过程中需要对刀片5和工件喷射冷却水对其进行冷却。具体沟槽4切割的步骤为：包括目标沟槽4尺寸，确定开槽刀片5规格，确定开槽初始位置、步进、速度和深度等参数，并建立切割和清洗程序，建立目标识别程序，上料，并开始自动切割清洗，完成沟槽4加工。本实施例可采用型号为AD3000T或DFD6361的全自动划片机，由于划片机为现有设备，划片机的工作原理是本领域技术人员可以从公知常识中获知的，因此对其不再扩展叙述。

本实施例的切割偏移累计误差小于2μm，Z方向定位精确，误差小于1μm，能准确切割至基板1的接地焊盘11表面，相对于镭射工艺具有更高的切割精度和更小的偏移误差；切割塑封层3的断面平整，有利于后续导电材料的填充，且本实施例同时完成刀片5切割和沟槽4清洗，操作简单，提高了封装效率。

S30、在沟槽4内填充导电材料，以形成第一屏蔽层；

导电材料可为银浆或铜浆，待填充的导电材料高温固化后，形成第一屏蔽层，防止芯片2之间的电磁干扰。

S40、对基板1和塑封层3进行切割，以形成多个独立的封装结构。

通过先在基板1上安装多个封装模块的重复单元，并切割多个沟槽4，最后再切割成多个独立的单颗封装结构，能够提高生产效率。

根据本发明的第一实施例提出的分腔电磁屏蔽封装方法的第二实施例，如图3所示，提供具有清洗装置的划片机，采用划片机上的刀片5对塑封层3切割，以在相邻两个芯片2之间形成沟槽4，并采用清洗装置同时对沟槽4清洗洗的步骤包括：

在划片机上安装第一厚度值的刀片5，对塑封层3切割，以形成第一凹槽41；

更换第二厚度值的刀片5，沿第一凹槽41的底部切割，以形成第二凹槽42；

其中，第二厚度值小于第一厚度值，第二凹槽42的底部露出基板1的接地焊盘11。

本实施例采用“step cut”切割模式，首先采用较宽的刀片5开一道较宽的槽，然后在该槽的基础上用较窄的刀片5开一道较窄的沟槽4，切割出T型沟槽4，由于本实施例的沟槽4的槽口较宽，便于向沟槽4注入导电材料，而第二凹槽42的宽度较窄，可节约空间，减小封装结构的尺寸。

根据本发明的第一实施例提出的分腔电磁屏蔽封装方法的第三实施例，如图4所示，提供具有清洗装置的划片机，采用划片机上的刀片5对塑封层3切割，以在相邻两个芯片2之间形成沟槽4，并采用清洗装置同时对沟槽4清洗洗的步骤包括：

在划片机上安装第一厚度值的刀片5，对塑封层3切割，以形成第一凹槽41；

更换第二厚度值的刀片5，沿第一凹槽41的底部切割，以形成第二凹槽42；

更换第三厚度值的刀片5，沿第二凹槽42的底部切割，以形成第三凹槽43；

其中，第一厚度值大于第二厚度值，第二厚度值大于第三厚度值，第三凹槽43的底部露出基板1的接地焊盘11。

本实施例采用“step cut”切割模式，切割出阶梯型沟槽4，第三凹槽43的宽度很小，可减小芯片2之间的距离，缩小封装结构的尺寸；第一凹槽41的宽度较大，便于注入导电材料；第二凹槽42的宽度介于第一凹槽41的宽度和第三凹槽43的宽度之间，既便于导电材料流入槽底，又能为芯片2或其它元件避让空间。

根据本发明的第一实施例提出的分腔电磁屏蔽封装方法的第四实施例中，划片机为双轴划片机。双轴划片机可安装两个刀片5，实现双刀同时加工，可同时切割出两条沟槽4，提高了切割效率。

根据本发明的第一实施例提出的分腔电磁屏蔽封装方法的第五实施例中，对基板1和塑封层3进行切割，以形成多个独立的封装结构的步骤之后还包括：

对封装结构的塑封层3的表面溅射导电材料，以形成第二屏蔽层。

本实施例对单颗封装结构的五个面(一个正面+四个侧面)溅射导电材料，从而形成共形屏蔽，以避免封装结构受到外部电磁干扰。

此外，本发明还提供了一种封装结构，由上述的分腔电磁屏蔽封装方法制备得到。由于该封装结构采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

进一步地，沟槽4的槽宽为15～90μm。由于切割刀片5的尺寸宽度广，最小厚度可达15μm，可实现15～20μm的超小尺寸开槽，而镭射工艺最小只能开60～90μm的沟槽4。因此，本实施例的沟槽4相对于镭射工艺切割的沟槽4宽度更窄，能够减小封装结构的尺寸。

在另一实施例中，沟槽4的槽宽自槽底向槽口的方向逐渐增大。采用不同形状的刀片5能够切割出不同类型的槽型，例如采用横截面为圆形的刀片5切割，可得到如图2所示的沟槽4；更换刀片5还可得到如图所示的V型沟槽4(如图5所示)；通过“step cut”切割模式，还可以得到T型或阶梯型沟槽4(如图3和图4所示)。上述开口较宽的沟槽4便于导电材料的注入，又能缩短相邻芯片2之间的距离，减小封装结构的尺寸。

其中，刀片5安装在刀片安装轴61上，刀片安装轴61可沿Z轴调整位置，可根据目标沟槽4深度确定刀片安装轴61在Z轴上的位置，根据刀片5伸长量与刀片5厚度的关系，本实施例可实现沟槽4的槽深与槽宽之比为10:1～20:1。而镭射工艺切割出的沟槽4槽深与槽宽之比最高只能达到10：1。

本实施例的封装结构为SIP(System in Package，系统级封装)封装结构。SIP封装是将多种功能芯片2，包括处理器、存储器等功能芯片2集成在一个封装内，从而实现一个基本完整的功能。通过在相邻的芯片2之间设置第一屏蔽层，形成SIP封装的分腔电磁屏蔽，避免了SIP封装中不同芯片2之间的相互干扰。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书所作的等效变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。