阅读说明：本技术 一种半导体器件封装结构 (Semiconductor device packaging structure ) 是由 朱袁正 王燕军 李明芬 朱久桃 于 2019-12-06 设计创作，主要内容包括：本发明涉及半导体器件封装技术领域,具体公开了一种半导体器件封装结构,其中,包括：半导体芯片、金属键合线、封装体、金属基岛和引脚,所述半导体芯片焊接在所述金属基岛的上表面,所述半导体芯片和所述引脚之间通过金属键合线连接,所述封装体封盖在所述半导体芯片、金属键合线、金属基岛和引脚上,并露出部分所述引脚和部分所述金属基岛,位于所述封装体外的所述金属基岛的顶端设置连筋,被所述封装体封盖的所述金属基岛的底端悬空。本发明提供的半导体器件封装结构提升了半导体器件的功率,即提升了半导体器件的性能,同时由于省去了连筋,也节省了成本。(The invention relates to the technical field of semiconductor device packaging, and particularly discloses a semiconductor device packaging structure, which comprises: the semiconductor chip is welded on the upper surface of the metal base island, the semiconductor chip is connected with the pins through the metal bonding wires, the packaging body covers the semiconductor chip, the metal bonding wires, the metal base island and the pins, a part of the pins and a part of the metal base island are exposed, and a connecting rib is arranged at the top end of the metal base island outside the packaging body and is suspended at the bottom end of the metal base island of the packaging body cover. The semiconductor device packaging structure provided by the invention improves the power of the semiconductor device, namely the performance of the semiconductor device, and simultaneously saves the cost due to the fact that connecting ribs are omitted.)

一种半导体器件封装结构

技术领域

本发明涉及半导体器件封装技术领域，尤其涉及一种半导体器件封装结构。

背景技术

TO252封装作为当前的一种主流贴片式封装（具体结构参照图12至图14所示），市场需求量一直很大，但行业内的各大封装企业所生产制造的TO252封装产品，其内部构造和外部形状都几乎相同。若按照当前的一模一样的封装设计结构去制造加工该封装产品，在器件性能以及制造成本上都没有突破性的优势，也不能满足当前对不同类型的封装形式的需求。

发明内容

本发明提供了一种半导体器件封装结构，解决相关技术中存在的现有技术的封装结构性能低成本高的问题。

作为本发明的一个方面，提供一种半导体器件封装结构，其中，包括：半导体芯片、金属键合线、封装体、金属基岛和引脚，所述半导体芯片焊接在所述金属基岛的上表面，所述半导体芯片和所述引脚之间通过金属键合线连接，所述封装体封盖在所述半导体芯片、金属键合线、金属基岛和引脚上，并露出部分所述引脚和部分所述金属基岛，位于所述封装体外的所述金属基岛的顶端设置连筋，被所述封装体封盖的所述金属基岛的底端悬空。

进一步地，所述引脚的一端通过所述金属键合线与所述半导体芯片连接，所述引脚的另一端经过折弯后伸出所述封装体外，且折弯后的所述引脚的底面与所述金属基岛的下表面共面。

进一步地，所述引脚被所述封装体封盖的部分形成键合平台，所述键合平台的上表面与所述半导体芯片的上表面共面。

进一步地，所述引脚包括第一引脚和第二引脚，所述第一引脚和所述第二引脚间隔设置，所述第二引脚位于所述封装体内的部分形成键合平台，所述键合平台的一端朝向所述第一引脚的方向延伸，且与所述第一引脚相邻设置。

进一步地，所述金属基岛的两侧设置耳朵结构，所述耳朵结构外露在所述封装体外。

进一步地，所述金属基岛上设置有对称的通孔，所述通孔内填充所述封装体。

进一步地，所述半导体芯片包括IC、MOSFET、SIC、Schottky和IGBT中的任意一种。

进一步地，所述金属基岛的厚度范围为0.30mm~0.51mm。

进一步地，所述金属键合线包括铝线、铜线、铝带和铜片中的任意一种。

进一步地，所述引脚的宽度范围为0.7mm~0.9mm，长度范围为1.4mm~1.8mm，厚度范围为0.30mm~0.51mm。

通过上述半导体器件封装结构，金属基岛顶端设置有连筋，底端悬空，无向下延伸的连筋，这样省去多余连筋，节约了器件内部空间，使得引脚键合平台面积得以扩展，从而可以容许大横截面积的金属键合线在此平台上作键合，大幅提升器件结构的电压、电流导通能力，进而提升半导体器件的功率，即提升了半导体器件的性能，同时由于省去了连筋，也节省了成本。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的

具体实施方式

一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为本发明提供的半导体器件封装结构的主视图。

图2为本发明提供的半导体器件封装结构的后视图。

图3为本发明提供的半导体器件封装结构的截面示意图。

图4为本发明提供的半导体器件封装结构的前视外观示意图。

图5为本发明提供的半导体器件封装结构的后视外观示意图。

图6为本发明提供的半导体器件封装结构的右视外观示意图。

图7为本发明提供的半导体器件封装结构的铝带键合实施方式示意图。

图8为本发明提供的半导体器件封装结构的铜片键合实施方式示意图。

图9为本发明提供的半导体器件封装结构的多引脚实施方式示意图。

图10为本发明提供的半导体器件封装结构的引脚头部凹槽和封装体底面凹槽的主视图。

图11为本发明提供的半导体器件封装结构的引脚头部凹槽和封装体底面凹槽的侧视图。

图12为现有技术中的TO252封装的外观主视图。

图13为现有技术中的TO252封装的外观后视图。

图14为现有技术中的TO252封装的外观侧视图。

图15为现有技术中的TO252封装的仿真结果示意图。

图16为本发明提供的半导体器件封装结构的仿真结果示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。

为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本实施例中提供了一种半导体器件封装结构，图1至图3是根据本发明实施例的半导体器件封装结构的结构示意图，如图1至图3所示，其中，包括：半导体芯片1、金属键合线3、封装体5、金属基岛2和引脚4，所述半导体芯片1焊接在所述金属基岛2的上表面，所述半导体芯片1和所述引脚4之间通过金属键合线3连接，所述封装体5封盖在所述半导体芯片1、金属键合线3、金属基岛2和引脚4上，并露出部分所述引脚4和部分所述金属基岛2，位于所述封装体外5的所述金属基岛2的顶端设置连筋，被所述封装体封盖的所述金属基岛2的底端悬空。

通过上述半导体器件封装结构，金属基岛顶端设置有连筋，底端悬空，无向下延伸的连筋，这样省去多余连筋，节约了器件内部空间，使得引脚键合平台面积得以扩展，从而可以容许大横截面积的金属键合线在此平台上作键合，大幅提升器件结构的电压、电流导通能力，进而提升半导体器件的功率，即提升了半导体器件的性能，同时由于省去了连筋，也节省了成本。

具体地，半导体芯片1背面焊接于金属基岛2的上表面，半导体芯片1正面和引脚4之间通过金属键合线3连接，所述封装体5封盖后露出部分引脚4和部分金属基岛2，外露的金属基岛2作为器件底面的散热片，应用时直接焊接贴装在PCB上，一方面可以输出大电流，一方面又可以通过PCB直接散热，确保器件的良好性能。

具体地，所述引脚4的一端通过所述金属键合线3与所述半导体芯片1连接，所述引脚4的另一端经过折弯后伸出所述封装体5外，且折弯后的所述引脚4的底面与所述金属基岛2的下表面共面。

可以理解的是，上述引脚4，露出封装体5的部分，平行于封装体的底面径直伸出，无折弯，引脚4的底面与金属基岛2的下表面共面，该种平脚结构的有益效果是，相比传统海鸥脚结构（例如TO252封装结构），引脚长度缩短，提升导电、导热性能的同时又减少了铜材使用量，降低了生产制造成本。另外，引脚垂直伸出相比中部伸出，引脚无需折弯，引脚的实际长度变短，减少了铜材的使用量。

具体地，所述引脚4被所述封装体5封盖的部分形成键合平台10，所述键合平台10的上表面与所述半导体芯片1的上表面共面。

需要说明的是，引脚4被封装体封盖的部分向上折弯形成键合平台10，所述键合平台10上表面与半导体芯片1上表面近乎齐平，这样可以节约器件纵向空间，使得器件可以设计的更薄，同时减少了塑封料的使用量，降低制造成本。

具体地，如图1和图4所示，所述引脚4包括第一引脚41和第二引脚42，所述第一引脚41和所述第二引脚42间隔设置，所述第二引脚42位于所述封装体5内的部分形成键合平台10，所述键合平台10的一端朝向所述第一引脚41的方向延伸，且与所述第一引脚41相邻设置。

可以理解的是，以图4中所示方向为例，所述第一引脚41为左引脚，所述第二引脚42为右引脚，右引脚向上折弯形成的键合平台10向左延伸至无限接近左引脚的右边界，键合平台面积足够大，可容许大横截面积的金属键合线在此平台上作键合，大幅提升器件结构的电压、电流导通能力。

具体地，如图5所示，上述引脚4，其底面靠近引脚4头部区域设置有小凹槽9，应用端在焊接上板时，引脚底面更容易吃锡。

优选地，所述引脚4的衬底可以设计成多种形式，例如设计成与TO263封装或DFN5x6封装引脚衬底等同。

应当理解的是，所述引脚的数量优选为两个，但不限于两个，可以根据需要设置多个，本发明实施例以两个为例进行说明。

具体地，所述金属基岛2的两侧设置耳朵结构，所述耳朵结构外露在所述封装体5外。

可以理解的是，金属基岛2的左右两侧设置有突出边线的耳朵结构，塑封后，该耳朵结构上表面部分外露，无封装体封盖，通过设置该耳朵结构，塑封模具的金属顶针接触并压住耳朵，确保金属基岛2水平，防止塑封料外溢至金属基岛2的下表面散热片上。

具体地，如图1所示，所述金属基岛2上设置有对称的通孔7，所述通孔7内填充所述封装体。

可以理解的是，金属基岛2上表面靠近上端设置有左右对称的两个通孔7，塑封后通孔被塑封料填满，封装体5通过通孔贯穿引线框架，将封装体5固定，防止器件掉落造成开裂，且对称的设计方式，使得锁模效果更佳。

还需要说明的是，如图1所示，所述金属基岛2的上表面位于所述通孔7的下方设置有V型沟槽6。

具体地，如图6所示，所述封装体5的厚度小于1.5mm，相比现有技术，器件厚度变薄，可缩短器件内部至塑封体表面的导热通路，使得热量更容易散出。

进一步具体地，如图10和图11所示，所述封装体其背面位于引脚2面和金属基岛2面中间的区域设置有横向的凹槽8，应用端可在凹槽内刷红胶，以防止器件在后续波峰焊或再流焊等焊接制程中脱落。

优选地，所述半导体芯片包括IC、MOSFET、SIC、Schottky和IGBT中的任意一种。

具体地，所述金属基岛2的厚度范围为0.30mm~0.51mm。

具体地，所述金属键合线3包括铝线、铜线、铝带和铜片中的任意一种。

具体地，所述引脚4的宽度范围为0.7mm~0.9mm，长度范围为1.4mm~1.8mm，厚度范围为0.30mm~0.51mm。

下面以半导体芯片1为MOSFET进行详细说明。优选地，所述金属键合线3为线径大于20密尔的铝线。

具体地，所述金属基岛2为一整块铜金属块，其上表面为上芯区域，上表面靠近边线的区域设计有V型沟槽6，其益处是可增加金属基岛2与封装体5的结合性以及阻止水汽进入上芯区域，所述金属基岛2的左右两侧设计有突出的耳朵结构，塑封过程中，塑封模具的金属顶针接触并压住耳朵，确保金属基岛2水平，防止塑封料外溢至金属基岛2的下表面散热片上。上述金属基岛2上表面靠近上端设置有左右对称的两个通孔，塑封后通孔被塑封料5填满，起到锁住塑封料5和引线框架的作用。所述金属基岛2的下表面为台阶式设计，中间厚，边缘薄，塑封完成后，台阶的中间区域外露于塑封料底面，作为器件的散热片，散热片的面积约占塑封体底面面积的50%。

优选地，所述引脚4数量为两只。

具体地，所述引脚4位于封装塑封体5的下端的左右两侧，右侧引脚4向封装体5的内部延伸的部分向上折弯形成键合区域平台，键合平台上表面与半导体芯片1正面近乎齐平，同时向左延伸至无限接近左引脚4的右边界，延伸后的键合平台可容下横截面积大于20密尔的粗铝线或更粗的铝带或大颗铜片作键合，所述引脚4露出封装体5的结构平行于封装体5底面径直伸出，无折弯，底面与金属基岛2的下表面共面，且底面靠近引脚4头部区域设置有小凹槽。所述两只引脚4衬底设计成于TO252封装引脚衬底相同，应用端可直接用来取代TO252封装。

需要说明的是，依据公知，导线的电阻越低，导电导热效率越高，当前主流TO252封装的引脚4折弯长度约2.21mm,引脚截面积约0.386mm2 ，铜的电阻率为17.2（µΩ• mm），按照导线电阻计算公式；R=ρL/S，计算出当前TO252引脚4折弯部分电阻=17.2*2.21/0.386mm2=98.476（µΩ• mm）。本发明器件结构的引脚4，折弯长度仅约为0.2mm, 引脚截面积约0.323mm2 ，计算得新设计引脚4折弯部分电阻=17.2*0.2/0.323mm2 =10.65（µΩ• mm）。本发明实施例相比于当前的TO252封装，引脚4折弯部分电阻下降约9倍多，相当于此部分导电导热效率可增加约9倍左右，即意味着本发明实施例的器件导电导热效率绝对优于当前TO252封装。

另外，本发明实施例的半导体器件封装结构的散热性能优于当前的TO252封装。为了证明本发明实施例提供的半导体器件封装结构的散热性能优于当前的TO252封装，进行了仿真实验。

仿真原理：利用仿真模拟软件模拟器件的散热性能，设定器件模型置于对固定对流换热系数的环境中，通多对器件输入功率参数P，仿真计算出半导体芯片表面的结温Tj(已知芯片结温超过175℃即失效)和塑封料表面Tc的结温，由此可以计算出芯片表面至塑封料表面之间的热阻Rthjc=(Tj-Tc)/P。

需要说明的是，热阻顾名思义即热量在热流路径上遇到的阻力，用于评估电子封装产品的散热性能，涉及到客户在使用产品时的热可靠性，是封装设计时需要考量的重要参数，众所周知，热阻与导热性能成反比，热阻值越小，热量越容易流动散出，代表散热性能更好,封装器件的散热性能评估通常用从芯片结面到封装体表面的热阻值衡量。

（1）当前TO252封装仿真模拟过程：

a，建立器件三维模型，输入相关材料特性参数。

a，设定器件模型环境为对流换热系数100W/m²℃。

b，输入功率参数为3.4W时，仿真计算获得芯片表面为175.8℃。

c，同步探测器件塑封料表面结温为154.3℃。

d，计算热阻值Rthjc=(175.8-154.3)/3.4=6.32℃/W。

仿真结果如图15所示。

（2）本发明实施例仿真模拟过程：

a，建立器件三维模型，输入相关材料特性参数。

e，设定器件模型环境为对流换热系数100W/m²℃。

f，输入功率参数为3.6W时，仿真计算获得芯片表面为173℃。

g，同步探测器件塑封料表面结温为163.6℃。

h，计算热阻值Rthjc=(173-163.6)/3.6=2.61℃/W。

仿真结果如图16所示。

经过仿真实验得到，新设计相比当前设计,热阻值减少了3.71℃/W，折算比例为58.7%，热阻与导热能力成反比，相当于同等使用环境下，新设计散热性能提升了一倍。

如图1、图2、图3所示，所述封装体5的厚度小于1.5mm，当前主流TO252封装体5厚度为2.3mm，新发明器件塑封料5厚度相比当前设计要薄约1mm,可以理解为，塑封料5内部的热量透过塑封料向外传递到5表面的导热通路缩短约40%，相当于器件的导热效率可提升约40%，所述封装体5，其背面位于引脚4面和金属基岛2面中间的区域设置有横向的凹槽，凹槽的宽度约1.6~1.8mm,深度约0.05~0.08mm，应用端在器件上板时，可在凹槽内刷红胶，以防止器件在后续波峰焊或再流焊等焊接制程中脱落、移位。

如图7、图8所示，在上述实例的基础上，针对更高功率的使用要求，本发明还提供铝带和铜片键合的实施方案。

如图9所示，针对的不同类型的封装形式，如DFN5x6等，本发明还提供多只引脚的实施方案。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。