阅读说明：本技术 一种无需焊线的半导体芯片封装结构和封装方法 (Semiconductor chip packaging structure and packaging method without bonding wires ) 是由 涂波 郑香奕 于 2019-12-24 设计创作，主要内容包括：本发明公开了一种无需焊线的半导体芯片封装结构和封装方法,半导体芯片封装结构包括至少一层封装结构,所述封装结构包括底材、在所述底材上排布有半导体芯片,所述半导体芯片的管脚连接经金属膜或者合金膜雕刻或者蚀刻而成的导电线路,还包括封装胶水层,所述封装胶水层覆盖所述半导体芯片和所述导电线路。半导体芯片封装方法包括步骤：A1、在底材上排布半导体芯片；A2、在所述半导体芯片的周围制作金属膜或者合金膜；A3、对所述金属膜或者所述合金膜雕刻或者蚀刻形成导电线路；A4、在所述半导体芯片和所述导电线路的上方覆盖封装胶水层。本发明可以成百倍提高生产效率；本发明大幅提高了封装结构的耐冷热变化的性能。(The invention discloses a semiconductor chip packaging structure without welding wires and a packaging method, wherein the semiconductor chip packaging structure comprises at least one layer of packaging structure, the packaging structure comprises a substrate, semiconductor chips are distributed on the substrate, pins of the semiconductor chips are connected with a conductive circuit formed by carving or etching a metal film or an alloy film, and the packaging structure also comprises a packaging glue layer, and the packaging glue layer covers the semiconductor chips and the conductive circuit. The semiconductor chip packaging method includes the steps of: a1, arranging semiconductor chips on a substrate; a2, manufacturing a metal film or an alloy film around the semiconductor chip; a3, engraving or etching the metal film or the alloy film to form a conductive circuit; and A4, covering a packaging glue layer above the semiconductor chip and the conducting circuit. The invention can improve the production efficiency by hundreds of times; the invention greatly improves the cold and heat change resistance of the packaging structure.)

一种无需焊线的半导体芯片封装结构和封装方法

技术领域

本发明涉及芯片封装技术领域，具体涉及一种无需焊线的半导体芯片封装结构和封装方法。

背景技术

现有技术的半导体芯片封装方法一般采用在基板或支架上固定半导体芯片，然后对半导体芯片管脚与外部导线进行焊接、封胶的方法，或者采用在基板或支架上倒装固定半导体芯片，然后丝印锡膏，进行回流焊、封胶的方法。传统的半导体芯片封装方法还有DIP、PLCC、SOP、CSP等等。LED芯片封装方法包括直插式、SMD、COB、CSP等。现有技术的半导体芯片封装方法焊线设备成本高，焊线材料贵，烧球温度高，压力及其他参数控制不易，导致封装产品良率损失，而且焊垫容易损伤，由于需要焊线，导致封装时间长、生产效率低。而倒装芯片封装方法需要丝印锡膏，材料成本高，回流焊温度高，控制复杂，金、银、锡或金、锡共晶的过程不好控制，高温对封装材料有破坏。

发明内容

本发明要解决的技术问题在于，提供一种无需焊线的半导体芯片封装结构和封装方法，克服现有技术半导体芯片封装工艺，焊线设备成本高，焊线材料贵，烧球温度高，压力及其他参数不易控制，导致封装产品良品率低，而且焊垫容易损伤的缺陷以及需要焊线，导致封装时间长、生产效率低的缺陷。

本发明为解决上述技术问题所采用的技术方案为：

一种无需焊线的半导体芯片封装结构，包括至少一层封装结构，所述封装结构包括底材、在所述底材上排布有半导体芯片，所述半导体芯片的管脚连接经金属膜或者合金膜雕刻或者蚀刻而成的导电线路，还包括封装胶水层，所述封装胶水层覆盖所述半导体芯片和所述导电线路。

根据本发明的实施例，所述金属膜或者所述合金膜由真空蒸镀、磁控溅镀、连续镀膜、水电镀膜或者化学镀膜方式成膜。

根据本发明的实施例，所述导电线路由激光雕刻或蚀刻形成。

根据本发明的实施例，所述封装胶水层经电磁波固化。

根据本发明的实施例，所述底材设为玻璃或者塑料、PCB板，所述封装结构设为2层至96层的封装结构。

一种无需焊线的半导体芯片封装方法，包括步骤：

A1、在底材上排布半导体芯片；

A2、在所述半导体芯片的周围制作金属膜或者合金膜；

A3、对所述金属膜或者所述合金膜雕刻或者蚀刻形成导电线路；

A4、在所述半导体芯片和所述导电线路的上方覆盖封装胶水层。

根据本发明的实施例，所述金属膜或者所述合金膜由真空蒸镀、磁控溅镀、连续镀膜、水电镀膜或者化学镀膜方式成膜。

根据本发明的实施例，所述导电线路由激光雕刻形成。

根据本发明的实施例，所述封装胶水层经电磁波固化。

根据本发明的实施例，所述底材设为玻璃或者塑料、陶瓷。

发明的有益效果：本发明金属膜或者合金膜利用常温真空蒸镀或溅镀，亦可用水电镀，化学镀等方式，镀膜方式多样化；本发明金属膜或者合金膜经雕刻或蚀刻形成导电及导热线路，免去焊线过程，而雕刻或蚀刻的方式可以一体成形，非常迅速，这样就可以成百倍提高生产效率；本发明的封装结构可以堆叠出多层的封装结构，而工艺不变，因此极大地改善了封装半导体芯片的工艺水平；本发明对设备使用要求低，设备现有中国机器供应商中即可提供，不需另外研发；本发明因对焊垫不施加垂直方向的力，所以不会损害焊垫，本发明封装结构各面的热膨胀力均衡，因此大幅提高了封装结构的耐冷热变化的性能。

附图说明

下面通过参考附图并结合实例具体地描述本发明，本发明的优点和实现方式将会更加明显，其中附图所示内容仅用于对本发明的解释说明，而不构成对本发明的任何意义上的限制，在附图中：

图1为本发明半导体芯片封装结构示意图；

图2为本发明半导体芯片封装方法实施例流程图。

具体实施方式

如图1所示，本发明无需焊线的半导体芯片封装结构包括至少一层封装结构10，封装结构10包括底材11、在底材11上排布有半导体芯片12，半导体芯片12的管脚连接经金属膜或者合金膜13雕刻或者蚀刻而成的导电线路14，还包括封装胶水层15，封装胶水层15覆盖半导体芯片12和导电线路14。根据本发明的实施例，金属膜或者合金膜13由真空蒸镀、磁控溅镀、连续镀膜、水电镀膜或者化学镀膜方式成膜。导电线路14由激光雕刻形成。封装胶水层15经电磁波固化。底材11设为玻璃或者塑料、陶瓷，封装结构10设为2层至96层的封装结构。

如图2所示，本发明无需焊线的半导体芯片封装方法，包括步骤：

A1、在底材上排布半导体芯片；

A2、在所述半导体芯片的周围制作金属膜或者合金膜；

A3、对所述金属膜或者所述合金膜雕刻或者蚀刻形成导电线路；

A4、在所述半导体芯片和所述导电线路的上方覆盖封装胶水层。

根据本发明的实施例，所述金属膜或者所述合金膜由真空蒸镀、磁控溅镀、连续镀膜、水电镀膜或者化学镀膜方式成膜。所述导电线路由激光雕刻形成。所述封装胶水层经电磁波固化。所述底材设为玻璃或者塑料、陶瓷。

本发明是全球唯一半导体芯片免基板、锡膏、焊线、回流焊、烤箱的半导体封装工艺。

本发明与现有技术半导体芯片封装工艺比较：

免基板：省去时间成本，甚至省掉固晶胶。

免焊线：降低工作周期节省时间，提高良率，提升可靠性。

免锡膏：不会污染环境，并减少操作步骤。

免回流焊：避免高温步骤，节省能源，并减少封装胶受损。

免烤箱：采用电磁波固化，节省时间，降低能耗，使全工艺得以提高自动化。

利用中国已发展成熟的镀膜机器及工艺，包含真空蒸镀磁控溅射。水电镀、化学镀等等。市场上可以轻易取得，且可以国产化的机器，不受制于外国。利用自行研发的材料及工艺，使用电磁波固化胶水，降低生产能耗及时间，并且大幅节省场地，人力、提升可靠性及产能。本发明为零排放，全回收工艺，生产过程中无废水、废气、废酸、废碱的产生，为全部常温工作。不排废热，极大的节省能源及材料，可以是绿色环保的典范。所有材料可以回收再利用。本发明可以提升封装后的产品性能。

本发明为确保生活环境完全不受污染，将半导体芯片封装工艺及LED照明封装结构在产品架构、材料、机器、工艺上全盘考量后，做出独创性的改善，达成最少能耗、场地，最短时间，尽量提高自动化，以利于全球化的竞争。

本发明在金属膜或者合金膜镀膜的基础上，将半导体芯片或LED与溅镀胶面用模具平坦化，使胶面高低平整度误差小于10微米；用真空蒸镀，磁控溅射，连续镀膜，水电镀、化学镀等各种镀膜方式，在胶面与芯片上镀上一层或多层金属或合金，形成透明或不透明导线。用掩膜再镀或镀膜后蚀刻，或镀膜后雕刻去掉不必要的导线，形成各种线路。实施芯片及导线的保护。封装后切割，分光及逻辑测试，并适当分级。

包装入库及品保测试后出货。

本领域技术人员不脱离本发明的实质和精神，可以有多种变形方案实现本发明，以上所述仅为本发明较佳可行的实施例而已，并非因此局限本发明的权利范围，凡运用本发明说明书及附图内容所作的等效结构变化，均包含于本发明的权利范围之内。