阅读说明：本技术 半导体封装件 (Semiconductor package ) 是由 车有琳 郑注奂 孔正喆 白龙浩 许荣植 于 2019-05-20 设计创作，主要内容包括：本发明提供一种半导体封装件，所述半导体封装件包括：连接构件，包括绝缘层和重新分布层；半导体芯片，设置在所述连接构件上；以及电感感测部，具有线圈形式并且电连接到所述半导体芯片。(The present invention provides a semiconductor package, including: a connection member including an insulation layer and a redistribution layer; a semiconductor chip disposed on the connection member; and an inductance sensing part having a coil form and electrically connected to the semiconductor chip.)

半导体封装件

本申请要求于2018年8月10日在韩国知识产权局提交的第10-2018-0093707号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种半导体封装件，更具体地，涉及一种电连接结构可延伸到设置有半导体芯片的区域的外部的半导体封装件。

背景技术

半导体芯片技术的最近主要的发展趋势之一是减小组件的尺寸。结果，根据对紧凑的半导体芯片等的需求的快速增加，甚至在封装技术领域中，要求半导体封装件在实现多个引脚的同时具有紧凑的尺寸。

提出用于满足上述技术需求的半导体封装件技术的一种类型是扇出型半导体封装件。这样的扇出型封装件通过使连接端子重新分布到设置有半导体芯片的区域的外部而具有紧凑的尺寸并且可允许实现多个引脚。

这样的半导体封装件可应用于诸如智能电话、平板PC、智能手表等的电子装置以执行各种功能。

发明内容

本公开的一方面可提供一种具有电感感测功能以提高灵敏度的半导体封装件。

根据本公开的一方面，一种半导体封装件可包括：连接构件，包括绝缘层和重新分布层；半导体芯片，设置在所述连接构件上；以及电感感测部，具有线圈形式并且电连接到所述半导体芯片。

所述电感感测部可设置在所述连接构件中。

所述电感感测部可设置在与设置所述重新分布层的高度相同的高度上。

所述电感感测部可具有单层线圈结构。

所述电感感测部可设置为在所述绝缘层的厚度方向上不与所述半导体芯片叠置。

所述电感感测部可在所述绝缘层的厚度方向上与所述半导体芯片叠置。

所述电感感测部可电连接到所述半导体芯片中的电容器。

所述电感感测部可包括多个线圈。

所述多个线圈可彼此电分离。

所述多个线圈可分别连接到所述半导体芯片中的多个电容器。

所述多个线圈的匝的方向可彼此不同。

所述半导体封装件还可包括具有通孔的芯构件，所述半导体芯片容纳在所述通孔中，其中，所述电感感测部设置在所述芯构件中。

所述电感感测部可具有多层线圈结构。

所述芯构件可包括彼此堆叠的多个绝缘层，并且所述电感感测部的线圈形式可与所述芯构件的所述多个绝缘层中的一个或更多个物理接触。

所述半导体封装件还可包括与所述半导体芯片相邻设置的电容器，其中所述电感感测部电连接到所述电容器。

所述半导体封装件还可包括保护所述半导体芯片的包封剂，其中所述半导体芯片设置为使得所述半导体芯片的有效表面面对所述连接构件。

所述半导体封装件还可包括外部电连接单元，所述外部电连接单元贯穿所述包封剂并且电连接到所述重新分布层。

所述电感感测部和所述包封剂可彼此间隔开。

所述电感感测部的线圈形式可与所述连接构件的所述绝缘层物理接触。

所述电感感测部的线圈形式可在与所述连接构件的所述绝缘层和所述重新分布层堆叠所沿的堆叠方向垂直的方向上缠绕。

附图说明

通过以下结合附图的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出电子装置系统的示例的示意性框图；

图2是示出电子装置的示例的示意性透视图；

图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；

图4是示出扇入型半导体封装件的封装工艺的示意性截面图；

图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；

图6是示出扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；

图7是示出扇出型半导体封装件的示意性截面图；

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；

图9是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图；

图10示出图9的半导体封装件的操作的示例；

图11至图14是从顶部观察时电感感测部的平面图；以及

图15是示出根据本公开中的另一示例性实施例的半导体封装件的截面图。

具体实施方式

现将在下文中参照附图详细描述本公开的示例性实施例。

在此，与附图的截面相关的下侧、下部、下表面等用于指朝向扇出型半导体封装件的安装表面的方向，而上侧、上部、上表面等用于指与该方向相反的方向。然而，这些方向是为了便于说明而定义的，并且权利要求不被如上所述定义的方向具体限制。

电子装置

图1是示出电子装置系统的示例的示意性框图。

参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。

芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。

网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。

电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。

图2是示出电子装置的示例的示意性透视图。

参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。此外，可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件1121可以是例如芯片相关组件之中的应用处理器，但不限于此。电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。

半导体封装件

通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而半导体芯片可被封装并且在封装的状态下在电子装置等中使用。

这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。

通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。

在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

扇入型半导体封装件

图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。

图4是示出扇入型半导体封装件的封装工艺的示意性截面图。

参照图3A至图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222会非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。

因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。

然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有很大的空间限制性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距也不足以将扇入型半导体封装件直接安装在电子装置的主板上。

图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图。

图6是示出扇入型半导体封装件嵌在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图。

参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌在单独的中介基板2302中，在扇入型半导体封装件2200嵌在中介基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。

如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。

扇出型半导体封装件

图7是示出扇出型半导体封装件的示意性截面图。

参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。

如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当减小半导体芯片的尺寸时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。

参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。

如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。

另外，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。

在下文中，将参照附图描述根据本公开中的示例性实施例的扇出型半导体封装件。然而，本公开不限于扇出型半导体封装件，而是可以以其他形式应用于半导体封装件。

图9是示出根据本公开中的示例性实施例的半导体封装件的示意性截面图。图10示出图9的半导体封装件的操作的示例。此外，图11至图14是从顶部观察时电感感测部的平面图。

参照附图，根据示例性实施例的半导体封装件100可包括芯构件110、半导体芯片120、包封剂130以及连接构件140，并且电感感测部150可设置在连接构件140中。此外，半导体封装件100还可包括作为外部电连接单元的导电过孔161、电连接结构170等。

芯构件110可改善半导体封装件100的刚性，并且用于确保包封剂130的厚度均匀性。在示例性实施例中，芯构件110可包括通孔，并且半导体芯片120可设置在通孔中。此外，如果必要，半导体封装件100可包括诸如电容器、电感器等的无源器件121和122。如果必要，可省略芯构件110，但是芯构件110在确保包括芯构件110的半导体封装件100的板级可靠性方面可能更有利。

芯构件110可包括绝缘层，并且芯构件110的材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或者热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。芯构件110可用作支撑构件。此外，芯构件110可包括导电过孔160，导电过孔160贯穿绝缘层以形成设置在芯构件110的上部和下部的布线结构。

半导体芯片120可设置为使得有效表面(即，设置有连接焊盘P的表面)面对连接构件，并且可以是其中数百至数百万个元件或者更多个元件集成在单个芯片中的集成电路(IC)。在这种情况下，IC可以是例如诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等的处理器芯片(更具体地，应用处理器(AP))，但不限于此。也就是说，IC可以是诸如模数转换器、专用IC(ASIC)等的逻辑芯片，或者诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片。此外，上述元件也可彼此组合并设置。

半导体芯片120可在有效晶圆的基础上形成。在这种情况下，半导体芯片120的主体的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体上。连接焊盘P可使半导体芯片120电连接到其他组件。连接焊盘P中的每个的材料可以是诸如铝(Al)等的导电材料。半导体芯片120可以是裸芯片，如果必要，重新分布层(未示出)还可形成在半导体芯片120的有效表面上，并且凸块(未示出)等可连接到连接焊盘P。半导体芯片120可以是相同种类的芯片，也可以是不同种类的芯片。此外，在示例性实施例中描述了使用一个半导体芯片120的示例，但是半导体芯片120的数量可以是两个或更多个。

包封剂130可保护芯构件110、半导体芯片120、无源器件121和122等。包封剂130的包封形式没有具体限制，但可以是包封剂130包围芯构件110的至少部分和半导体芯片120的至少部分等的形式。例如，包封剂130可覆盖芯构件110、半导体芯片120的无效表面、无源器件121和122等，并且填充芯构件110的通孔的壁与半导体芯片120以及无源器件121和122的侧表面之间的空间。包封剂130可填充通孔从而用作粘合剂并且根据特定材料减少半导体芯片120的屈曲。

如在示例性实施例中，当电感感测部150设置在连接构件140中并且电连接到重新分布层142的外部电连接单元(即，导电过孔161和电连接结构170)设置在图9中的下部时，可设置贯穿包封剂130的导电过孔161。导电过孔161可连接到诸如焊球等的电连接结构170。然而，在示例性实施例中，包封剂130可以不是必需的组件，并且可在某些情况下不使用包封剂130或者可用另一组件替换。

包封剂130的材料不受具体限制。例如，可使用绝缘材料作为包封剂130的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或者热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(诸如，半固化片、ABF(Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。如果必要，也可使用感光介电(PID)树脂。

连接构件140可使半导体芯片120的连接焊盘P重新分布。半导体芯片120的具有各种功能的数十至数百个连接焊盘P可通过连接构件140重新分布，并且可根据功能通过电连接结构170物理连接到外部或电连接到外部。为此，连接构件140可包括重新分布层142。作为示例，连接构件140可包括：多个绝缘层141，设置在芯构件110和半导体芯片120的有效表面上；重新分布层142；以及导电过孔143，使重新分布层142彼此连接。重新分布层142可电连接到半导体芯片120的连接焊盘P。然而，如果必要，可改变重新分布层142、绝缘层141和导电过孔143的数量。

包括在绝缘层141中的绝缘材料可以是例如感光绝缘材料。当绝缘层141具有光敏性质时，绝缘层141可形成为具有较小的厚度，并且可更容易地实现导电过孔143的精细节距。绝缘层141中的每个可以是包括绝缘树脂和无机填料的光敏绝缘层。当绝缘层141是多层时，绝缘层141的材料可彼此相同，并且如果必要，也可彼此不同。当绝缘层141是多层时，绝缘层141可根据工艺而彼此一体化，使得绝缘层141之间的边界也可以不明显。绝缘层141的数量可比图中所示的数量多。

重新分布层142可用于使连接焊盘P重新分布。重新分布层142中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。重新分布层142可根据相对应层的设计执行各种功能。例如，重新分布层142可包括接地图案、电力图案、信号图案等。这里，信号图案可包括除了接地图案、电力图案等之外的诸如数据信号图案等的各种信号图案。此外，重新分布层142可包括过孔焊盘图案、连接端子焊盘图案等。

导电过孔143可使形成在不同层上的重新分布层142、连接焊盘P等彼此电连接，从而在半导体封装件100中形成电路径。导电过孔143中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。导电过孔143中的每个可完全填充有导电材料，或者导电材料也可沿通路孔中的每个的壁形成。此外，导电过孔143中的每个可具有现有技术中已知的诸如锥形形状、圆柱形形状等的任何形状。

电连接结构170可使半导体封装件100物理或电连接到外部。例如，半导体封装件100可通过电连接结构170安装在电子装置的主板上。电连接结构170中的每个可利用诸如焊料等的导电材料形成。然而，这仅是示例，并且电连接结构170中的每个的材料不具体限于此。电连接结构170中的每个可以是焊盘、球、引脚等。电连接结构170可形成为多层结构或单层结构。当电连接结构170形成为多层结构时，电连接结构170可包括铜(Cu)柱和焊料。当电连接结构170形成为单层结构时，电连接结构170可包括锡-银焊料或铜(Cu)。然而，这仅是示例，并且电连接结构170不限于此。

电连接结构170的数量、间距、布置形式等没有具体限制，而可根据设计细节由本领域技术人员充分地修改。例如，根据连接焊盘P的数量，电连接结构170可以以数十至数千的数量设置，或者可以以数十至数千或更多或者数十至数千或更少的数量设置。

电连接结构170中的至少一个可设置在扇出区域中。扇出区域指的是除了设置有半导体芯片120的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可促进3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。

如上所述，具有线圈形式的电感感测部150可设置在连接构件140中。当磁感测齿轮180按照图10中所示的操作的示例中那样旋转时，电感感测部150可根据磁场的变化执行感测磁感测齿轮180的运动的功能。电感感测部150的线圈形式可在与绝缘层和重新分布层堆叠所沿的堆叠方向垂直的方向上缠绕。作为更具体的示例，当转动智能手表等中的旋钮时，连接到旋钮的磁感测齿轮180可旋转并感测电感的变化以检测旋钮的旋转量。如上所述获得的信息可提供给电连接到电感感测部150的半导体芯片120，并且半导体芯片120可根据旋钮的运动执行合适的功能。具体地，如图11中所示，电感感测部150可电连接到半导体芯片120中的电容器123并且形成LC电路，从而检测磁感测齿轮180的旋转。然而，电感感测部150可以不必连接到半导体芯片120中的电容器123，并且可选择性地如图12中所示连接到半导体芯片120外部的电容器122。电感感测部150与半导体芯片120之间的电连接或电感感测部150与电容器122之间的电连接可至少穿过利用重新分布层142制成的布线图案。

由于如在示例性实施例中的电感感测部150与半导体芯片120、无源器件121和122等集成在半导体封装件100中，因此半导体封装件可有效地应用于智能手表等，使得可促进模块集成化和工艺效率的提高。此外，当电感感测部150设置在与重新分布单元相对应的连接构件140中时，线圈图案可具有小的宽度。因此，与将线圈制造为PCB型线圈的情况相比，可增加相同面积中的线圈图案的匝数。结果，可提高具有匝数增加的线圈图案的电感感测部150的灵敏度。

如附图中所示，电感感测部150可形成在与连接构件140的重新分布层142的高度相同的高度上。在这种情况下，电感感测部150可通过与重新分布层142的制造工艺相同的制造工艺形成。电感感测部150的图案可与连接构件140的相对应的重新分布层142共面。电感感测部150可具有以精细图案形式的单层线圈结构。在这种情况下，电感感测部150可与连接构件140的重新分布层142中的一层共面。

如在图13的修改示例中，电感感测部150可包括多个线圈151和152，并且将描述包括两个线圈151和152的情况。多个线圈151和152可彼此电分离，并且例如，可分别连接到半导体芯片120中的多个电容器123和124。在这种情况下，也可设置多个磁感测齿轮以在与多个线圈151和152相对应的位置处旋转。当电感感测部150包括多个线圈151和152时，可降低噪声，使得可进一步提高灵敏度。为此，如图13中所示，多个线圈151和152的匝的方向可彼此不同。

另外，在图9至图13中所示的示例性实施例中，电感感测部150可设置为在包括在连接构件140中的绝缘层141的厚度方向上不与半导体芯片120叠置。在这种情况下，电感感测部150和半导体芯片120可在平面图中彼此偏移。可选地，如在图14的修改示例中，电感感测部150可在包括在连接构件140中的绝缘层141的厚度方向上与半导体芯片120叠置。电感感测部150也可在包括在连接构件140中的绝缘层141的厚度方向上与无源器件121和122叠置。电感感测部150与半导体芯片120和/或无源器件121和122叠置的设置形式适合于封装件的小型化。

图15是示出根据本公开中的另一示例性实施例的半导体封装件的截面图。该示例性实施例的半导体封装件200与上述示例性实施例的半导体封装件在电感感测部250的设置区域和电感感测部250的形式方面不同，并且将省略对重复组件的描述。

参照图15，半导体封装件200的电感感测部250可设置在芯构件110中，并且可在难以确保连接构件140中的感测区域的情况下使用。芯构件110可包括设置在芯构件110的上部和下部的附加的绝缘层111，以及贯穿绝缘层111的导电过孔112，以在芯构件110中实现电感感测部250。例如，绝缘层111中的每个可以是半固化片(PPG)层等。在这种情况下，如图15中所示，电感感测部250可具有多层线圈结构并且连接到连接构件140的重新分布层142。

另外，在上述示例性实施例中，电感感测部150或250设置在连接构件140或芯构件110中。然而，如果必要，电感感测部150或250也可设置在连接构件140和芯构件110的两者中。此外，在上述示例性实施例中描述了设置在连接构件140中的电感感测部150具有单层线圈结构的示例。然而，电感感测部150也可具有多层线圈结构。

如上所述，根据本公开中的示例性实施例，可提供包括灵敏度优异的电感感测部的半导体封装件。

虽然以上已经示出和描述了示例性实施例，但是对于本领域技术人员来说将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可做出修改和变型。