阅读说明：本技术 半导体结构 (Semiconductor structure ) 是由 冯立伟 刘恩铨 童宇诚 许维纶 洪裕祥 魏铭德 戎乐天 于 2018-07-27 设计创作，主要内容包括：本发明公开一种半导体结构,包含一基底,该基底上包含有多个电容下电极结构,其中该些电容下电极结构分别沿着一第一方向以及一第二方向排列成菱形阵列,且该第一方向与该第二方向不互相垂直,以及一支撑结构层,至少接触部分该电容下电极结构,其中该支撑结构层包含有多个三角形开口,其中各该三角形开口的三的角都分别与三个相邻的该电容下电极结构重叠。(The invention discloses a semiconductor structure, which comprises a substrate, wherein the substrate comprises a plurality of capacitor lower electrode structures, the capacitor lower electrode structures are respectively arranged along a first direction and a second direction to form a diamond array, the first direction and the second direction are not mutually vertical, and a support structure layer at least contacts part of the capacitor lower electrode structures, the support structure layer comprises a plurality of triangular openings, and the three corners of each triangular opening are respectively overlapped with three adjacent capacitor lower electrode structures.)

半导体结构

技术领域

本发明涉及半导体领域，尤其是涉及一种具有柱状电容结构以及支撑结构层的半导体结构。

背景技术

由于半导体元件朝向高密度化发展，单元面积内的元件尺寸不断减小。因此，为了避免电容元件的电容降低，电容元件需要更大的有效表面积，例如圆柱形。然而，当电容元件被制作成具有高深宽比的下电极时，可能会造成电容元件的不稳定。例如倒塌并接触相邻的其他电容元件，从而导致损坏和漏电流的发生。

发明内容

本发明提供一种半导体结构，包含一基底，该基底上包含有多个电容下电极结构，其中该些电容下电极结构分别沿着一第一方向以及一第二方向排列成菱形阵列，且该第一方向与该第二方向不互相垂直，以及一支撑结构层，至少接触部分该电容下电极结构，其中该支撑结构层包含有多个三角形开口，其中各该三角形开口的三的角都分别与三个相邻的该电容下电极结构重叠。

本发明另提供一种半导体结构，包含一基底，该基底上包含有多个电容下电极结构，其中该些电容下电极结构分别沿着一第一方向以及一第二方向排列成菱形阵列，且该第一方向与该第二方向不互相垂直，以及一支撑结构层，至少接触部分该电容下电极结构，其中该支撑结构层包含有多个等腰梯形开口，其中该等腰梯形开口的四个角分别与四个不同的该电容下电极结构重叠。

本发明另提供一种半导体结构，包含一基底，该基底上包含有多个电容下电极结构，其中该些电容下电极结构分别沿着一第一方向以及一第二方向排列成菱形阵列，且该第一方向与该第二方向不互相垂直，以及一支撑结构层，至少接触部分该电容下电极结构，其中该支撑结构层包含有多个长方形开口，且两相邻的该长方形开口之间，包含有三个不与该长方形开口重叠的该电容下电极结构，其中该三个电容下电极结构不呈直线排列。

本发明提供一种具有柱状电容结构与支撑结构层的半导体结构。其中支撑结构层包含有不同形状的开口以及不同的排列方式。本发明通过改变各开口的形状与排列方式，以达到支撑结构层的整体受力均匀的效果。

附图说明

图1至图3为具有支撑结构以及柱状电容的半导体结构剖面示意图；

图4为本发明第一优选实施例的半导体结构的上视图；

图5为本发明第二优选实施例的半导体结构的上视图；

图6为本发明第三优选实施例的半导体结构的上视图；

图7为本发明第四优选实施例的半导体结构的上视图；

图8为本发明第五优选实施例的半导体结构的上视图；

图9为本发明第六优选实施例的半导体结构的上视图。

主要元件符号说明

10 半导体结构

110 基底

111 接触结构

113 层间绝缘层

115 蚀刻停止层

120 电容下电极

120’ 电容下电极

122 绝缘层

124 电容上电极

130 支撑结构层

132、132A、132B 开口

134A、134B、134C 角

136A、136B、136C 边

230 支撑结构层

232 开口

330 支撑结构层

332 开口

334A、334B、334C、334D 角

336A 底边

336B 顶边

430 支撑结构层

432 开口

432A 正等腰梯形开口

432B 倒等腰梯形开口

530 支撑结构层

532 开口

630 支撑结构层

632 开口

634A、634B、634C、634D 角

636A、636B 长边

636C、636D 短边

D1 第一方向

D2 第二方向

X1 水平单位长度

Y1 垂直单位长度

具体实施方式

为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。

为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。

请参考图1至图3，其绘示一具有支撑结构以及柱状电容的半导体结构剖面示意图。如图1所示，一半导体结构10包括一基底110以及一层间绝缘层113位于基底110上。多个接触结构111可埋入层间绝缘层113中。多个柱状的电容下电极120(亦即，多个存储节点电极)可设置在层间绝缘层113上与层间绝缘层114中。此外，各电容下电极120可以电连接到相应的接触插塞111。一蚀刻停止层115可以设置在层间绝缘层113上。在本实施例中，电容下电极120可以穿透蚀刻停止层115。另外蚀刻停止层115可以由氮化硅(SiN)层形成。

其中，基底110可以包括硅基底，绝缘体上硅(SOI)基底，硅锗(GeSi)基底，砷化镓(GaAs)基底，陶瓷基底，石英基底或其余合适的基底。每个接触插塞111可包括多晶硅层或金属导电层，并且接触插塞111的顶表面可能形成有例如钛(Ti)层或是钛与氮化钛的复合层的阻障层。

每个电容下电极120可以包括金属氮化物层，金属层及/或其组合中物。例如，每个电容下电极120可以包括氮化钛(TiN)层、钌(Ru)层、氮化钽(TaN)层、氮化钨(WN)层、铂(Pt)层和铱(Ir)层。如图1所示，电容下电极120具有高深宽比。举例来说，每个电容下电极120的深宽比例例如为10至30。在本发明的一实施例中，每个电容下电极120的宽度(外直径)大约为20纳米至100纳米，并且每个电容下电极120的高度约为500纳米至4000纳米。然而，上述数值仅为本发明的其中一示例，本发明中各电容下电极120的宽度和高度不限于上述数值范围内。

由于各电容下电极120具有高深宽比，在形成过程中容易倾斜或倒塌，因此半导体结构10还包含有一支撑结构层130，直接接触各电容下电极120的顶部与部分侧壁。支撑结构层130可以帮助固定各电容下电极120以防止其倾斜或倒塌。其中，为了在后续步骤可顺利移除层间介电层114并形成电容上电极等结构，支撑结构层130具有多个开口132(图1中仅绘示一个开口)。也就是说，部分的层间介电层114并未被支撑结构层130覆盖。如图1所示，位于相邻电容下电极120之间，且未被支撑结构层130所覆盖的区域定义为开口132的位置。

后续步骤中，如图2所示，利用一蚀刻步骤移除层间绝缘层114，此时电容下电极120将由支撑结构层130所支撑，并且曝露出支撑结构层130的多个开口132。接下来如图3所示，形成绝缘层122以及电容上电极124于电容下电极120之上，完成电容结构的主要结构。值得注意的是，不同的开口132形状或不同的开口132的排列方式，将会影响到支撑结构层130支撑各电容下电极120的强度及移除层间绝缘层114的效率。因此，通过调整不同的开口形状与开口排列方式，可以达到更强的支撑下电极效果及层间绝缘层的移除效率。以下段落将探讨本发明不同实施例中的开口形状与开口排列方式，其余元件(例如绝缘层122与电容上电极124)则省略未绘示。

图4绘示本发明第一优选实施例的的半导体结构的上视图。为简化附图，图4中仅绘示出电容下电极120与支撑结构层130，以及支撑结构层130所包含的开口132。其余元件例如基底、接触结构等都省略。如图4所示，本发明中各电容下电极120呈现菱形阵列排列，更明确说明，各电容下电极120分别沿着一第一方向D1以及一第二方向D2排列，其中第一方向D1与第二方向D2并不互相垂直，因此电容下电极120并非以矩形阵列(Rectangulararray)的方式排列，而是以菱形阵列(Diamond-shaped array)的方式排列。支撑结构层130包含有开口132，在本实施例中，各开口132呈现三角形的形状。其中每个开口132的三个角分别与三个相邻的电容下电极120重叠。更详细说明，任一开口132具有三个角分别定义为134A、134B与134C，以及三个边分别定义为136A、136B与136C。其中从上视图来看，每个角134A、134B与134C各自与一个电容下电极120重叠，此外每个边136A、136B与136C则分别与两个相邻的下电极130部分重叠。

除此之外，在本实施例中并不限定开口132的数量与排列方式，各三角形的开口132可能包含有等腰三角形、正三角形(例如图4中的开口132A)或倒三角形(例如图4中的开口132B)等，至于各开口132之间的距离也可依照实际需求而调整。举例来说，以水平方向(X方向)为例，定义两相邻的电容下电极120之间的距离为一水平单位长度X1，在本实施例中，两相邻的开口132的圆心之间的水平距离等同于X1。但本发明不限于此，在其他实施例中，两相邻的开口132之间的水平距离可能等同于X1的倍数。类似地，从垂直方向(Y方向)来看，定义两相邻的电容下电极120之间的距离为一垂直单位长度Y1。在本实施例中，两相邻的开口132的圆心之间的垂直距离等同于Y1。但本发明不限于此，在其他实施例中，两相邻的开口132之间的垂直距离可能等同于Y1的倍数。

在本发明的其他实施例中，电容下电极120同样呈现菱形阵列排列，因此不重复赘述。然而支撑结构层所包含的开口形状可以改变，例如可以将上述三角形的开口132相互组合成为其他形状的开口。图5绘示本发明第二优选实施例的的半导体结构的上视图。如图5所示，支撑结构层230包含有多个开口232，其中每个开口232均为等腰四边形，且每一个四边形开口232均由两个上述三角形开口132所组合成(请参考图4)。同样地，本实施例并不限定各开口232的排列方式，以本实施例为例，两相邻的开口232之间的水平距离为2X1，而两相邻的开口232之间的垂直距离为2Y1。然而可理解的是，本发明不以此为限，各开口之间的水平距离与垂直距离可依照实际需求而调整。关于水平单位长度X1与垂直单位长度Y1的定义请参考图4，在此不再赘述。

图6绘示本发明第三优选实施例的的半导体结构的上视图。如图6所示，支撑结构层330包含有多个开口332，其中每个开口332均为等腰梯形，且每一个梯形开口332均由三个上述三角形开口132所组合成(请参考图4)。另外，在本实施例中，等腰梯形开口332包含有四个角334A、334B、334C以及334D，其中每个角334A、334B、334C以及334D均各自与一个不同的电容下电极120重叠。除此之外，每个等腰梯形开口332包含有一长度较长的底边336A以及一长度较短的顶边336B，底边336A与三个电容下电极120部分重叠，而顶边336B与两个电容下电极120部分重叠。同样地，本实施例并不限定各开口332的排列方式，以本实施例为例，两相邻的开口332之间的水平距离为2X1，而两相邻的开口332之间的垂直距离为Y1。然而可理解的是，本发明不以此为限，各开口之间的水平距离与垂直距离可依照实际需求而调整。

图7绘示本发明第四优选实施例的的半导体结构的上视图。如图7所示，支撑结构层430包含有多个开口432，其中每个开口432均为等腰梯形，且每一个梯形开口432均由三个上述三角形开口132所组合成(请参考图4)。除此之外，本实施例与上述第三实施例不同之处在于，本实施例中的等腰梯形开口包含有正等腰梯形开口(如图7中的开口432A)以及倒等腰梯形开口(如图7中的开口432B)。也就是说，倒等腰梯形开口432B在沿着XY平面旋转180度之后的形状将与正等腰梯形开口432A相同。较佳而言，在本实施例中从水平方向(X轴)来看，正等腰梯形开口与倒等腰梯形开***错排列，且支撑结构层430包含的正等腰梯形开口与倒等腰梯形开口数量大致相同(均匀分布)。如此一来整体等腰梯形的开口432将会平均分布于支撑结构层430，达到整体均匀受力的效果。同样地，本实施例并不限定各开口432的排列方式，以本实施例为例，两相邻的开口432之间的水平距离为2X1，而两相邻的开口432之间的垂直距离为Y1。然而可理解的是，本发明不以此为限，各开口之间的水平距离与垂直距离可依照实际需求而调整。

图8绘示本发明第五优选实施例的的半导体结构的上视图。如图8所示，支撑结构层530包含有多个开口532，其中每个开口532均为七边形，且每一个七边形开口532均由五个上述三角形开口132所组合成(请参考图4)。同样地，本实施例并不限定各开口532的排列方式，各开口之间的水平距离与垂直距离可依照实际需求而调整。

在本发明的其他实施例中，请参考图9，其绘示本发明第六优选实施例的半导体结构的上视图。如图9所示，支撑结构层630包含有多个开口632。在本实施例中，各开口632均为长方形，且具有四个角634A、634B、634C与634D，两长边636A、636B以及两短边636C与636D。其中两个角(例如634A与634B)与电容下电极120重叠，而另外两个角(例如634C与634D)不与电容下电极120重叠。另外，长边636A与三个电容下电极120部分重叠，长边636B与两个电容下电极120部分重叠，短边636C或短边636D则与一个电容下电极120部分重叠。

除此之外，两个相邻的开口632之间，包含有三个电容下电极120’未与开口632重叠，且该三个电容下电极120’排列呈三角形，而不呈一直线排列。再者，支撑结构层630上所有的开口632，其中与三个电容下电极120部分重叠的长边(例如长边636A)均位于同一侧，举例来说，如图9所示，所有与三个电容下电极120部分重叠的长边636A均位于-X方向的一侧。相对地，所有与两个电容下电极120部分重叠的长边636B均位于+X方向的一侧。经由如此排列方式，位于支撑结构层630上的所有开口632将平均分布，达到受力均匀的效果。

综上所述，本发明提供一种具有柱状电容结构与支撑结构层的半导体结构。其中支撑结构层包含有不同形状的开口以及不同的排列方式。本发明通过改变各开口的形状与排列方式，以达到支撑结构层的整体受力均匀的效果。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。