阅读说明：本技术 半导体组件 (Semiconductor assembly ) 是由 布川贵史 高野贵之 于 2019-06-28 设计创作，主要内容包括：本发明提供一种能够抑制电介质膜的翘曲并且抑制元件特性的劣化的半导体组件。本发明的一个方式的半导体组件具有电介质膜、多个电路部件、电极层和密封层。电介质膜具有第一主面和与第一主面为相反侧的第二主面,该第一主面具有第一安装区域和第二安装区域。多个电路部件包括搭载于第一安装区域的第一电路部件和搭载于第二安装区域的第二电路部件。电极层具有配置于第二主面且与多个电路部件电连接的多个电极部。密封层具有第一密封树脂部和第二密封树脂部。第一密封树脂部覆盖第一安装区域。第二密封树脂部由比第一密封树脂部更软质的树脂材料构成,且覆盖第二安装区域。(The invention provides a semiconductor module capable of suppressing warpage of a dielectric film and suppressing deterioration of element characteristics. A semiconductor module according to one embodiment of the present invention includes a dielectric film, a plurality of circuit components, an electrode layer, and a sealing layer. The dielectric film has a first main surface having a first mounting region and a second mounting region, and a second main surface opposite to the first main surface. The plurality of circuit components include a first circuit component mounted in the first mounting region and a second circuit component mounted in the second mounting region. The electrode layer has a plurality of electrode portions disposed on the second main surface and electrically connected to the plurality of circuit components. The sealing layer has a first sealing resin portion and a second sealing resin portion. The first sealing resin portion covers the first mounting region. The second sealing resin section is made of a resin material softer than the first sealing resin section, and covers the second mounting region.)

半导体组件

技术领域

本发明涉及在电介质层的一个面配置有电路部件且在另一面配置有电极层的半导体组件。

背景技术

近年来，已知有被称为POL(Power Over Lay)的表面安装集成型功率组件(例如参照专利文献1)。典型而言，这种半导体组件具有：聚酰亚胺等的电介质膜、搭载于电介质膜的一个面的功率半导体元件或无源部件等电路部件、配置于上述电介质膜的另一面的电极层、覆盖电路部件的密封层等。

根据上述半导体组件，由于电路部件经由电介质膜与电极层电连接，因此能够实现谋求部件的高集成化、配线长度的缩短化、并且确保绝缘耐压且谋求薄型化及小型化的功率半导体组件。而且，电极形状的设计自由度高，能够将控制大电流的通电的功率半导体元件中的电极端子形成为任意的形状、大小。

另一方面，在这种半导体组件中由于支承电路部件的支承基板由电介质膜构成，因此安装到外部基板(母板)时存在电介质膜翘曲而损害安装可靠性的问题。为了解决该问题，通过在电介质膜上形成覆盖电路部件的密封层来提高半导体组件的刚性，抑制安装到外部基板时的电介质膜的翘曲。

现有技术文献

专利文献

专利文献1：日本特开2014-27272号公报

发明内容

发明所要解决的技术问题

然而，在功率半导体元件等的规定的电路部件上，由于受到构成密封层的树脂的固化收缩应力，从而元件特性往往劣化，不能确保在密封层形成前后作为目的的组件特性。另一方面，存在若由软质的树脂材料构成密封层，则不能有效地抑制电介质膜的翘曲这一问题。

鉴于上述情况，本发明的目的在于提供一种半导体组件，能够在抑制电介质膜的翘曲的同时抑制元件特性的劣化。

用于解决技术问题的方案

为了实现所述目的，本发明的一个方式涉及的半导体组件具有电介质膜、多个电路部件、电极层和密封层。

上述电介质膜具有第一主面和与上述第一主面为相反侧的第二主面，上述第一主面具有第一安装区域和第二安装区域。

上述多个电路部件包括搭载于上述第一安装区域的第一电路部件和搭载于上述第二安装区域的第二电路部件。

上述电极层配置于上述第二主面，具有与上述多个电路部件电连接的多个电极部。

上述密封层具有第一密封树脂部和第二密封树脂部。上述第一密封树脂部覆盖上述第一安装区域。上述第二密封树脂部由比上述第一密封树脂部软质的树脂材料构成，且覆盖上述第二安装区域。

在上述半导体组件中，由于密封层具有第一密封树脂部和第二密封树脂部，所以能够抑制电介质膜的翘曲并且抑制元件特性的劣化。

也可以是，上述第一电路部件包括无源元件，上述第二电路部件包括功率半导体元件。

上述半导体组件还可以具有配置于上述第一主面的框状构件。上述框状构件具有划分出上述第一安装区域且收容上述第一密封树脂部的第一开口部和划分出上述第二安装区域且收容上述第二密封树脂部的第二开口部。

上述框状构件也可以由金属材料或陶瓷材料构成。

上述第一密封树脂部也可以具有覆盖上述第一安装区域的第一部分和划分出上述第二安装区域且配置于上述第二密封树脂部的周围的框状的第二部分。

也可以是，上述第一密封树脂部由环氧系树脂材料构成，上述第二密封树脂部由有机硅系树脂材料构成。

上述电介质膜也可以由聚酰亚胺构成。

本发明的另一方式涉及的半导体组件具有挠性的聚酰亚胺膜、多个电路部件、电极层、密封层和框状构件。

上述聚酰亚胺膜具有第一主面和与上述第一主面为相反侧的第二主面。

上述多个电路部件设于上述第一主面。

上述电极层经由设于上述聚酰亚胺膜的通孔与上述多个电路部件电连接，具有配置于上述第二主面的与上述聚酰亚胺膜相同至两倍或两倍以上的厚度的多个电极部。

上述密封层覆盖上述第一主面。

上述框状构件在上述第一主面上包围上述密封层，露出在位于上述电介质膜的4个侧边的侧面。

也可以是，上述电极部的宽度为1cm以上2cm以下的宽度，沿着上述聚酰亚胺膜的侧边设置，在与上述电极部重叠的位置设有上述框状构件。

上述多个电极部也可以包括成为作为上述电路部件之一的功率晶体管的电极的梳齿电极。

发明效果

如上所述，根据本发明，能够抑制电介质膜的翘曲并且抑制元件特性的劣化。

附图说明

图1是本发明的一个实施方式的半导体组件的概略立体图。

图2是上述半导体组件100的概略俯视图。

图3是图2中的A-A线概略剖视图。

图4是图2中的B-B线概略剖视图。

图5是上述半导体组件的概略背面图。

图6是上述半导体组件的主要部分的等效电路图。

图7是本发明的第二实施方式的半导体组件的概略立体图。

图8是表示上述半导体组件的一个变形例的概略俯视图。

图9是表示上述半导体组件的另一变形例的主要部分侧剖视图。

图10是表示上述半导体组件的又一变形例的主要部分侧剖视图。

附图标记说明

10…电介质膜

11…粘接层

20…电路部件

30…电极层

40…框状构件

41…第一开口部

42…第二开口部

50…密封层

51…第一密封树脂部

52…第二密封树脂部

100、200、300、400、500…半导体组件

a1…第一安装区域

a2…第二安装区域

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

＜第一实施方式＞

图1是本发明一个实施方式的半导体组件100的概略立体图，图2是半导体组件100的概略俯视图，图3是图2中的A-A线概略剖视图，图4是图2中的B-B线概略剖视图，图5是半导体组件100的概略背面图。在各图中X轴、Y轴和Z轴表示相互正交的3个轴方向，X轴和Y轴相当于半导体组件100的面内方向，Z轴相当于半导体组件100的厚度方向。

半导体组件100具有：电介质膜10、多个电路部件20、电极层30、框状构件40和密封层50。

[电介质膜]

电介质膜10由规定厚度的电绝缘性树脂材料构成。在本实施方式中，电介质膜10由厚度为25μm的聚酰亚胺膜构成。从加工性、绝缘耐压特性、耐化学性等观点来看，聚酰亚胺是非常有利的。

不限于此，电介质膜10具有挠性，其厚度能够根据材料的介电常数和所要求的绝缘耐压的大小等适当地设定，例如，在20μm以上50μm以下的范围内适当地选择。电介质材料也不限于聚酰亚胺，例如，可以采用聚四氟乙烯(PTFE)、聚砜、液晶聚合物等适当的材料。

电介质膜10的形状也没有特别限制，典型而言形成为矩形形状。电介质膜10的大小也没有特别限制，在本实施方式中，与Y轴方向平行的长边具有10mm以上20mm以下的长度，与X轴方向平行的短边具有5mm以上15mm以下的长度。

电介质膜10具有第一主面10a和与第一主面10a为相反侧的第二主面10b(参照图3)。第一主面10a为用于安装有多个电路部件20的安装面，具有第一安装区域a1和第二安装区域a2。在第一安装区域a1和第二安装区域a2上，经由粘接层11搭载多个电路部件20。在第二主面10b上配置有经由电介质膜10和粘接层11与多个电路部件20电连接的电极层30。

粘接层11利用涂布于第一主面10a的液状的粘接剂或膜状的粘接片构成。粘接层11的种类没有特别限制，可以利用环氧系、丙烯酸系等适当的绝缘性树脂材料构成。粘接层11的厚度没有特别限制，例如，为15μm。此外，在此，在电介质膜10的整个区域形成有粘接层11。粘接层11可以局部地形成在电介质膜10上，例如，也可以局部地形成在电路部件20之下。

[电路部件]

多个电路部件20搭载于电介质膜10的第一主面10a上的粘接层11。典型而言，多个电路部件20可举出半导体元件等有源部件。作为半导体元件，可以使用IC部件或分立部件，在本实施方式中，包括流通大电流的功率晶体管21和二极管22。半导体元件还包括控制功率晶体管21的控制IC23。电路部件20还包括电容器和电阻等无源部件24。这些电路部件20中规定的电路部件与电极层30电连接。此外，电路部件20(21、22)不限于功率晶体管21和二极管22的组合，也可以如逆变器电路那样，为相互串联连接的两个功率晶体管。

功率晶体管21包括由Si构成的BiP晶体管、MOSFET、IGBT等、以及由SiC或GaN等构成的晶体管。这些半导体元件使有源面朝向第一主面10a而搭载。也可以在功率晶体管21或功率二极管22的非有源面(图中为上表面)上经由焊料、银膏等接合材料接合散热用的散热器。

在多个电路部件20中，作为第一部件的控制IC23和无源部件24搭载于电介质膜10的第一安装区域a1，作为第二部件的如功率晶体管21和功率二极管22那样的功率半导体元件搭载于电介质膜10的第二安装区域a2。

[电极层]

电极层30配置于电介质膜10的第二主面10b上，典型而言，由形成于第二主面10b上的金属镀层构成。作为金属镀层，典型而言，采用铜镀层。电极层30具有经由电介质膜10与各电路部件20电连接的作为层间连接部的通孔(via)V(参照图4)。

在形成电极层30之时，首先，从第二主面10b侧朝向搭载于电介质膜10的第一主面10a上的各电路部件20的电极端子照射激光。由此，使电介质膜10和粘接层11穿孔，各电极端子露出至第二主面10b侧。接着，通过溅射法在第二主面10b形成成为籽晶层的导体层之后，通过电解电镀法形成规定厚度的铜镀层。由此，形成包括通孔V的电极层30。

形成成为籽晶层的导体层不限于溅射法，也可以采用无电解镀敷法。电极层30的厚度(从第二主面10b起的厚度)没有特别限定，例如为20μm以上50μm以下。由此，能够确保电极层30的电流特性和生产率。

如上所述，因为电介质膜10的厚度为25μm，所以成为与该膜的厚度相同程度至大约两倍的厚度的电极。这与环氧基板等通用的印刷基板是完全不同的厚度关系。在第二安装区域a2，由于安装功率开关元件，所以虽然利用聚酰亚胺片，但由于为大电流、高发热，所以通过使电极层30的厚度变厚，还能够实现包括驱动和散热在内的功能。

电极层30使用光刻技术而被图案化成规定形状的多个电极部。如图5所示，电极层30具有：在X轴方向上相互对置的梳齿状的第一电极部31和第二电极部32、配置于第一电极部31和第二电极部32之间的在X轴方向上较长的第三电极部33、和多个第四电极部34。

第一电极部31与功率晶体管21的源极端子(S)和功率二极管22的阳极端子(A)连接。第二电极部32与功率晶体管21的漏极端子(D)和功率二极管22的阴极端子(K)连接。第三电极部33与功率晶体管21的栅极端子(G)连接。第四电极部34分别与控制IC23和无源部件24的各端子部连接。在图6中示出了半导体组件100的主要部分的等效电路图。

此外，图6的电路是一例，将在逆变器电路中采用的两个功率晶体管串联连接的电路也可以被视为另一例。在该情况下，符号21、22为功率晶体管。无论怎样，安装有该晶体管的第二安装区域a2为流通大电流且进行高发热的部分。

半导体组件100还具有阻焊层60(在图5中，以圆点示出阻焊层60的形成区域)。阻焊层60设于电介质膜10的第二主面10b，具有使电极层30的规定区域开口的第一开口图案61和第二开口图案62。

第一开口图案61使第一～第三电极部31～33局部地露出。第二开口图案62使第四电极部34局部地露出。经由第一开口图案61和第二开口图案62露出的电极部31～34的各个区域构成为与未图示的外部基板(母板)连接的外部连接端子。此外，在图5中，由呈矩形露出的电极34、62所包围的区域为进行设于第二安装区域a2的晶体管的驱动控制的部分，省略了电极、配线等的导电图案等。

[密封层]

密封层50以覆盖多个电路部件20的方式设于电介质膜10的第一主面10a。密封层50具有提高电介质膜10的刚性并且防止包含水分等的外部空气与电路部件20接触的功能。

密封层50具有第一密封树脂部51和第二密封树脂部52。第一密封树脂部51覆盖电介质膜10的第一安装区域a1，密封控制IC23和无源部件24。第二密封树脂部52覆盖电介质膜10的第二安装区域a2，密封功率晶体管21和功率二极管22。

典型而言，第一密封树脂部51由通用的电绝缘性密封材料构成，典型而言由环氧系的合成树脂材料构成。另一方面，第二密封树脂部52由比第一密封树脂部51软质(低弹性模量)的电绝缘性树脂材料例如有机硅树脂、低应力的环氧树脂等构成。或者，在使用后述框状构件40的情况下，作为第二密封树脂部52，例如，能够使用在室温下且0.01MPa以下为凝胶状的材料或者Tg在室温附近的材料。

特别是，在GaN中，在一般采用的环氧树脂时，则会对GaN施加应力，而有时得不到希望的特性。因此，第二密封树脂部52为比第一密封树脂部51软质或比第一密封树脂部51应力低的树脂。在此，作为第二密封树脂部52的构成材料的例子示出了有机硅，但也可以应用除此之外的软质或低应力的树脂。

[框状构件]

框状构件40配置于电介质膜10的第一主面10a上。框状构件40与电路部件20同样地经由粘接层11与电介质膜10接合。框状构件40为具有第一开口部41和第二开口部42的矩形的框体，在本实施方式中，形成为与电介质膜10相同的形状、大小。第一开口部41划分出第一安装区域a1，收容第一密封树脂部51。第二开口部42划分出第二安装区域a2，收容第二密封树脂部52。

构成框状构件40的材料没有特别限制，可为导电体，也可以为非导电体。作为导电体，典型而言由金属材料构成，由此，能够形成电路部件20(特别是功率晶体管21或功率二极管22这样的功率半导体元件)的散热路径。金属材料没有特别限制，优选像Cu(铜)那样的导热系数高，热膨胀系数小的材料。作为框状构件40，可以采用W(钨)或Mo(钼)等高硬度或高熔点金属或Cu-W、Cu-Mo等合金材料，由此，能够易于确保所希望的刚性。另一方面，作为非导电体，优选氧化铝、硅或氮化硼等陶瓷材料。

框状构件40的各框部的宽度和高度没有特别限制，设为可以获得能够限制电介质膜10的翘曲或变形的程度的刚性的适当的值。框状构件40的厚度(高度)可以比电路部件20的厚度(高度)大，也可以比其小。

第一开口部41和第二开口部42分别发挥作为划定第一密封树脂部51和第二密封树脂部52的填充区域的模框的功能。第一密封树脂部51和第二密封树脂部52的形成方法没有特别限制，例如，能够采用印刷或灌封法。注模也可以在减压气氛中进行。由此，能够使熔融状态的各种树脂润湿扩展至第一开口部41和第二开口部42的整个区域，提高填充效率。以规定温度对注模的熔融树脂实施固化处理，在第一开口部41和第二开口部42内，形成向上方侧凸出形状的第一密封树脂部51和第二密封树脂部52(参照图4)。

[作用]

在部件的支承基板使用电介质膜的多组件设备中，在回流安装到母板等外部基板时，由于在薄至25μm的电介质膜中容易产生翘曲，因此需要在基板上形成密封树脂而使翘曲不易发生。然而，若用树脂密封组件，则在由半导体部件特别是由Si、GaN，SiC，Ga₂O₃、金刚石等半导体材料构成的功率半导体设备中，有时会受到构成密封层的树脂的固化收缩应力而元件特性劣化，无法确保作为目标的组件特性。另一方面，若由软质的树脂材料构成密封层，则存在无法有效地抑制电介质膜的翘曲的问题。

因此，在本实施方式的半导体组件100中，构成为：控制IC23或无源部件24由第一密封树脂部51密封，像功率晶体管21或功率二极管22这样的功率半导体元件由比第一密封树脂部51软质的第二密封树脂部52密封。由此，能够抑制电介质膜10的翘曲，并且抑制功率晶体管21或功率二极管22的元件特性的劣化。

而且，在本实施方式中，由于在电介质膜10的第一主面10a配置有框状构件40，所以能够利用框状构件40自身的刚性有效地防止电介质膜10的翘曲。另外，如本实施方式，即使在第一安装区域a1与第二安装区域a2之间，电路部件20或电极层30的占有面积不同的情况下，也能够抑制电介质膜10的翘曲而将半导体组件100维持在高的平面度。由此，能够稳定地确保向外部基板的安装可靠性。

而且，通过由导热性高的材料构成框状构件40，半导体组件100的散热性提高，能够防止热导致的元件特性的劣化。并且通过将框状构件40形成为与电介质膜10相同的形状和大小，框状构件40露出在半导体组件100的侧面，能够实现散热特性的进一步提高。

例如，在通过将集成基板进行单片化来制作半导体组件100的情况下，框状构件40也还能够使用在面内周期地形成有多个开口(第一开口部41、第二开口部42)的单一的格子状构件。而且，在形成第一密封树脂部51和第二密封树脂部52后，能够通过切割上述格子状构件的格子的中央来制作框状构件从4个侧面露出的半导体组件100。通过由金属或陶瓷构成框状构件，由于导热性比树脂高，所以能够将该框状构件作为散热器或散热片的替代使用。

而且，由于通过框状构件40的开口部41、42来划分出各安装区域a1、a2，所以能够不使用另外的掩模材料而高精度地填充密封用树脂。另外，特别是即使在作为设于第二安装区域a2的第二密封树脂部52使用流动性高的树脂材料的情况下，也能够通过框状构件40使该树脂材料不流出到其它的区域而将其堵住，因此，作业性提高。

＜第二实施方式＞

图7是表示本发明第二实施方式的半导体组件200的结构的概略立体图。以下主要对与第一实施方式不同的结构进行说明，对与第一实施方式相同的结构标注相同的符号，并省略或简化其说明。

在本实施方式的半导体组件200中，在不具有框状构件40这一点上与第一实施方式不同。即，本实施方式的第一密封树脂部51具有覆盖第一安装区域a1的第一部分511和划分出第二安装区域a2的框状的第二部分512，第二部分512配置于第二密封树脂部52的周围。

在本实施方式的半导体组件200中，第一密封树脂部51不仅设于第一安装区域a1，还设于第二安装区域a2的周围，因此，能够通过第一密封树脂部51提高电介质膜10的周缘部的刚性。由此，因为能够不使用框状构件40而抑制电介质膜10的翘曲，所以能够实现部件数量和组装工时的削减。

第一密封树脂部51的形成方法没有特别限制，例如，能够采用丝网印刷法。第二密封树脂部52可以在电介质膜10上制作第一密封树脂部51之后，例如，通过灌封法形成。

以上对本发明的实施方式进行了说明，但本发明不仅限于上述实施方式，当然可以添加各种变更。

例如在以上实施方式中，以框状构件40形成为与电介质膜10相同的形状和大小为例进行说明，但不限于此，例如也可以如图8概略性示出的半导体组件300那样，形成为电介质膜10的周缘部从框状构件40的4个边向外侧突出。在该情况下，也可以如图9所示的半导体组件400那样，第一密封树脂部51以覆盖框状构件40的周面和第二密封树脂部52的形式形成于电介质膜10上。

进而，也可以如图10所示的半导体组件500那样，在第一密封树脂部51和第二密封树脂部52上经由粘接层70搭载有散热器80。由此，能够实现散热性的进一步提高。

进而，也可以如图5所示的梳齿电极(第一电极部31、第二电极部32)那样，在电介质膜10的相对的侧边以规定的长度设有宽度宽的电极情况下，在与该电极重叠的区域设置框状构件40。在此，上述梳齿电极沿着电介质膜10的长边以跨第二安装区域a2的一半以上的长度设置，是宽度大至1cm～2cm的电极。使该梳齿共通化的公用电极为晶体管的电流集中的部分，为伴随晶体管的发热，而变为高温的部分。而且由于具有宽度和长度，因此该电极自身也发生翘曲。因此，如果框状构件40沿着电介质膜10的侧边设置，且设于与上述公用电极重叠的位置，则能够防止整个电介质膜10的翘曲和公用电极的翘曲。特别是在梳齿的部分，由于开口有很多与功率晶体管接触的通孔(via)，因此，通过防止公用电极的翘曲，经由该通孔的功率晶体管的可靠性提高。而且，与该公用电极重叠的框状构件由于导热性也优异，所以能够作为散热器将在电极上产生的或在电极上集中的热蓄积，进而作为散热板从封装的4个侧面向外部散热。