具体实施方式

以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的，因此不应用以限制本发明。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。另外，为了便于读者观看，附图中各元件的尺寸并非依实际比例绘示。

此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位的外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下方”或“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“下面”或“下面”可以包括上方和下方的取向。

图1绘示根据本发明一些实施方式的半导体结构100的剖面图。参照图1，半导体结构100包括第一基板110、第一重分布线(redistribution line；RDL)垫120以及第一接合垫130。第一基板110具有第一导电垫112。第一重分布线垫120设置在第一导电垫112上，并且延伸至第一基板110的顶面111。第一接合垫130设置在第一重分布线垫120的第一部分122上，并且第一重分布线垫120的第一部分122与第一基板110的顶面111重叠。第一重分布线垫120的第一部分122可以被视为用于第一接合垫130的着陆垫(landing pad)。通过上述的配置，可抑制或避免第一接合垫130内不期望的空隙(void)的形成，从而改善第一接合垫130的均匀性。如此一来，可以改善半导体结构100的效能。

在一些实施方式中，第一基板110可以是硅基板。在一些其他的实施方式中，第一基板110可包括其他半导体元素，例如：锗(germanium)；或包括半导体化合物，例如：碳化硅(silicon carbide)、砷化镓(gallium arsenic)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenic)、及/或锑化铟(indium antimonide)；或其他半导体合金，例如：硅锗(SiGe)、磷化砷镓(GaAsP)、砷化铟铝(AlInAs)、砷化镓铝(AlGaAs)、砷化铟镓(GaInAs)、磷化铟镓(GaInP)、及/或磷砷化铟镓(GaInAsP)，以及以上的任意组合。

第一重分布线垫120可进一步具有第二部分124，其中第二部分124邻接第一部分122并且与第一导电垫112重叠。第一接合垫130与第一重分布线垫120的第二部分124分隔。换句话说，第一重分布线垫120的第一部分122设置在第一基板110上，并且第一重分布线垫120的第二部分124设置在第一基板110中。第一接合垫130接触第一重分布线垫120的第一部分122，而不接触第一重分布线垫120的第二部分124。在一些实施方式中，第一重分布线垫120的第一部分122具有平坦顶面121，并且第一接合垫130接触平坦顶面121。第一重分布线垫120的平坦顶面121实质上平行于第一基板110的顶面111。在一些实施方式中，第一重分布线垫120可以是由铜(Cu)、铝(Al)或其他适当的导电材料制成。

第一接合垫130可具有底部分132以及位在底部分132上的顶部分134，其中底部分132接触第一重分布线垫120的第一部分122。在一些实施方式中，底部分132在第一基板110的顶面111上的垂直投影区与第一导电垫112的中央部分在第一基板110的顶面111上的垂直投影区分隔。举例来说，底部分132在第一基板110的顶面111上的垂直投影区与第一导电垫112在第一基板110的顶面111上的垂直投影区部分地重叠。在其他的实施方式中，底部分132在第一基板110的顶面111上的垂直投影区与第一导电垫112在第一基板110的顶面111上的垂直投影区分隔。在一些实施方式中，第一接合垫130是混合接合垫(hybrid bondpad)。第一接合垫130可以由铜(Cu)或其他适当的导电材料制成。

在一些实施方式中，半导体结构100进一步包括位于第一基板110上且包围第一重分布线垫120的介电层140。介电层140可以由氧化硅(SiO₂)、氮化硅(SiN)、氧氮化硅(SiON)或其他适当的材料制成。在一些实施方式中，半导体结构100进一步包括在第一重分布线垫120上且包围第一接合垫130的介电层150。介电层150可以由氧化硅、氮化硅、氧氮化硅或其他适当的材料制成。在一些实施方式中，包围第一重分布线垫120的介电层140以及包围第一接合垫130的介电层150可以由相同的材料制成。

在一些实施方式中，半导体结构100进一步包括第二基板160、第二重分布线垫170以及第二接合垫180。第二基板160设置在第一基板110上，并且第二基板160具有第二导电垫162。第二接合垫180设置在第一接合垫130上。第二重分布线垫170设置在第二基板160与第二接合垫180之间。此外，第二重分布线垫170具有第一部分172以及与第一部分172邻接且与第二导电垫162重叠的第二部分174。第二接合垫180可具有顶部分182以及位于顶部分182之下的底部分184，并且顶部分182接触第二重分布线垫170的第一部分172。

在一些实施方式中，半导体结构100进一步包括包围第二重分布线垫170的介电层190以及包围第二接合垫180的介电层200。应理解到，第二基板160、第二重分布线垫170、第二接合垫180、介电层190以及介电层200分别与上述的第一基板110、第一重分布线垫120、第一接合垫130、介电层140以及介电层150的连接关系及材料类似，故在此不重复描述。

在一些实施方式中，第一接合垫130与第二接合垫180设置在第一重分布线垫120与第二重分布线垫170之间。换句话说，第一接合垫130与第二接合垫180的组合可从第一重分布线垫120延伸至第二重分布线垫170。第一接合垫130对齐于第二接合垫180，并且包围第一接合垫130的介电层150接触包围第二接合垫180的介电层200。

图2、图3、图4、图5、图7与图8绘示根据本发明一些实施方式在各个阶段形成半导体结构100的方法的剖面图。

参阅图2，第一导电垫112设置在第一基板110中。第一导电垫112可以由金属或其他适当的导电材料制成。参阅图3，蚀刻第一基板110，以形成开口O，使得第一基板110的第一导电垫112通过开口O而暴露。

参阅图4，在第一基板110的第一导电垫112上执行测试工艺(testing process)。举例来说，可以在第一基板110的第一导电垫112上执行芯片探针(chip probing；CP)测试工艺，以监测良率。

参阅图5与图6，图6绘示图5的一阶段的半导体结构的布局图。换句话说，图5绘示沿着图6的线5-5的半导体结构的剖面图。介电层140可以形成在第一基板110上。介电层140可以通过化学气相沉积(CVD)、原子层沉积(ALD)或其他适当的方法形成。

此后，第一重分布线垫120形成在第一导电垫112上，并且延伸至第一基板110的顶面111。举例来说，形成第一重分布线垫120的方法可以包括蚀刻介电层140，以形成开口，而后将导电材料填入开口中。在一些实施方式中，形成第一重分布线垫120被执行，使得第一重分布线垫120具有平坦顶面121。举例来说，可以执行诸如化学机械研磨(CMP)工艺的平坦化工艺。

在一些实施方式中，第一重分布线垫120可以由铜(Cu)制成。详细来说，在形成第一重分布线垫120之前，可以在第一导电垫112上形成阻障层与种子层，其中种子层共形地形成在阻障层上，并且第一重分布线垫120形成在种子层。阻障层可以被配置为防止铜扩散，并且可以由钽(Ta)、氮化钽(TaN)、氮化钛(TiN)或其他适当的材料制成。种子层可视为粘着层，并且包括铜合金。在一些其他的实施方式中，第一重分布线垫120可以由铝(Al)制成。详细来说，在形成第一重分布线垫120之前，可以在第一导电垫112上形成抗反射层，其中第一重分布线垫120形成在前述的抗反射层上。抗反射层可以由钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)或其他适当的材料制成。

参阅图7，在形成第一重分布线垫120之后，可在第一重分布线垫120上形成介电层150。介电层150可以通过化学气相沉积(CVD)、原子层沉积(ALD)或其他适当的方法形成。

此后，第一接合垫130形成在第一重分布线垫120的第一部分122上，其中第一重分布线垫120的第一部分122与第一基板110的顶面111重叠。举例来说，形成第一接合垫130的方法可以包括蚀刻介电层150与介电层140的一部分，以形成开口，而后将导电材料填入开口中。前述的开口可以通过大马士革(damascene)工艺形成。在一些实施方式中，第一接合垫130具有位于介电层140中的一部分，并且其他部分位于介电层150中。在一些实施方式中，形成第一接合垫130被执行，使得第一接合垫130接触第一重分布线垫120的平坦顶面121。因为第一接合垫130形成在第一重分布线垫120的平坦顶面121上，故在形成第一接合垫130时，可抑制或避免不期望的空隙形成于第一接合垫130中，从而改善第一接合垫130的均匀性。此外，第一重分布线垫120的第一部分122可视为用于第一接合垫130的着陆垫，并且第一重分布线垫120的第一部分122可有利于第一接合垫130接合在平坦的金属(亦即，第一重分布线垫120的第一部分122)上。举例来说，相较于第一导电垫112形成第一接合垫130，在第一重分布线垫120的第一部分122上形成第一接合垫130可以防止第一导电垫112破裂的潜在风险，因为可能在第一导电垫112上执行额外的蚀刻工艺，此可能会严重损坏第一导电垫112。

在一些实施方式中，第一接合垫130可以由铜制成。详细来说，在形成第一接合垫130之前，可以在第一重分布线垫120上形成阻障层与种子层，其中种子层共形地形成在阻障层上方，并且第一接合垫130形成在种子层上。阻障层可以被配置为防止铜扩散，并且可以由钽(Ta)、氮化钽(TaN)、氮化钛(TiN)或其他适当的材料制成。种子层可视为粘着层，并且可包括铜合金。

参阅图7与图8，图8的结构类似于图7的结构。在第二基板160上形成第二重分布线垫170，而后在第二重分布线垫170上形成第二接合垫180。在一些实施方式中，在第二基板160上形成介电层190，并且在第二重分布线垫170上形成介电层200。应理解到，形成第二重分布线垫170、第二接合垫180、介电层190以及介电层200的方法分别类似于形成第一重分布线垫120、第一接合垫130、介电层140以及介电层150的方法，故在此不重复描述。

回到图1，而后将图8的第二接合垫180接合至第一接合垫130，使得第二基板160设置在第一基板110上。在一些实施方式中，将第二接合垫180接合至第一接合垫130的方法可以包括混合接合(hybrid bonding)工艺。混合接合工艺涉及至少两种类型的接合，包括金属对金属(metal-to-metal)接合以及非金属对非金属(non-metal-to-non-metal)接合。举例来说，第一接合垫130与第二接合垫180可通过执行金属对金属接合而接合，并且介电层150与介电层200可通过执行非金属对非金属接合而接合。如图1所示，第一接合垫130与第二接合垫180的组合在第一接合垫130与第二接合垫180之间具有金属接合界面BI，但是由于回流(reflowing)工艺，在介电层150与介电层200之间可能没有明显的非金属界面。在一些实施方式中，第一接合垫130对齐(对准)第二接合垫180。如此一来，可以获得如图1所示的半导体结构100(3DIC堆叠结构)。

虽然本发明已经将实施方式详细地公开如上，然而其他的实施方式也是可能的，并非用以限定本发明。因此，前述的权利要求的精神及其范围不应限于本发明实施方式的说明。

本领域任何技术人员，在不脱离本发明的精神和范围内，当可作各种的改变或替换，因此所有的这些改变或替换都应涵盖于本发明的权利要求的保护范围之内。