具体实施方式

在芯片级封装(CSP)中使用各种类型的重分布层(RDL)，以将CSP的半导体管芯之间的电信号路由到CSP的焊球。许多RDL包括邻接半导体管芯的钝化层，以保护半导体管芯免受外部元件和应力的影响。这些钝化层具有有助于在半导体管芯和RDL的金属层之间传输电信号的孔口。在一些RDL中，钝化层(称为非平面钝化层)具有不均匀的厚度，特别是邻近孔口，其中钝化层可以包括凸起段。这些凸起段可能容易受到由焊球和与焊球耦合的凸块下金属化(UBM)施加的机械应力的有害影响。为了保护钝化层，尤其是凸起段免受这种应力的影响，钝化层凸起段和孔口可以相对地远离UBM定位。以这种方式，来自UBM的应力不损坏钝化层。然而，这种拓扑结构在其空间使用方面效率低下。

其他RDL通过消除凸起段来消除对将钝化层凸起段和孔口远离UBM放置的需要。相反，这种RDL包括具有基本均匀的厚度而没有凸起段的钝化层(称为平面钝化层)，并且这种钝化层还包括有助于半导体管芯和UBM之间的电连通的多个通孔。这种拓扑结构能够使通孔放置在任何地方，例如，直接在UBM下方，这将对于其他类型的钝化层是不可能的。然而，具有这种拓扑结构的RDL仍然低效地使用空间，因为它们包括大的捕获焊盘，这些焊盘是将UBM耦合到通孔或其他金属层的放置在UBM下方的金属层，并且还因为它们包括捕获焊盘和UBM之间的大孔口，这限制了RDL拓扑结构设计的灵活性。具有大孔口的这种捕获焊盘导致大量的空间用于每个焊料凸块和UBM，否则这些空间可以以其他方式更有效地用于其他RDL特征，如连接到通孔的金属层、其他焊球等。空间的这种低效使用导致了不合需要的大CSP。

本公开描述了解决上面所描述的挑战的高效RDL拓扑结构的各种示例。具体地，RDL包括邻接CSP的半导体管芯的钝化层和延伸通过钝化层的通孔。RDL包括邻接通孔的第一金属层和邻接第一金属层的绝缘层。绝缘层具有小于50微米的最大水平尺寸的孔口。RDL还包括邻接绝缘层并适于耦合到焊球的第二金属层。第二金属层在由绝缘层中的孔口限定的接触点处邻接第一金属层。因为孔口相对较小，所以减小了捕获焊盘的大小，并且因为减小了捕获焊盘的大小，所以将由捕获焊盘以其他方式占用的空间现在可以用于其他RDL特征，如连接到通孔的金属层、其他焊球等。这种拓扑结构具有若干优点。例如，空间的有效使用能够使CSP大小减小。该RDL的改进的布局能力提高了CSP在半导体管芯的较低金属水平的电迁移性能。该拓扑结构还具有由空间的有效使用导致的应用特定的优势。例如，实现场效应晶体管(FET)的CSP半导体管芯和本文描述的RDL拓扑结构可以经历在漏源导通电阻(R_DS(ON))和消除FET金属层方面的显著改进，同时实现可比较的或优越的性能。现在参考附图描述了RDL拓扑结构的示例。

图1是根据各种示例的包括实现高效重分布(RDL)拓扑结构的芯片级封装(CSP)的电子器件的示意图。具体地，图1示出了电子器件100，如膝上型或笔记本电脑、工作站、智能电话、汽车、飞机、电视或任何其他合适的电子器件。电子器件100包括印刷电路板(PCB)102，其可以具有与其耦合的各种电子部件(包括处理器、微控制器、存储器、无源组件、专用集成电路(ASIC)等)中的任一个。PCB 102可以包括有助于耦合到这种电子部件的导电端子104(例如，铜焊盘或迹线)。电子器件100包括耦合到导电端子104的CSP 106。尽管图1示出了一个CSP，但是在示例中，电子器件100包括多个CSP。图1以剖面图示出了电子器件100的内容。

CSP 106根据各种示例实现高效RDL拓扑结构。在示例中，CSP 106包括耦合到具有高效拓扑结构的RDL 110的半导体管芯108。本说明书描述了各种这样的高效RDL拓扑结构，并且在图1的一般化示例RDL 110中，RDL110可以实现任何这样的RDL拓扑结构或其变体。RDL 110耦合到焊球(也称为焊料凸块)112。焊球112继而耦合到导电端子104。以这种方式，在半导体管芯108中和/或其上形成的电路被配置为经由焊球112和RDL 110与PCB 102上的电路连通，这将半导体管芯108的电路与焊球112对接。

CSP 106的大小至少部分地由RDL 110的拓扑效率确定。假设CSP 106的功能保持不变，则RDL 110中空间的高效使用减小了RDL 110的大小，从而减小了CSP 106的大小。可替代地，假设CSP 106的大小保持不变，则RDL110中空间的高效使用能够在CSP 106中并入附加电路，并因此增加功能。

图2是根据各种示例的包括实现高效RDL拓扑结构的CSP的电子器件的一部分的剖面图。特别地，图2示出了RDL 110的详细视图。在示例中，RDL110包括钝化层209，该钝化层被配置为保护半导体管芯108免受钝化的影响。例如，钝化层209可以由合适的氧化物层、合适的氮化物层或任何其他合适类型的层(例如，SiO₂、Si₃N₄、SiN、SiON)组成。钝化层209可以具有适合于给定应用的任何合适的厚度。钝化层209可以包括多个通孔，这些通孔延伸通过钝化层209并且有助于通过钝化层209传输电信号(例如，在半导体管芯108中的较低水平金属层(例如，铜或铝)和RDL 110的其余部分之间)。这些通孔(如通孔210、212、214)可以由合适的导电材料(如金属(例如，钨、铜)或金属合金)组成，并且可以具有任何合适的形状和大小(例如，水平面积范围为从0.0625平方微米到6400平方微米)。在示例中，钝化层209是平面钝化层，这意味着钝化层209的厚度整体是大致均匀的。如本文所用，基本均匀的厚度是从最厚段到最薄段的厚度变化不超过1微米的厚度。换句话说，在一些示例中，钝化层209的任何部分都不邻接通孔210、212、214中的任何一个通孔的顶表面(例如，邻接半导体管芯108的表面)或底表面(例如，邻接金属层218、220、222的表面)。再换句话说，通孔210、212、214的顶表面和底表面分别与钝化层209的顶表面和底表面大致齐平。如本文所用，术语大致齐平是指在正负1微米的范围内齐平。当钝化层209是平面时，一旦焊球112已经耦合到PCB 102，它就不容易受到来自焊球112的机械应力的影响。钝化层209的区域都没有比钝化层209的任何其他区域显著地承受更多的应力。因此，因为钝化层209在这个意义上是均匀的，所以通孔210、212、214可以根据需要放置在钝化层209中。这与其他CSP形成对比，在这些其他CSP中，钝化层是非平面的，并且在导电端子附近或其上包括凸起段，这些导电端子将RDL的金属层耦合到半导体管芯。在这种CSP中，钝化层的非平面区域容易受到上述机械应力的影响。因此，钝化层的非平面区域和因此与钝化层的这些非平面区域共同定位的导电端子相对远离焊球定位。

在示例中，RDL 110进一步包括邻接钝化层209的各部分的绝缘层216(例如，聚酰亚胺、聚苯并恶唑苯并环丁烯)，并且还包括邻接钝化层209的各部分的金属层218、220、222。RDL 110还包括金属层224(也称为凸块下金属化或UBM)，其可以包括铜、钛、钨和/或镍中的至少一种并且可以具有范围从2000平方微米到62000平方微米的面积。绝缘层216和金属层218、220、222、224被图案化以实现在耦合到金属层224的焊球112和通孔210、212、214之间建立所需连接的拓扑结构。在示例中，金属层218、220、222、224有助于传输电信号，并且如图所示，绝缘层216将金属层218、220、222彼此绝缘。在示例中，金属层218邻接通孔210。在示例中，金属层220邻接通孔212。在示例中，金属层222邻接通孔214。金属层224经由孔口217耦合到金属层218。绝缘层216和金属层218、220、222的物理尺寸(包括各种长度、宽度和厚度)可以根据给定的应用适当地变化。在示例中，金属层218、220、222中的每个金属层由铜或铝组成。

金属层218、224在孔口217处耦合到彼此。因此，孔口217限定了金属层218、224耦合到彼此的接触点。在示例中，孔口217具有小于100微米的最大水平大小。在示例中，孔口217具有小于75微米的最大水平大小。在示例中，孔口217具有小于50微米的最大水平大小。在示例中，孔口217具有小于35微米的最大水平大小。在示例中，孔口217具有小于20微米的最大水平大小。在示例中，孔口217具有小于10微米的最大水平大小。因为较窄的孔口217能够使其他金属层(如金属层220和222)更靠近金属层218放置，所以较窄的孔口217通常能够更高效地使用RDL 110中的空间。较窄的孔口217的另一个益处是，其通过金属层218的小型化实现了设计的灵活性。金属层218的小型化能够设计灵活的几何形状，用于电路(如场效应晶体管)的高电效率。因此，与孔口217更宽的情况相比，RDL 110拓扑结构是更密集的，并且因此更高效的。在图2中，竖直平面200、202、204、205、206、208展示了各种通孔210、212、214与金属层224的竖直对准，这指示RDL 110的密度增加由于相对窄孔口217而成为可能。孔口217越窄，RDL 110的拓扑结构就越高效。然而，减小导体的直径可以降低其电流通过量。因此，使孔口217变窄可以限制通过孔口217的电流流动。电流流动还可以由金属层224和焊球112的接口处的电迁移效应来进行限制，并且这种效应可能比孔口217的大小对电流流动的限制更多，这意味着这些效应是电流流动的瓶颈，而不是孔口217。然而，可能的是，可以将孔口217变窄为孔口217成为对电流流动的主要限制(例如，瓶颈)的程度。因此，在一些示例中，可以基于由上述电迁移效应施加的电流流动限制来选择孔口217的特定最大水平大小。换句话说，对由这些效应和/或由孔口217的最大水平大小引起的对电流流动的限制可以与用孔口217的较小的最大水平大小实现的RDL 110密度和效率的改进相平衡。

在示例中，孔口217的最大水平大小是水平面中任何方向上的最大水平尺寸。例如，如果孔口217具有长圆形形状，则最大水平大小可以指水平面中长圆形的长度。如果孔口217具有矩形(或多边形)形状，则最大水平大小可以指水平面中矩形的长度。类似地，如果孔口217具有圆形形状，则最大水平大小可以指水平面中圆的直径或半径。在示例中，孔口217的最大水平大小是指水平面中的孔口217的总水平面积。因此，例如，如果孔口217是圆形，则总水平面积可以被确定为π与圆形半径的平方的乘积。在一些这样的示例中，孔口217的最大水平面积是32400平方微米。在一些这样的示例中，孔口217的最大水平面积是3000平方微米。在一些这样的示例中，孔口217的最大水平面积是1875平方微米。在一些这样的示例中，孔口217的最大水平面积是750平方微米。在一些这样的示例中，孔口217的最大水平面积是350平方微米。在一些这样的示例中，孔口217的最大水平面积是250平方微米。在一些这样的示例中，孔口217的最大水平面积是80平方微米。在一些这样的示例中，孔口217的最大水平面积是20平方微米。在一些这样的示例中，孔口217的最大水平面积在从20平方微米到32400平方微米的范围内。其他水平面积被考虑并包括在本公开的范围内。

确定最大水平大小的尺寸对RDL 110拓扑结构和密度具有影响。例如，如果孔口217是长度与其宽度不同的矩形，则在不同方向上取向该矩形将导致不同的可能RDL拓扑结构。例如，在第一方向上取向该矩形可以指某些金属层可以靠近孔口217放置，而在第二方向上取向该矩形可以指那些相同的金属层不可以靠近孔口217放置。因此，不仅孔口217的大小而且其形状和取向都可以影响RDL 110的拓扑结构和密度，并且因此是在设计RDL 110时要考虑的相关因素。

其他因素也可以影响电流通过量，如通孔210、212、214的数量和大小(在一些示例中，其可以具有范围从0.25平方微米到4000平方微米的水平横截面尺寸)，以及耦合到焊球112并耦合到半导体管芯108的金属层的数量。因此，孔口217的最大水平大小、形状和取向不仅是设计选择，而是对CSP 106各个方面具有意想不到的影响，包括RDL 110的拓扑结构和密度、焊球112和半导体管芯108之间的电流通过量、通孔210、212、214的数量和大小、各种金属层之间的连接等，其中的每一个都是在确定孔口217的合适的最大水平大小、形状和取向时的考虑。

在操作中，电信号经由导电端子104、焊球112、金属层224、孔口217、金属层218和通孔210在半导体管芯108和PCB 102之间流动。金属层220、222耦合到未明确示出并可以远离焊球112定位的其他焊球。

图3是根据各种示例的包括实现另一种高效RDL拓扑结构的CSP的电子器件的一部分的剖面图。图3的CSP 106实际上与图2的CSP 106相同，除了图3的CSP 106包括其中金属层224通过其耦合到金属层222的孔口219。孔口219由绝缘层216形成，并且孔口219限定其中金属层222、224邻接彼此的接触点。因为金属层224耦合到金属层218、222两者，所以在焊球112和通孔210、214之间建立了连通路径。上面提供的关于孔口217的大小的描述也适用于孔口219。在示例中，孔口217、219具有相同的形状但不同的大小。在示例中，孔口217、219具有不同的形状但相同的大小。在示例中，孔口217、219具有不同的形状和不同的大小。在示例中，孔口217、219具有相同的形状和相同的大小。

图4A至图4I是根据各种示例的不同高效RDL拓扑结构的示意性分层的自下而上的视图。特别地，图4A是图3的结构的自下而上的视图，其中排除了PCB 102、导电端子104和焊球112。如图所示，金属层224分别通过孔口217、219耦合到金属层218、222。图4A示出了存在于金属层224上方的金属层222，但是如在图3中，金属层222、224不耦合到彼此。图4A示出了具有长圆形的水平横截面形状的孔口217、219。如上所描述的，孔口217、219的取向会影响RDL 110的拓扑结构。例如，如果如图4A中所示，孔口217、219被保持相同的大小，但旋转了90度，则可能不再可能将金属层220容纳在其当前位置中，并且因此将相应地调整金属层218、220和/或222的一些或所有方面(例如，位置、形状、取向、大小)。

图4B是实现本文所描述的高效RDL拓扑结构的另一示例CSP的自下而上的视图。图4B示出了分别通过孔口402、404耦合到金属层406、410的金属层400。金属层400、408不耦合到彼此。如在图4A中，孔口402、404的水平横截面形状是长圆形的。

图4C是实现本文所描述的高效RDL拓扑结构的另一示例CSP的自下而上的视图。图4C示出了分别通过孔口414、416耦合到金属层418、422的金属层412。金属层412、420不耦合到彼此。如图4C所示，孔口414、416的水平横截面形状是长圆形的。

图4D是实现本文所描述的高效RDL拓扑结构的另一示例CSP的自下而上的视图。图4D示出了通过孔口426耦合到金属层430的金属层424。金属层424不耦合到金属层428、432。如图4D所示，孔口426的水平横截面形状是长圆形的。

图4E是实现本文所描述的高效RDL拓扑结构的另一示例CSP的自下而上的视图。图4E示出了通过孔口436耦合到金属层440的金属层434。金属层434不耦合到金属层438、442。如图4E所示，孔口436的水平横截面形状是长圆形的。

图4F是实现本文所描述的高效RDL拓扑结构的另一示例CSP的自下而上的视图。图4F示出了通过孔口446耦合到金属层450的金属层444。金属层444不耦合到金属层448、452、454、456或458。如图4F所示，孔口446的水平横截面形状是圆形的。

图4G是实现本文所描述的高效RDL拓扑结构的另一示例CSP的自下而上的视图。图4G示出了通过孔口462耦合到金属层446的金属层460。金属层460不耦合到金属层464。如图4G所示，孔口462的水平横截面形状是椭圆形的。

图4H是实现本文所描述的高效RDL拓扑结构的另一示例CSP的自下而上的视图。图4H示出了分别通过孔口470、472耦合到金属层476、488的金属层468。金属层468不耦合到金属层474、478、480、482、484、486或490。如图4H所示，孔口470、472的水平横截面形状是圆形的。

图4I是实现本文所描述的高效RDL拓扑结构的另一示例CSP的自下而上的视图。图4I示出了分别通过孔口494、496耦合到金属层401、413的金属层492。金属层492不耦合到金属层498、403、405、407、409、411或415。如图4I所示，孔口494、496的水平横截面形状是圆形的。

图5A至图5G是根据各种示例的用于制造实现高效RDL拓扑结构的CSP的技术的工艺流程图。图6是根据各种示例的用于制造实现高效RDL拓扑结构的CSP的方法600的流程图。因此，现在与方法600并行描述图5A至图5G的工艺流程。例如，工艺流程和方法600可以用于形成图2的CSP 106。

方法600开始于提供具有钝化层和钝化层中的通孔的半导体管芯(602)。图5A示出了具有放置在半导体管芯108上的钝化层209的半导体管芯108。钝化层209包括通孔210、212、214。通孔210、212、214可以例如在钝化层209中使用光刻工艺形成孔口而形成，这些孔口被填充有合适的种子层并被电镀以形成通孔210、212、214(例如，使用铜)。

方法600包括沉积种子层，并使用光刻工艺来施加光刻胶层(也称为抗蚀剂层)(604)。图5B示出了种子层500的沉积和抗蚀剂层502的施加。光刻工艺在抗蚀剂层502中形成图案。

方法600包括电镀金属层，并去除抗蚀剂层(606)。图5C示出了电镀的金属层218、220、222，并且抗蚀剂层502(图5B)已经被去除。金属层218邻接通孔210，金属层220邻接通孔212，并且金属层222邻接通孔214。

方法600包括使用光刻来施加绝缘层(608)。图5D示出了已经使用光刻工艺而被图案化的绝缘层216。如图所示，绝缘层216邻接金属层218、220、222以及钝化层209。

方法600包括沉积种子层，并使用光刻来施加抗蚀剂层(610)。图5E示出了种子层504的沉积和抗蚀剂层506的施加。光刻工艺在抗蚀剂层506中形成图案。

方法600包括电镀金属层，并去除抗蚀剂层(612)。图5F示出了使用电镀技术形成的金属层224以及已经去除的抗蚀剂层506(图5E)。如图所示，金属层224通过孔口217邻接金属层218。

方法600包括沉积焊球(614)。图5G示出了已经沉积在金属层224上的焊球112。焊球112可以用于将图5G的示例CSP 106耦合到任何合适的电子器件，如PCB。

在整个说明书中使用了术语“耦合”。该术语可以涵盖实现与本说明书的描述一致的功能关系的连接、连通或信号路径。例如，如果器件A生成信号以控制器件B执行动作，则在第一示例中，器件A耦合到器件B；或者在第二示例中，如果中间部件C基本不改变器件A和器件B之间的功能关系，使得器件B经由器件A生成的控制信号由器件A控制，则器件A通过中间部件C耦合到器件B。“被配置为”执行任务或功能的A器件可以在制造时由制造商配置(例如，编程和/或硬连线)，以执行该功能，并且/或者可以由使用者在制造之后可配置(或可重新配置)，以执行该功能和/或其他附加或替代功能。该配置可以是通过该器件的固件和/或软件编程、通过该器件的硬件部件和互连的构造和/或布局、或其组合。此外，在本文被描述为包括某些部件的电路或器件可以代替地适于耦合到那些部件，以形成所描述的电路或器件。例如，描述为包括一个或多个半导体元件(如晶体管)、一个或多个无源元件(如电阻器、电容器和/或电感器)和/或一个或多个源(如电压源和/或电流源)的结构可以代替地仅包括单个物理器件(例如，半导体管芯和/或集成电路(IC)封装)内的半导体元件，并且可以适于耦合到无源元件和/或源中的至少一些，以例如由最终用户和/或第三方在制造时或在制造后形成所描述的结构。除非另有说明，在某个值之前的“大约”、“大致”或“基本上”是指所陈述的值的+/-10％。在所描述的示例中，修改是可能的，并且在权利要求的范围内，其他示例是可能的。