具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，例如：本领域技术人员可以借鉴本申请内容，适当改进工艺参数得到的实施例，特别需要指出的是，所有类似的替换和改动对本领域技术人员来说是显而易见的，它们都被视为包括在本发明，都属于本申请保护的范围。

发明人发现，半导体芯片随着超薄、超小化趋势的发展，应力对于芯片的特征和可靠性的影响已经不容忽视。由于应力的存在，在受到外界作用后，会诱使应力释放，可能会导致芯片上在应力残留位置开裂，这将会影响芯片的可靠性，不利于器件应用。又由于残留应力的存在，芯片在室温时会有较长时间的应力释放或者高温时出现短时间内残留应力释放的过程，同时芯片局部存在位置强度差，芯片就会在应力残留位置产生翘曲或者变形，影响芯片的性能。

基于上述技术问题，本申请实施例提供了一种半导体芯片，能有效改善应力，以及提高芯片的可靠性。

如图1所示，本申请实施例提供的半导体芯片包括：晶圆101、层间介质102、缓冲层103和金属层104；

晶圆101的顶部淀积有层间介质102；层间介质102的顶部淀积有缓冲层103；缓冲层103的顶部镀有金属层104。

其中，晶圆101是指制作硅半导体电路所用的硅晶片，其原始材料是硅。高纯度的多晶硅溶解后掺入硅晶体晶种，然后慢慢拉出，形成圆柱形的单晶硅，亦称为硅晶棒。硅晶棒再经过研磨，抛光，切片后，形成晶圆。如图1所示的晶圆101主要包括：外延层1011、多晶硅1012和氧化层1013。

此外，还需要说明的是，制作不同的半导体芯片，晶圆的结构可能会有一定的差异，本申请实施例中，图1所示的晶圆仅为一种可能的实施例。在实际应用中，晶圆的结构也可以是其他结构，而由于晶圆的具体结构并不作为本申请实施例的主要改进点，这里不做过多展开性描述。

层间介质102(Inter-Level Dielectric，缩写为ILD)，是不同的金属层之间的电绝缘层，充当两层导电金属或者相邻金属线条之间的隔离膜。在具体实现时，层间介质(ILD)可以采用硼磷硅玻璃(Boro-phospho-silicate Glass，BPSG)实现。

缓冲层103，在具体实现时，可以利用硅的氧化物实现，例如：二氧化硅。

金属层104采用导电金属制成，例如：铝铜合金等。

在本申请实施例中，在金属层和层间介质之间淀积了缓冲层，能够减小芯片自身的应力，降低芯片因应力造成的不良率，提高芯片的可靠性，提高芯片制造良率，降低制造成本。

在本申请的一个具体实施例中，将硼磷硅玻璃层作为层间介质，将二氧化硅层作为缓冲层，将铝铜合金层作为金属层，则本申请实施例提供的半导体芯片包括：晶圆、硼磷硅玻璃层、二氧化硅层和铝铜合金层；

其中，晶圆的顶部淀积有硼磷硅玻璃层，在硼磷硅玻璃层的顶部淀积有二氧化硅层；二氧化硅层的顶部镀有铝铜合金层。

在本申请实施例中，在铝铜合金层和硼磷硅玻璃之间淀积了二氧化硅层，其中，二氧化硅层起到缓冲的作用，能够减小芯片自身的应力，降低芯片因应力造成的不良率，提高芯片的可靠性，提高芯片制造良率，降低制造成本。

如图1所示，在本申请的一个具体实施例中，缓冲层103中刻蚀有第一过孔1031；层间介质102中刻蚀有第二过孔1021，而且，第一过孔1031和第二过孔1021相互对准；在具体实现时，第一过孔1031和第二过孔1021的孔径的直径相同。

在本申请实施例中，缓冲层103中的第一过孔1031在刻蚀时，能够起到自对准的作用，从制作工艺角度讲，能够以第一过孔1031为准，直接在层间介质102中刻蚀第二过孔1021。

在本申请实施例中，第一过孔的设置能够在刻蚀时，有效防止层间介质的其他位置被刻蚀，提高孔刻蚀的精度，有利于第二过孔的形成，工艺更加简单，且刻蚀效果好。

在本申请的一个具体实施例中，金属层104部分填充到第一过孔1031和第二过孔1021。

由于芯片过孔位置的应力较大，在实际应用中容易损伤，通过在层间介质和金属层之间加上缓冲层，能够改善过孔处的应力，很大程度上能够改善芯片的可靠性。

在本申请的一个具体实施例中，第一过孔1031和第二过孔1021的孔径相同，直径均为5～10微米。

在实际应用过程中，第一过孔和第二过孔的直径大小可以根据需要确定，但为了保证芯片的可靠性，第一过孔和第二过孔的直径不宜过大，对于第一过孔的直径和第二过孔的直接可以选取5～10微米中的任意一个值。例如：在一个具体实施例中，第一过孔1031和第二过孔1021的孔径相同，直径均为5微米。在一个具体实施例中，第一过孔1031和第二过孔1021的孔径相同，直径均为7微米。在一个具体实施例中，第一过孔1031和第二过孔1021的孔径相同，直径均为8微米。在一个具体实施例中，第一过孔1031和第二过孔1021的孔径相同，直径均为10微米。

此外，本申请实施例还提供了一种半导体芯片的制作方法，如图2所示，主要包括如下步骤：

步骤201，在晶圆上淀积层间介质；

在具体实现时，通过气体物质的化学反应，利用化学气相淀积方法，在晶圆上淀积层间介质。在具体实现时，可以通过硅烷SiH₄的化学反应，在晶圆上淀积一层层间介质，具体的，可以通过化学气相淀积(Chemical Vapor Deposition，CVD)的方式在晶圆上淀积一层层间介质，CVD化学气相淀积具有共性覆盖的特点，各个位置处淀积的薄膜厚度均相同。在晶圆上淀积层间介质后，对层间介质进行平坦化，可以释放部分应力。

其中，晶圆是指制作硅半导体电路所用的硅晶片，其原始材料是硅。高纯度的多晶硅溶解后掺入硅晶体晶种，然后慢慢拉出，形成圆柱形的单晶硅，亦称为硅晶棒。硅晶棒再经过研磨，抛光，切片后，形成晶圆。如图1所示的晶圆101主要包括：外延层1011、多晶硅1012和氧化层1013。

此外，还需要说明的是，制作不同的半导体芯片，晶圆的结构可能会有一定的差异，本申请实施例中，图1所示的晶圆仅为一种可能的实施例。在实际应用中，晶圆的结构也可以是其他结构，而由于晶圆的具体结构并不作为本申请实施例的主要改进点，这里不做过多展开性描述。

层间介质(Inter-Level Dielectric，缩写为ILD)，是不同的金属层之间的电绝缘层，充当两层导电金属或者相邻金属线条之间的隔离膜。在具体实现时，层间介质(ILD)可以采用硼磷硅玻璃(Boro-phospho-silicate Glass，BPSG)实现。

步骤202，在层间介质上淀积缓冲层；

在具体实现时，同样可以利用化学气相淀积(Chemical Vapor Deposition，CVD)的方式在平坦化后的层间介质上淀积缓冲层。在具体实现时，可以根据需要选择淀积设备，对于步骤201中，在晶圆上淀积层间介质时，以及在步骤202中，在层间介质上淀积缓冲层时，可以采用相同的淀积设备，也可以采用不同的淀积设备。在本申请实施例中，为了降低整个工艺实现时设备的复杂度，在晶圆上淀积层间介质以及在层间介质上淀积缓冲层时，采用相同的淀积设备。其中，缓冲层，在具体实现时，可以利用硅的氧化物实现，例如：二氧化硅。

步骤203，在缓冲层淀积后，对缓冲层进行孔刻蚀，以及对层间介质进行孔刻蚀；

在缓冲层淀积后，在缓冲层上涂上光刻胶，对光刻胶进行曝光，曝光后洗去光刻胶，在缓冲层中刻蚀直径为5～10微米的第一过孔。其中，在洗去光刻胶时，可以采用硫酸和双氧水，或者，有机溶剂洗去光刻胶。之后，在层间介质中刻蚀第二过孔，而且，第一过孔和第二过孔相互对准，在具体实现时，在缓冲层中刻蚀的第一过孔以及在层间介质中刻蚀的第二过孔的孔径的直径相同。

在本申请的一个具体实施例中，第一过孔和第二过孔的孔径相同，直径均为5～10微米。

在实际应用过程中，第一过孔和第二过孔的直径大小可以根据需要确定，但为了保证芯片的可靠性，第一过孔和第二过孔的直径不宜过大，对于第一过孔的直径和第二过孔的直接可以选取5～10微米中的任意一个值。例如：在一个具体实施例中，第一过孔和第二过孔的孔径相同，直径均为5微米。在一个具体实施例中，第一过孔和第二过孔的孔径相同，直径均为7微米。在一个具体实施例中，第一过孔和第二过孔的孔径相同，直径均为8微米。在一个具体实施例中，第一过孔和第二过孔的孔径相同，直径均为10微米。

在本申请实施例中，缓冲层孔刻蚀完成后，此时，缓冲层具有自对准的作用，从制作工艺角度讲，能够以第一过孔为准，可以直接对层间介质进行孔刻蚀。在本申请实施例中，第一过孔的设置能够在刻蚀时，有效防止层间介质的其他位置被刻蚀，提高孔刻蚀的精度，有利于第二过孔的形成，工艺更加简单，且刻蚀效果好。

步骤204，待层间介质进行孔刻蚀后，在缓冲层的顶部镀设金属层。

孔刻蚀完成后，进行金属层的制作，在孔刻蚀后的缓冲层的顶部填充金属层。由于在缓冲层中刻蚀有第一过孔，在层间介质中刻蚀有第二过孔，在缓冲层的顶部填充金属层时，由于第一过孔和第二过孔的存在，金属层部分填充入到第一过孔和第二过孔，不仅能够通过金属层实现电连接，还可以改善第一过孔和第二过孔处的应力，提高芯片的可靠性。在具体实现时，金属层采用导电金属制成，例如：铝铜合金等。

在本申请实施例中，在金属层和层间介质之间淀积了缓冲层，能够减小芯片自身的应力，降低芯片因应力造成的不良率，提高芯片的可靠性，提高芯片制造良率，降低制造成本。

为了进一步详细说明本申请实施例提供的半导体芯片的制作方法，结合图3到图7对本申请实施例提供的半导体芯片的制作方法做进一步详细说明。

如图3所示，在晶圆101的顶部淀积一层层间介质102，并进行平坦化处理。

在具体实现时，通过气体物质的化学反应，利用化学气相淀积方法，在晶圆101上淀积层间介质102。在具体实现时，可以通过硅烷SiH₄的化学反应，在晶圆101上淀积一层层间介质102，具体的，可以通过化学气相淀积(Chemical Vapor Deposition，CVD)的方式在晶圆101上淀积一层层间介质102，CVD化学气相淀积具有共性覆盖的特点，各个位置处淀积的薄膜厚度均相同。在晶圆101上淀积层间介质102后，对层间介质102进行平坦化，可以释放部分应力。

其中，晶圆101是指制作硅半导体电路所用的硅晶片，其原始材料是硅。高纯度的多晶硅溶解后掺入硅晶体晶种，然后慢慢拉出，形成圆柱形的单晶硅，亦称为硅晶棒。硅晶棒再经过研磨，抛光，切片后，形成晶圆。如图1所示的晶圆101主要包括：外延层1011、多晶硅1012和氧化层1013。

这里需要说明的是，制作不同的半导体芯片，晶圆的结构可能会有一定的差异，本申请实施例中，图1所示的晶圆仅为一种可能的实施例。在实际应用中，晶圆的结构也可以是其他结构，而由于晶圆的具体结构并不作为本申请实施例的主要改进点，这里不做过多展开性描述。

层间介质102(Inter-Level Dielectric，缩写为ILD)，是不同的金属层之间的电绝缘层，充当两层导电金属或者相邻金属线条之间的隔离膜。在具体实现时，层间介质可以采用硼磷硅玻璃(Boro-phospho-silicate Glass，BPSG)实现。

如图4所示，在平坦化出后的层间介质102上淀积一层缓冲层103。

缓冲层103，在具体实现时，可以利用硅的氧化物实现，例如：二氧化硅。由于芯片过孔位置的应力较大，在实际应用中容易损伤，通过在层间介质和金属层之间加上缓冲层，能够改善过孔处的应力，很大程度上能够改善芯片的可靠性。

在具体实现时，同样可以利用化学气相淀积(Chemical Vapor Deposition，CVD)的方式在平坦化后的层间介质102上淀积缓冲层103。在具体实现时，可以根据需要选择淀积设备，对于在晶圆101上淀积层间介质102时，以及在层间介质102上淀积缓冲层103时，可以采用相同的淀积设备，也可以采用不同的淀积设备。在本申请实施例中，为了降低整个工艺实现时设备的复杂度，在晶圆101上淀积层间介质102以及在层间介质102上淀积缓冲层103时，可以采用相同的淀积设备。

如图5所示，对缓冲层103进行孔刻蚀。

在缓冲层淀积后，在缓冲层上涂上光刻胶，对光刻胶进行曝光，曝光后洗去光刻胶，在缓冲层中刻蚀直径为5～10微米的第一过孔。其中，在洗去光刻胶时，可以采用硫酸和双氧水，洗去光刻胶。

如图6所示，缓冲层103孔刻蚀完成后，对层间介质102进行孔刻蚀。

在缓冲层103中刻蚀第一过孔后，在层间介质102中刻蚀第二过孔，而且，第一过孔和第二过孔相互对准，在具体实现时，在缓冲层103中刻蚀的第一过孔以及在层间介质102中刻蚀的第二过孔的孔径的直径相同。

在本申请实施例中，缓冲层孔刻蚀完成后，此时，缓冲层具有自对准的作用，可以直接对层间介质进行孔刻蚀，在刻蚀时，有效防止层间介质的其他位置被刻蚀，提高孔刻蚀的精度，有利于第二过孔的形成，工艺更加简单，且刻蚀效果好。

在具体实现时，如图1所示，在缓冲层103中刻蚀第一过孔1031；在层间介质102中刻蚀第二过孔1021，而且，第一过孔1031和第二过孔1021相互对准。

在一个具体实施例中，第一过孔1031和第二过孔1021的孔径相同，直径均为5～10微米。例如：在一个具体实施例中，第一过孔1031和第二过孔1021的孔径相同，直径均为5微米。在一个具体实施例中，第一过孔1031和第二过孔1021的孔径相同，直径均为7微米。在一个具体实施例中，第一过孔1031和第二过孔1021的孔径相同，直径均为8微米。在一个具体实施例中，第一过孔1031和第二过孔1021的孔径相同，直径均为10微米。

在实际应用过程中，第一过孔1031和第二过孔1021的直径大小可以根据需要确定，但为了保证芯片的可靠性，第一过孔和第二过孔的直径不宜过大，对于第一过孔的直径和第二过孔的直接可以选取5～10微米中的任意一个值。

图7所示，对缓冲层103和层间介质102的孔刻蚀完成后，进行金属层104的制作，填充金属时，由于第一过孔和第二过孔的存在，填充的金属部分流入第一过孔1031和第二过孔1032。金属层采用导电金属制成，例如：铝铜合金等。

在本申请实施例中，在金属层和层间介质之间淀积了缓冲层，能够减小芯片自身的应力，降低芯片因应力造成的不良率，提高芯片的可靠性，提高芯片制造良率，降低制造成本。

为了更加清楚的说明本申请实施例提供的半导体芯片的制作方法，下面结合本申请实施例提供的一种半导体芯片做进一步说明。

在本申请实施例中，将硼磷硅玻璃层作为层间介质，将二氧化硅层作为缓冲层，将铝铜合金层作为金属层，则本申请实施例提供的半导体芯片包括：晶圆、硼磷硅玻璃层、二氧化硅层和铝铜合金层；晶圆的顶部淀积有硼磷硅玻璃层，在硼磷硅玻璃层的顶部淀积有二氧化硅层；二氧化硅层的顶部镀有铝铜合金层。

对于该种半导体芯片，本申请实施例提供的半导体芯片的制作方法包括：

在晶圆上淀积硼磷硅玻璃层，并对硼磷硅玻璃层进行平坦化；

在平坦化后的硼磷硅玻璃层上淀积二氧化硅层；

在二氧化硅层淀积后，对二氧化硅层进行孔刻蚀，以及对硼磷硅玻璃层进行孔刻蚀；

待硼磷硅玻璃层进行孔刻蚀后，在二氧化硅层的顶部镀设铝铜合金层。

其中，如图1所示的晶圆101主要包括：外延层1011、多晶硅1012和氧化层1013。此外，还需要说明的是，本申请实施例中，图1所示的晶圆仅为一种可能的实施例，在实际应用中，晶圆的结构也可以是其他结构。在二氧化硅层淀积后，对二氧化硅层进行孔刻蚀，以及对硼磷硅玻璃层进行孔刻蚀，具体包括：在二氧化硅层淀积后，在二氧化硅层上涂上光刻胶，对光刻胶进行曝光，曝光后洗去光刻胶，在二氧化硅层中刻蚀直径为5～10微米的第一过孔。其中，在洗去光刻胶时，可以采用硫酸和双氧水，或者，有机溶剂洗去光刻胶。在硼磷硅玻璃层中刻蚀直径为5～10微米的第二过孔；且第二过孔和第一过孔相互对准。在具体实现时，第一过孔和第二过孔的直径相同。二氧化硅层上的第一过孔在刻蚀时，能够起到自对准的作用，从制作工艺角度讲，能够以第一过孔为准，直接在硼磷硅玻璃层中刻蚀第二过孔。

在实际应用过程中，第一过孔第二过孔的直径大小可以根据需要确定，但为了保证芯片的可靠性，第一过孔和第二过孔的直径不宜过大，对于第一过孔的直径和第二过孔的直接可以选取5～10微米中的任意一个值。

在本申请实施例中，第一过孔的设置能够在刻蚀时，有效防止层间介质的其他位置被刻蚀，提高孔刻蚀的精度，有利于第二过孔的形成，工艺更加简单，且刻蚀效果好。

在本申请实施例中，在铝铜合金层和硼磷硅玻璃层之间加入了二氧化硅层作为缓冲，能够减小芯片自身的应力，降低芯片因应力造成的不良率，提高芯片的可靠性，提高芯片制造良率，降低制造成本。

综上所述，本发明所述半导体芯片的结构和制作方法都已经通过较佳实施例进行了描述，相关人员明显能在不脱离本发明内容、精神和范围内对本文所述工艺和产品进行改动或适当变更与组合，来实现和应用本发明技术。显然，本申请具体实施方式部分所描述的实施例是本申请的一部分实施例，而不是全部的实施例。

需要说明的是，在本文中，诸如“第一”和“第二”、“步骤101”和“步骤102”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。