具体实施方式

为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。

本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。

如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。

在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。

另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。

再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。

在电路的层堆叠技术应用中，参见图1A和图1B，通常在芯片13上的下介电层10【例如，聚酰胺(PA)】的通孔(暴露接垫15)中镀种子层17和金属层12，再覆盖上介电层14【例如，聚酰亚胺(PI)或二氧化硅】，由于金属层12通常高于下介电层10，因此会使上介电层14产生突出表面，为了堆叠下一层电路，如图1C所示，会使用平坦化工艺11以去除突出表面。通常平坦化是借由化学机械抛光(CMP)工艺完成，然而CMP工艺时使用研磨材料(例如研磨轮或纱布)以及介质材料(例如研磨浆料)，会使得研磨后在研磨表面留下微刮痕16或是造成金属层12与上介电层14接面之间的裂纹18，因此研磨物容易残留于堆叠件内部，所以在后续制程中必须再使用其他材料清除残留物，若残留物无法被完全去除而残留于产品上，会直接冲击产品的可靠度。

下面参见附图，对本申请的线路结构及其形成方法作具体阐述。

参见图2，在半导体器件200上形成第一介电层202，在实施例中，第一介电层202是隔离层，半导体器件200是芯片、晶圆或核层(PNL)。在第一介电层202中形成暴露半导体器件200的第一接垫204的第一开口26。

参见图3，在第一开口26中和第一介电层202上形成第一种子层30，在实施例中，使用物理沉积工艺(PVD)形成第一种子层30。

参见图4，在第一种子层30上形成第一掩模层40，在实施例中，第一掩模层40可以包括光致抗蚀剂(PR)材料，并实施第一曝光工艺41固化第一掩模层40。

参见图5，图案化第一掩模层40以暴露第一种子层30。并在暴露的第一种子层30上形成第一金属层50。

参见图6，图6的上半张图为俯视图，下半张图为截面图，去除图案化的第一掩模层40，并使用第一金属层50作为掩模通过第一蚀刻工艺61去除部分的第一种子层30。在实施例中，第一蚀刻工艺61是化学蚀刻。

参见图7，在第一金属层50和第一介电层202上形成第二介电层70，第二介电层70填充第一开口26的剩余空间，即形成在第一金属层50、第一种子层30与第一开口26的侧壁之间，第二介电层70的位于第一开口70的内壁和第一金属层50之间的部分的顶面处具有缺口72。

参见图8，在第二介电层70上形成中间掩模层80，中间掩模层80也形成在缺口72中。在实施例中中间掩模层80可以包括光致抗蚀剂(PR)材料，并实施第二曝光工艺81固化中间掩模层80。

参见图9，图案化中间掩模层80以形成暴露缺口72的第四开口92，并且在第四开口92旁也形成暴露第二介电层70的部分的第三开口90，执行第二蚀刻工艺去除由第四开口92、第三开口90暴露的部分第二介电层70。在实施例中，第二蚀刻工艺91是例如使用蚀刻气体的干蚀刻工艺。

参见图10，在第二蚀刻工艺91后，第二介电层70保留在第一开口26的侧壁和第一种子层30、第一金属层50之间，并且第二介电层70在第一开口26中形成第二开口104。由缺口72导致形成的第二缺口102保留在第二介电层70的位于第一开口26的侧壁和第一种子层30、第一金属层50之间的部分的顶面处。在第二介电层70上形成第二种子层100，第二种子层100形成在第二缺口102中。

参见图11，在第二种子层100上形成第二掩模层110，在实施例中，第二掩模层110可以包括光致抗蚀剂(PR)材料，并实施第三曝光工艺111固化第二掩模层110。

参见图12，图案化第二掩模层110，以暴露位于第二开口104以及第三开口90中的第二种子层100，并在暴露的第二种子层100上形成第二金属层120。

参见图13，图13的上半张图为俯视图，下半张图为截面图，去除图案化的第二掩模层110，并使用第二金属层120作为掩模通过第三蚀刻工艺131去除部分的第二种子层100。在实施例中，第三蚀刻工艺131是化学蚀刻。

参见图14，在第二金属层120上形成第三介电层140，第三介电层140形成在第二金属层120的侧壁与第二开口104的内壁之间。第三介电层140还形成在第二缺口102中。

参见图15，重复进行以上步骤，形成第三介电层140中的第五开口150、位于第五开口150中的第三种子层152、第三金属层154、以及位于第三种子层152和第三金属层154与第五开口150的内壁之间的第四介电层156，第四介电层156还形成在第三介电层140上。形成位于第四介电层156上的第三掩模层158，在实施例中，第三掩模层158可以包括光致抗蚀剂(PR)材料，并实施第四曝光工艺151固化第三掩模层158。

参见图16，图案化第三掩模层158以形成暴露位于之前形成的金属层上方的第四介电层156的部分的第六开口160，执行第四蚀刻工艺161去除由第六开口160暴露的部分第四介电层156。在实施例中，第四蚀刻工艺161是例如使用蚀刻气体的干蚀刻工艺。

参见图17，去除剩余的第三掩模层158，并在第六开口160中和第四介电层156上形成第四种子层170。

参见图18，形成位于第四介电层156上的第四掩模层180，在实施例中，第四掩模层180可以包括光致抗蚀剂(PR)材料，并实施第五曝光工艺181固化第四掩模层180。

参见图19，图案化第四掩模层180以形成第七开口190，第七开口190位于之前形成的各金属层的上方并且第七开口190暴露第四种子层170的部分，在暴露的第四种子层170上形成第四金属层192。

参见图20，图20的上半张图为俯视图，下半张图为截面图，去除图案化的第四掩模层180，并使用第四金属层192作为掩模通过第五蚀刻工艺201去除部分的第四种子层170。在实施例中，第五蚀刻工艺201是化学蚀刻。

参见图21，在第四金属层192上和第四介电层156上形成第五介电层210，第五介电层210还形成在第七开口190的剩余空间内。芯片212形成在第五介电层210上并且电连接至下方的第四金属层192。至此，本申请的线路结构2100，本申请的线路结构2100不限制于形成至图21，本申请的线路结构2100可以是截止在图21之前的步骤所示出的线路结构。

本申请的线路结构具有特殊的材料结构，例如，纳米孪晶、纳米晶和一般结晶材料，各层金属层可以例如是铜、银、金、镍、铝等。

本申请的线路结构制造成本低，并且由于不必要进行CMP或机械研磨工艺而在导线周围没有缺陷(例如微划痕、副产品和/或微裂纹)产生。

本申请的线路结构在金属层(例如，通孔、线对孔、线对线)之间设置了种子层作为阻挡层(例如，Ti、Ni、W合金)避免了热和/或电扩散问题。

在一些实施例中，第二介电层70和第三介电层140是不同的材料并且是成对设置的。在实施例中，第二介电层70是有源材料，第三介电层140是无源材料。在其他实施例中，第二介电层70是无源材料，第三介电层140是有源材料。

在一些实施例中，第四介电层156和第五介电层210是不同的材料并且是成对设置的。在实施例中，第四介电层156是有源材料，第五介电层210是无源材料。在其他实施例中，第四介电层156是无源材料，第五介电层210是有源材料。

成对设置的有机介电层和无机介电层提供最佳的应力平衡，有效解决翘曲的问题。本申请也增强了各介电层的加工性和填充能力。对于成对设置的有机介电层和无机介电层，为了将翘曲最小化，两层之间的应力满足以下式子σ1＝σ2(σ1＝E1·t1·CTE1·ΔT,σ2＝E2·t2·CTE2·ΔT)，其中σ1表示第一层的应力，σ2表示第二层的应力，E1表示第一层材料的弹性模量，CTE1表示第一层的热膨胀系数，CTE2表示第二层的热膨胀系数，ΔT表示两层之间的温度差。因此，两层之间的厚度满足以下关系式：t2/t1＝E2·CTE2/E1·CTE1。在一些实施例中，无机材料可以是硅、玻璃、陶瓷、氧化物(例如，SiOx、TaOx)、氮化物(例如，SiNx)，有机材料可以是聚酰亚胺(polyimide，PI)、环氧树脂(epoxy)、聚苯并恶唑(PBO)、阻燃4级材料(FR4)、半固化树脂(prepreg，PP)、味之素堆积膜(Ajinomotobuild-up film，ABF)，双马来酰亚胺三嗪树脂(BT)。

在一些实施例中，本申请的金属层的材料为铜、金、铝、银、铂、或钯，本申请的种子层的材料为Ni、Ti、W及其合金，本申请的芯片的接垫的金属材料为铜、金、铝、银、铂、或钯。

图22示出了本申请的线路结构的不同实施例，其中，在芯片200与第一介电层之间还形成有隔离层220，并且在芯片200与隔离层220之间还形成有嵌入式导线222。

图23A和图23B示出了本申请的上下相邻的任意两层金属层在俯视图中的形状。例如，在实施例中，如图23A所示，第一金属层50形成为通孔，第二金属层120形成为导线。在实施例中，如图23B所示，第一金属层50形成为导线，第二金属层120形成为导线。

图24示出了本申请的线路结构的不同实施例，其中，上半张图是沿下半张图的AA’线截取的俯视图，其中本申请的第一金属层50形成为两个通孔。

图25示出了本申请的线路结构的不同实施例，其中，上半张图是沿下半张图的AA’线截取的俯视图，其中本申请的第一金属层50形成为一个通孔及两条导线。

在一些实施例中，本申请的芯片200也可以替换为有机衬底。在一些实施例中，如图26所示，芯片200也可以替换为与接垫204接触的连接件260。

本申请的线路结构的制作避免了研磨带来的缺陷，因而各层之间的界面均是精加工表面，提供了良好的混合粘合界面，本申请的各金属层可以是通过物理气相沉积(PVD)形成的，PVD工艺形成的金属层适用于对PR进行光刻所形成的平直且粗糙度较小的侧壁表面。由于PVD工艺形成的金属层贴合性较强，金属层与形成在金属层上的介电层之间具有良好的粘合性。本申请在镀金属层时使金属层不具有突出结构，因此覆盖第二层介电层时不会造成突出表面，以避免平坦化工艺。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。