具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

如图1和图2所示，本实施例提供一种芯片封装结构，包括芯片埋入基层1和埋入芯片2。芯片埋入基层1的表面设置有凸起于芯片埋入基层1的表面的芯片定位结构。芯片定位结构定义一芯片埋入区(图1中埋入芯片2所覆盖的位置)，芯片埋入区的尺寸适于埋入芯片2嵌入。埋入芯片2贴装于芯片埋入基层1的芯片埋入区，埋入芯片2的侧部被定位结构贴合限位。

本发明提供的芯片封装结构，通过在芯片埋入基层表面设置芯片定位结构，芯片定位结构定义芯片埋入区，埋入芯片贴装于芯片埋入区且侧壁被芯片定位结构贴合限位的设置，使得埋入芯片的位移影响由“开槽精度”转变为“定位结构形成精度”，定位结构的形成可以通过选择比现有技术的开槽精度更高的工艺实现。

具体的，芯片定位结构为金属结构。芯片定位结构为金属结构，则可以通过光刻后图形电镀的方式形成，光刻后图形电镀金属的加成方法相比蚀刻介质层开槽的减成方法或介质层激光开槽的方法可以实现更高的精度，埋入芯片可能发生的位移能够得到有效减少。对于通常的蚀刻介质层开槽或介质层激光开槽的方法，埋入芯片的位移大约在十几微米到几十微米，而本实施例的芯片封装结构，可以通过光刻后电镀金属的方法形成芯片定位结构，芯片埋入芯片定位结构定义的芯片埋入区，埋入芯片的位移可以控制在10微米以下。

具体的，芯片埋入基层1为金属结构。埋入芯片的底部的芯片埋入基层1为金属层，可以有更好的散热功能及信号的传输能力。

在本发明的一些实施例中，芯片定位结构可以为多个，全部芯片定位结构共同定义芯片埋入区。

本发明提供的芯片封装结构，通过多个芯片定位结构共同定义芯片埋入区，可实现相对少的用料实现芯片埋入区的定义，节约结构空间。同时芯片定位结构体积或占位相比全包围式的结构有所减少，可相应使得封装结构内其他结构或器件的设置更加自由，便于封装结构的设计。

在本发明的一些实施例中，芯片定位结构为四个，分为两个平行设置的第一芯片定位凸台11和两个平行设置的第二芯片定位凸台12，两个第一芯片定位凸台11的平行线垂直于两个第二芯片定位凸台12的平行线。通过四个定位凸台在两个方向上对埋入芯片进行限位，可实现更精确的定位。

在本发明的一些实施例中，相邻的第一芯片定位凸台和第二芯片定位凸台组成一组边角芯片定位凸台，两组边角芯片定位凸台成对角设置。通过这样设置，可仅在对角位置设置两组芯片定位结构，以尽量小的占位实现对芯片的定位，可节约大量设计空间。

在本发明的一些实施例中，每组边角芯片定位凸台中，第一芯片定位凸台和第二芯片定位凸台之间存在间隙。即，形成的边角芯片定位凸台为不连续的图形，不连续图形便于闪蚀药水交换以及压合时介质层流动。

在本发明的一些实施例中，定位结构的高度小于或等于埋入芯片高度的一半。进一步的，定位结构的高度可以为5μm-8μm。定位结构的高度小于或等于埋入芯片高度的一半，可以在定位结构形成的工艺中，保证足够的工艺稳定性，并且形成的保护结构稳定性好，结合力强。

实施例2

本发明还提供一种如实施例1的芯片封装结构的制造方法，参见图1、图2、图5、图6和图8。主要包括以下步骤：

在芯片埋入基层1表面形成凸起于芯片埋入基层表面的芯片定位结构，芯片定位结构定义一芯片埋入区，芯片埋入区的尺寸适于埋入芯片嵌入；

将埋入芯片2贴装至芯片埋入区的芯片埋入基层1表面，埋入芯片2的侧部被定位结构贴合限位。

在图1、图2、图5、图6和图8所示的步骤中，两个第一芯片定位凸台11和两个第二芯片定位凸台12共同定义一芯片埋入区，埋入芯片2贴装至芯片埋入区的芯片埋入基层1表面，埋入芯片2的侧部被第一芯片定位凸台11和第二芯片定位凸台12贴合限位。

本发明提供的芯片封装结构制造方法，通过在芯片埋入基层表面形成凸起于芯片埋入基层表面的芯片定位结构，芯片定位结构定义一芯片埋入区，芯片埋入区的尺寸适于埋入芯片嵌入；将埋入芯片贴装至芯片埋入区的芯片埋入基层表面，埋入芯片的侧部被定位结构贴合限位的步骤，可制造如上的芯片封装结构，埋入芯片的位移影响由“开槽精度”转变为“定位结构形成精度”，定位结构的形成可以通过选择比现有技术的开槽蚀刻精度更高的工艺实现，如此可实现更小的芯片位移。通常的蚀刻介质层开槽或介质层激光开槽的方法，埋入芯片的位移大约在十几微米到几十微米，而本发明的芯片封装结构，埋入芯片的位移可以控制在10微米以下。

进一步的，上述在芯片埋入基层表面形成凸起于芯片埋入基层表面的芯片定位结构的步骤为：

在芯片埋入基层上光刻形成芯片定位结构预设位置图形，之后在芯片定位结构预设位置图形处电镀形成芯片定位结构。

本实施例提供的芯片封装结构制造方法，芯片定位结构可以通过光刻后图形电镀形成，光刻后图形电镀金属的加成方法相比蚀刻介质层开槽的减成方法或介质层激光开槽的方法可以实现更高的精度，埋入芯片可能发生的位移能够得到有效减少。

进一步的，上述形成芯片定位结构预设位置图形的步骤中，形成的芯片定位结构预设位置图形包括两个平行设置的第一芯片定位凸台预设位置图形和两个平行设置的第二芯片定位凸台预设位置图形，两个第一芯片定位凸台预设位置图形的平行线垂直于两个第二芯片定位凸台预设位置图形的平行线。如此，可以使得最终形成的芯片定位结构可以形成两个平行的第一芯片定位凸台和两个平行的第二芯片定位凸台，从而可以通过四个定位凸台在两个方向上对埋入芯片进行限位，可实现更精确的定位。

进一步的，芯片定位结构预设位置图形可仅在对角位置设置两组芯片定位结构预设位置图形，从而仅在对角位置形成两组芯片定位结构，以尽量小的占位实现对芯片的定位，可节约大量设计空间。

进一步的，相邻的第一芯片定位凸台预设位置图形和第二芯片定位凸台预设位置图形可构成两个不连续的边角芯片定位凸台预设位置图形，使得最终形成的芯片定位结构可以形成两个不连续的边角芯片定位凸台预设位置图形，不连续图形便于闪蚀药水交换以及压合时介质层流动。

实施例3

本实施例还提供一种半导体器件，包含如上述实施例1的芯片封装结构。

参考图11，该半导体器件包括芯板4、贯穿芯板4的通孔5、芯板4表面的内层线路7、覆盖芯板4并暴露内层线路7的内层填充介质层6、内层线路7上的次外层线路8，以及内层填充介质层6上的如实施例1中的芯片封装结构。

内层填充介质层6上形成有埋入芯片封装单元的芯片埋入基层1，芯片埋入基层1为金属层，芯片埋入基层1上形成有芯片定位结构，芯片定位结构分为两个第一芯片定位凸台11和两个第二芯片定位凸台12，四个芯片定位结构共同定义一芯片埋入区，埋入芯片2贴装至该芯片埋入区内的芯片埋入基层1表面，埋入芯片2的侧部被4个芯片定位结构贴合限位。

此外，本实施例的半导体器件还包括外层填充介质层3，外层填充介质层3覆盖埋入芯片封装单元、内层填充介质层6和部分外层线路8。外层填充介质层3形成有开口，开口暴露次外层线路8的一部分。本实施例的半导体器件还包括次外层线路8之上的外层线路9和外层填充介质层3之上的阻焊层。

本发明提供的半导体器件，包含如上的芯片封装结构，通过在芯片埋入基层表面形成凸起于芯片埋入基层表面的芯片定位结构，芯片定位结构定义一芯片埋入区，芯片埋入区的尺寸适于埋入芯片嵌入；将埋入芯片贴装至芯片埋入基层，埋入芯片的侧部被定位结构贴合限位的步骤，可制造如上的芯片封装结构，埋入芯片的位移影响由“开槽精度”转变为“定位结构形成精度”，定位结构的形成可以通过选择比现有技术的开槽精度更高的工艺实现，如此可实现更小的芯片位移。通常的蚀刻介质层开槽或介质层激光开槽的方法，埋入芯片的位移大约在十几微米到几十微米，而本实施例的芯片封装结构的制造方法制造的芯片封装结构，埋入芯片的位移可以控制在10微米以下。

实施例4

参考图3-图11，本实施例提供一种上述实施例3中的半导体器件的制造方法。

本实施例的半导体器件的制造方法包括以下步骤：

参考图3，在芯板4上形成贯穿芯板的通孔5，并在芯板4上下表面分别形成内层线路7；内层线路7和芯板4构成第一基板。

在一些具体的实施例中，该步骤可以为：将芯板4烘烤后进行机械钻孔实现芯板上下两层互连通孔，超声清洗后化铜实现孔内金属化及内层线路种子层，然后贴膜曝光显影图形电镀，去除电镀金属未覆盖的内层线路种子层后形成芯板4表面的内层线路7。

参考图4，填充通孔5，并在上述第一基板上形成内层填充介质层6，并在上下表面上实现平坦化。

在一些具体的实施例中，形成内层填充介质层6的步骤可以为：按照上层介质半固化片、第一基板、下层介质半固化片的叠层结构进行层压制作，形成内层填充介质层6。

参考图5，在内层填充介质层6上需要的位置钻孔，并形成覆盖表面的第一金属层。

在一些具体的实施例中，该步骤可以为：常规激光钻盲孔工艺形成开口，超声清洗后在内层填充介质层6的表面化铜形成第一金属层。

参考图6，在第一金属层上形成芯片定位结构。

在一些具体的实施例中，该步骤可以为：曝光显影芯片定位结构图形后进行图形电镀，在对角的位置形成两个不连续的“L”型芯片定位结构(各自分别由第一芯片定位凸台11和第二芯片定位凸台12组成)，芯片定位结构高度为正常线路高度的一半。

参考图7，在相应位置处形成次外层线路8。

在一些具体的实施例中，该步骤可以为：用干膜将芯片定位结构覆盖保护，贴膜曝光显影线路层图形电镀，电镀层高度是芯片定位结构高度的两倍，去种子层后形成线路图形。

参考图8，将埋入芯片2贴装至芯片埋入区的芯片埋入基层1表面。

参考图9，形成外层填充介质层3和次外层线路8。

在一些具体的实施例中，该步骤可以为：选用具有较好填充性能的半固化材料在贴装有芯片的金属基板的两面进行压合，形成外层填充介质层3；激光钻盲孔，超声清洗后化铜实现孔内金属化，形成次外层线路8；

参考图10，在次外层线路8上形成外层线路9。

在一些具体的实施例中，该步骤可以为：贴膜曝光显影后进行图形电镀，形成外层线路9。

参考图11，在外层填充介质层3表面形成阻焊层，阻焊层暴露外层线路9。

本实施例提供的半导体器件，包含如上的芯片封装结构，通过在芯片埋入基层表面形成凸起于芯片埋入基层表面的芯片定位结构，芯片定位结构定义一芯片埋入区，芯片埋入区的尺寸适于埋入芯片嵌入；将埋入芯片贴装至芯片埋入基层，埋入芯片的侧部被定位结构贴合限位的步骤，可制造如上的芯片封装结构，埋入芯片的位移影响由“开槽精度”转变为“定位结构形成精度”，定位结构的形成可以通过选择比现有技术的开槽精度更高的工艺实现，如此可实现更小的芯片位移。通常的蚀刻介质层开槽或介质层激光开槽的方法，埋入芯片的位移大约在十几微米到几十微米，而本实施例的芯片封装结构的制造方法制造的芯片封装结构，埋入芯片的位移可以控制在10微米以下。

本发明已通过实施例说明如上，相信本领域技术人员已可通过上述实施例了解本发明。显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。