具体实施方式

以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例。当然，这些组件和布置只是实例且并不意欲为限制性的。在本公开中，在以下描述中，第一特征在第二特征上方或第二特征上的形成或安置可包含第一特征与第二特征直接接触而形成或安置的实施例，且也可包含额外特征可形成或安置于第一特征与第二特征之间，使得第一特征与第二特征可以不直接接触的实施例。此外，本公开可在各种实例中重复参考标号和/或字母。这一重复是出于简单和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

下文详细地论述本公开的实施例。然而，应了解，本公开提供可在各种各样特定情境中体现的许多可适用的概念。所论述的具体实施例只是说明性的且并不限制本公开的范围。

已提出包含半导体设备(例如使用MEMS的半导体设备)的各种半导体设备封装，其中所述半导体设备安置于衬底上且用外壳封闭。在一些实施例中，使用较厚且刚性的衬底(例如具有至多200μm厚度的陶瓷衬底)，因此翘曲较低。期待能在不增大翘曲的情况下，减小衬底的厚度。

本公开描述适用于允许较低翘曲的更小半导体设备封装的制造的技术。

图1A是根据本公开的一些实施例的半导体设备封装的横截面视图。

参考图1A，半导体设备封装1a可包含重新分布层(redistribution layer,RDL)结构10、半导体设备11或14、盖(例如外壳)12以及包封体13。

RDL结构10可包含一或多个重新分布层和包封一或多个重新分布层的一或多种绝缘材料或一或多种介电材料(图1A中未表示)。RDL结构10可包含扇出层。一或多种绝缘材料或一或多种介电材料可包含有机材料、阻焊剂、聚酰亚胺(polyimide,PI)、环氧树脂、味之素累积膜(Ajinomoto build-up film,ABF)、模制材料，或其两个或更多个的组合。

RDL结构10可包含一或多个导电迹线、垫、接点或通孔，以使所述一或多个重新分布层彼此电连接，或使RDL结构电连接到半导体设备，或使RDL结构电连接到外部的电路或电子设备(未展示)。

RDL结构10可具有小于或等于200μm、小于或等于180μm、小于或等于160μm、小于或等于140μm、小于或等于130μm、小于或等于120μm、小于或等于110μm、小于或等于100μm、小于或等于90μm、小于或等于80μm、小于或等于70μm、小于或等于60μm、小于或等于50μm或小于或等于40μm的厚度。

半导体设备11或14安置于RDL结构10上。在一些实施例中，半导体设备11或14安置于RDL结构10上且与所述RDL结构直接接触。在一些实施例中，半导体设备可包含例如(但不限于)感测组件(例如MEMS设备、压力传感器以及麦克风)、处理器、控制器(例如存储器控制器)、微控制器(MCU)、存储器裸片、功率设备、高速输入/输出设备或其它电子组件。在一些实施例中，半导体设备可包含两个或更多个半导体设备，彼此堆叠或并排布置于RDL结构10的顶面上。所述两个或更多个半导体设备可彼此电连接或彼此电隔离。

在如图1A中所说明的一些实施例中，半导体设备包含第一半导体设备11和第二半导体设备14。第一半导体设备11安置(例如堆叠)于第二半导体设备14上，且第二半导体设备14安置于RDL结构10上。在一些实施例中，第一半导体设备11与第二半导体设备14相同或相似。在一些实施例中，第一半导体设备11不同于第二半导体设备14。在一些实施例中，第一半导体设备11可包含感测组件(例如MEMS设备、压力传感器以及麦克风)或其它电子组件，且第二半导体设备14可包含处理器、控制器(例如存储器控制器)、微控制器(MCU)、存储器裸片、功率设备、高速输入/输出设备或一或多个其它电子组件。

在一些实施例中，第一半导体设备11可通过连接线(connection wiring)11w电连接到第二半导体设备14。在一些实施例中，第二半导体设备14通过连接线14w电连接到RDL结构10。第二半导体设备14可具有垫14p。连接线11w可与垫14p直接接触而安置。连接线14w可与连接垫14p直接接触而安置。

盖12(例如外壳)安置于RDL结构10上且与RDL结构10一起界定空腔16以容纳半导体设备11或14。在一些实施例中，盖12封闭半导体设备11或14。

盖12具有上表面12s。在一些实施例中，盖12界定从盖12的上表面12s暴露的穿孔12h。穿孔12h贯穿盖12以使空腔16与外部环境连通。

在一些实施例中，盖12可包含导电薄膜或金属层(例如金属盖)，且可包含例如铝、铜、铬、锡、金、银、镍或不锈钢，或混合物、合金，或彼等的其它组合。在一些实施例中，盖12是金属盖。金属盖12可以是半导体设备11或14提供电磁干扰(EMI)屏蔽。

在一些实施例中，盖12由包封体13包围或包封。包封体13安置于RDL结构10上且包围或包封盖12。在一些实施例中，包封体13与盖12直接接触而安置。包封体13具有上表面13s。

在一些实施例中，盖12的上表面12s与包封体13的上表面13s彼此实质上共面，如图1A中所说明。在一些实施例中，包封体13的高度可与盖12的高度实质上相同。在一些其它实施例中，包封体13的高度可低于盖12的高度。在一些实施例中，盖12的上表面12s高于包封体13的上表面13s。

由于包封体13增强了半导体设备封装1a的刚性，因此，可使用具有较小厚度的衬底(例如RDL结构10)来制造半导体设备封装1a，而不会增大翘曲。因此，可减小半导体设备封装1a的总厚度。在一些实施例中，半导体设备封装1a可具有小于850μm的厚度，例如小于或等于840μm、小于或等于820μm、小于或等于800μm、小于或等于780μm、小于或等于760μm、小于或等于740μm、小于或等于720μm、小于或等于710μm、小于或等于700μm或小于或等于680μm。

包封体13可包含绝缘或介电材料。在一些实施例中，包封体13由模制材料制成，所述模制材料可包含例如酚醛清漆类树脂、环氧类树脂、硅酮类树脂或其它合适的包封体。也可包含合适的填料，例如粉末状SiO2。

尽管图1A说明两个堆叠的半导体设备11和14，但预期，如图1A中所展示的半导体设备封装可包含更多或更少如上文所论述的半导体设备。

在一些实施例中，半导体设备封装进一步包含粘着层15(例如裸片附着膜(DieAttach Film,DAF))。在一些实施例中，粘着层15可安置于RDL结构10与半导体设备之间以将半导体设备附着于RDL结构10上。在一些实施例中，粘着层15可安置于两个堆叠的半导体设备之间以使半导体设备彼此附着。

图1B是根据本公开的一些实施例的另一半导体设备封装的横截面视图。

参考图1B，除盖12的上表面12s低于包封体13的上表面13s之外，半导体设备封装1b可类似于如参看图1A所描述和说明的半导体设备封装1a。包封体13可部分地或全部覆盖盖12的上表面12s。包封体13界定暴露盖12的穿孔12h的开口13o。在一些实施例中，包封体13的开口13o可具有大于盖12的穿孔12h的尺寸的尺寸。在一些实施例中，包封体13的开口13o可具有与盖12的穿孔12h的尺寸实质上相同的尺寸。

图2是根据本公开的一些实施例的另一半导体设备封装的横截面视图。

参考图2，除第一半导体设备11和第二半导体设备14并排布置于RDL结构10上之外，半导体设备封装2可类似于如参看图1A所描述和说明的半导体设备封装1a。

在一些实施例中，本公开提供一种半导体设备封装1a，其包含重新分布层10、半导体设备11、外壳12以及包封体13，如图1A、图1B以及图2中所说明。半导体设备11安置于重新分布层结构10上。外壳12可以是盖且安置于重新分布层结构10上以封闭半导体设备11。包封体13包封外壳12。在一些实施例中，外壳12可具有在其顶部上的开口12h且开口12h未由包封体13覆盖。在一些实施例中，包封体13的高度与外壳12的顶部的高度实质上相同或低于所述外壳的顶部的高度。在一些实施例中，包封体的高度大于外壳12的高度，且其中包封体13具有位于外壳12的开口上方的凹部。RDL结构10、半导体设备11、盖12以及包封体13的细节如上文所描述。

图3A、图3B、图3C、图3D、图3E、图3G、图3H以及图3I说明根据本公开的一些实施例的用于制造半导体设备封装的方法的各种阶段。

参考图3A，提供载体17(例如玻璃载体)。载体17可包含安置于载体17的顶面上的脱模层18。

参考图3B，RDL结构10形成于载体17的脱模层18上。

参考图3C，半导体设备14安置于RDL结构10上。可形成连接线14w以使半导体设备14电连接到RDL结构10。

参考图3D，半导体设备11安置于半导体设备14上。在一些实施例中，半导体设备11可经由粘着层15附着或接合于半导体设备14上。连接线11w可形成于半导体设备14的连接垫14p上以使半导体设备11电连接到半导体设备14。

参考图3E，盖12(例如外壳)安置于RDL结构10上且封闭半导体设备11和14。

图3F说明根据本公开的一些实施例的如参看图3E所说明的方法的替代方案。在图3F中，提供蓋12(例如外殼)，該蓋12具有贯穿盖的顶部的穿孔12h。类似于图3E中所说明的实施例，图3F中的盖12安置于RDL结构10上且封闭半导体设备11和14。

参考图3G，包封体13形成于RDL结构10上。在一些实施例中，包封体13可包围或封闭盖12。在一些实施例中，包封体13可与盖12直接接触。

在形成包封体13之后，去除载体17和脱模层18，如图3H中所说明。

参考图3I，在一些实施例中，可例如沿切割道S进行切单(singulation)操作以形成个别半导体设备封装1a。切单操作可通过切割(cutting)或锯切(sawing)实施。

在一些实施例中，尤其在晶圆级封装中，使用压缩模制(compression molding)工艺来形成包封体13。在一些实施例中，尤其在条带级封装中，使用转移模制(transfermolding)工艺来形成包封体13。

图4A和图4B说明根据本公开的一些实施例的用于制造半导体设备封装的方法的如参看图3G所说明的用于在RDL结构10上形成包封体13的各种步骤。

参考图4A，如参看图3F所描述和说明的一或多个半导体设备封装(在切单之前)安置于底部模具41上。顶部模具42朝向底部模具41移动。如图4B中所说明，顶部模具42、底部模具41以及一或多个半导体设备封装界定一空间，该空间用于填充材料(例如模制材料)以形成包封体13，如图4B中所说明。底部模具41和顶部模具42的形状可视需要而设计。在一些实施例中，保护层43可附着到顶部模具42的内部或顶部模具42的底面。保护层43可包含脱模膜或橡胶材料。

如图4B中所说明，保护层43邻接一或多个半导体设备封装的盖的顶部安置。保护层43覆盖穿孔12h。模制材料可例如通过在转移模制工艺中注入来填充到由顶部模具42、底部模具41以及一或多个半导体设备封装界定的空间中以形成包封体13。顶部模具42或底部模具41或两者可加热到预定温度以固化模制材料。模制材料包围一或多个半导体设备封装的盖。

在如图4A和图4B中所说明的步骤之后，可去除底部模具41、顶部模具42以及保护层43(未展示)。

在一些实施例中，在底部衬底41、顶部衬底42以及保护层43的去除之后，模制材料可经研磨以实现预定高度(未展示)。

图5说明根据本公开的一些实施例的用于制造半导体设备封装的方法的如参看图4A所说明的方法的替代方案。

在图5中，保护层53进一步包含突出部53p。当顶部模具52朝向底部模具51移动时，保护层53的突出部53p邻接所述盖的顶部的一部分且覆盖所述盖的穿孔12h。因此，于后续步骤中形成的包封体将具有大于所述盖的高度的高度且具有暴露穿孔12h的开口(未展示)，如图1B中所说明的实施例。在一些实施例中，穿孔可在一或多个半导体设备封装经加热时提供减压路径且由此避免可能存在的爆米花效应。

图6说明根据本公开的一些实施例的如图3G中所说明的用于制造半导体设备封装的方法。

在图6中，使用转移模制仪器60连同顶部模具52和底部模具51来形成包封体13。材料(例如模制材料)从转移模制仪器60注入到由顶部模具52、底部模具51以及一或多个半导体设备封装界定的空间中，且接着通过加热固化来形成包封体。

如图4A、图4B、图5以及图6中所说明，保护层43或53进一步防止模制材料填充到盖的穿孔12h中。由于模制材料未进入盖的内部，所以可减小线偏移(wire sweep)问题的风险，即使在采用转移模制工艺的情况下也是这样。

除非另外规定，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶”、“底”、“竖直”、“水平”、“侧”、“高于”、“下部”、“上部”、“之上”、“之下”等的空间描述是相对于图式中所展示的定向而指示。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施可以任何定向或方式在空间上布置，其限制条件是本公开的实施例的优点不因这一布置而有偏差。

如本文中所使用，术语“大约”、“实质上”、“实质”以及“约”用以描述和解释较小变化。当与事件或情况结合使用时，术语可指其中事件或情况明确发生的例子以及其中事件或情况极近似于发生的例子。举例来说，当结合数值使用时，所述术语可指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％的变化范围。举例来说，如果第一数值在小于或等于第二数值的±10％的变化范围内，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％的变化范围，那么可认为第一数值与第二数值“实质上”相同或相等。举例来说，“实质上”垂直可指相对于90°来说小于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°的角度变化范围。

如果两个表面之间的移位不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为两个表面共面或实质上共面。如果表面的最高点与最低点之间的移位不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为表面是实质上平坦的。

除非上下文另外明确规定，否则如本文中所用，单数术语“一(a/an)”和“所述”可包含多个指示物。

如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”以及“导电率”指代传送电流的能力。导电材料通常指示呈现对于电流流动的极小或零阻力的那些材料。导电率的一个量度是西门子/米(S/m)。通常，导电材料是具有大于大约104S/m(例如至少105S/m或至少106S/m)的导电率的一种材料。材料的导电率有时可随温度而变化。除非另外规定，否则材料的导电率是在室温下测量的。

另外，在本文中有时以范围格式提出量、比率以及其它数值。应理解，这种范围格式出于便利和简洁起见而使用，且应灵活地理解为不仅包含明确地指定为范围限制的数值，且也包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。

尽管本公开已参看其具体实施例进行描述和说明，但这些描述和说明并不是限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，可作出各种改变且可取代等效物。说明可不必按比例绘制。归因于制造工艺和容差，本公开中的艺术再现与实际装置之间可存在区别。可存在并未具体说明的本公开的其它实施例。应将本说明书和图式视为说明性而不是限制性的。可作出修改以使特定情形、材料、物质组成、方法或工艺适应于本公开的目标、精神以及范围。所有这种修改意欲在所附权利要求书的范围内。尽管已参看按特定次序进行的特定操作来描述本文中所公开的方法，但应理解，在不脱离本公开的教示的情况下，可组合、再细分或重新定序这些操作以形成等效方法。因此，除非在本文中具体指示，否则操作的次序和分组并不是对本公开的限制。