具体实施方式

本公开提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定实施例，以简化说明。当然，这些特定的范例并非用以限定。举例来说，若是本公开叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下本公开不同实施例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清楚的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。

此外，其与空间相关用词。例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。除此之外，设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。

在一些实施例中，提供了一种半导体装置，半导体装置包括用于使导电结构(例如通孔)与下方的另一导电结构对准的多个间隔物结构。在一些实施例中，间隔物结构形成在下方的导电结构的两侧上。在一些实施例中，介电层形成在间隔物结构上方和第一凹陷上方，第一凹陷由间隔物结构的侧壁和下方的导电结构的顶表面定义。在一些实施例中，当蚀刻介电层以形成将要在其中形成导电结构的第二凹陷时，由于间隔物结构相对于介电层的蚀刻选择性，减轻了间隔物结构和在间隔物结构下方的层的蚀刻。如此一来，在一些实施例中，第二凹陷与下方设置在间隔物结构之间的导电结构对准。因此，在一些实施例中，间隔物结构限制了形成第二凹陷的区域，并从而提供或帮助控制形成在第二凹陷中的导电结构相对于下方的导电结构的对准。在一些实施例中，间隔物结构用于提供限制，以用于形成与后段线镶嵌工艺(line damascene process)整合的自对准通孔。此处公开的方法和后续形成可用于形成导电结构或通孔，以使设置在第一金属层(M1层)中的接点与半导体装置的Mx接触，其中x为大于1的整数。

根据一些实施例，图1、图2、图3A至图3D、图4至图8、图9A、图9B、图10以及图11是形成有间隔物结构500a至500g的半导体装置100的剖面图、图9C和图9D是形成有间隔物结构500a至500g的半导体装置100的俯视图。

参照图1，根据一些实施例，形成第一导电层102。在一些实施例中，第一导电层102通过沉积工艺形成，例如化学气相沉积(chemical vapor deposition；CVD)、物理气相沉积(physical vapor deposition；PVD)、低压CVD(low pressure CVD；LPCVD)、等离子体辅助化学气相沉积(plasma enhanced chemical vapor deposition；PECVD)、原子层CVD(atomic layer CVD；ALCVD)、原子层沉积(atomic layer deposition；ALD)、旋涂技术或其他合适沉积工艺。在一些实施例中，第一导电层102是将要从其形成金属接点(metalcontact)的金属层。在一些实施例中，第一导电层102包括铜(Cu)、钌(Ru)、钨(W)、钛(Ti)、铝(Al)、钴(Co)、钼(Mo)、铱(Ir)、铑(Rh)或其他合适材料。尽管未显示，但是在一些实施例中，可以在第一导电层102下方提供半导体装置的一或多个层或元件，例如半导体基板、晶体管的源极/漏极区、晶体管的栅极结构、电容、电阻元件等。

在一些实施例中，蚀刻停止层104形成在第一导电层102上方。在一些实施例中，蚀刻停止层104通过沉积工艺形成，例如CVD、PVD、LPCVD、PECVD、ALCVD、ALD、旋涂技术或其他合适沉积工艺。在一些实施例中，蚀刻停止层104覆盖第一导电层102。在一些实施例中，蚀刻停止层104接触第一导电层102。在一些实施例中，蚀刻停止层104包括氮碳化硅(SiCN)、二氧化硅(SiO₂)、氮化硅(SiN_x)、氮氧化铝(AlO_xN_y)、钌(Ru)、钨(W)、钛(Ti)、铝(Al)、钴(Co)、磷化钴钨(CoWP)、金属氧化物(例如氧化铝(AlO_x))或其他合适材料，其中x和y是大于或等于1的整数。在一些实施例中，蚀刻停止层104具有在约1埃和约200埃之间的高度。在一些实施例中，蚀刻停止层104包括单层材料。在一些实施例中，蚀刻停止层104包括多层材料。举例来说，蚀刻停止层104可以包括氮碳化硅(SiCN)层、二氧化硅(SiO₂)层以及钛(Ti)层。在一些实施例中，每一层的厚度在约3埃和约200埃之间。

在一些实施例中，在蚀刻停止层104上方形成牺牲材料层106。在一些实施例中，牺牲材料层106通过沉积工艺形成，例如CVD、PVD、LPCVD、PECVD、ALCVD、ALD、旋涂技术或其他合适沉积工艺。在一些实施例中，牺牲材料层106覆盖蚀刻停止层104。在一些实施例中，牺牲材料层106接触蚀刻停止层104。在一些实施例中，牺牲材料层106包括氮碳化硅(SiCN)、二氧化硅(SiO₂)、氮化硅(SiN_x)、氮氧化铝(AlO_xN_y)、氮化钛(TiN)、金属氧化物(例如氧化铝(AlO_x))或其他合适材料，其中x和y是大于或等于1的整数。在一些实施例中，牺牲材料层106包括硬掩模材料，例如氮化物、氧化物、硅或其他合适材料。

在一些实施例中，在牺牲材料层106上方形成硬掩模108。在一些实施例中，硬掩模108包括氧化物、氮化物、硅或其他合适材料中的至少一种。一些实施例中，硬掩模108通过沉积工艺形成，例如CVD、PVD、LPCVD、PECVD、ALCVD、ALD、旋涂技术或其他合适沉积工艺。在一些实施例中，硬掩模108覆盖牺牲材料层106。在一些实施例中，硬掩模108接触牺牲材料层106。在一些实施例中，省略牺牲材料层106，并且使用硬掩模108代替牺牲材料层106。因此，在一些实施例中，硬掩模108可以接触蚀刻停止层104。在一些实施例中，在牺牲材料层106包括硬掩模材料的情况下，硬掩模108的材料被选择以具有与牺牲材料层106的硬掩模材料不同的蚀刻选择性，以使能够在与硬掩模108不同的时间蚀刻牺牲材料层106，如参照图4和图7所述。

在一些实施例中，硬掩模108通过在牺牲材料层106上方或蚀刻停止层104上方形成硬掩模材料层，并且图案化硬掩模材料层以定义硬掩模108来形成，硬掩模108覆盖牺牲材料层106、蚀刻停止层104以及第一导电层102的一些部分，而牺牲材料层106、蚀刻停止层104以及第一导电层102的其他部分未被覆盖或被暴露。在一些实施例中，硬掩模108定义开口，通过开口执行后续的蚀刻工艺以产生穿过牺牲材料层106、蚀刻停止层104或第一导电层102中的至少一个的凹陷。

参照图2，根据一些实施例，移除了牺牲材料层106、蚀刻停止层104以及第一导电层102的多个部分。在一些实施例中，移除牺牲材料层106、蚀刻停止层104以及第一导电层102的该多个部分导致个别形成第一导电结构102a至102g、蚀刻停止层结构104a至104g以及牺牲材料结构106a至106g。在一些实施例中，通过蚀刻工艺移除牺牲材料层106、蚀刻停止层104以及第一导电层102的该多个部分，以定义凹陷202a至202f。在一些实施例中，蚀刻工艺不移除形成第一导电结构102a至102g、蚀刻停止层结构104a至104g以及牺牲材料结构106a至106g的牺牲材料层106、蚀刻停止层104以及第一导电层102，因为硬掩模108保护这些材料不被蚀刻工艺蚀刻掉或移除。在一些实施例中，蚀刻工艺包括单一镶嵌蚀刻工艺(single damascene etch process)。在一些实施例中，蚀刻工艺包括双重镶嵌蚀刻工艺(dual damascene etch process)。在一些实施例中，蚀刻工艺包括金属蚀刻工艺。在一些实施例中，取决于牺牲材料层106、蚀刻停止层104以及第一导电层102的材料组成和蚀刻选择性，可以使用不同蚀刻化学物质或不同蚀刻方法中的至少一个在单一站点或多个站点中执行蚀刻工艺，以移除牺牲材料层106、蚀刻停止层104以及第一导电层102的该多个部分。

在一些实施例中，选择性地移除牺牲材料层106、蚀刻停止层104以及第一导电层102的该多个部分，以在第一导电结构102a至102g之间保持约14nm至约42nm或更大的间距。举例来说，第一导电结构102a至102g的导电结构102a和导电结构102b之间的间距203可以在约14nm至约42nm之间。在一些实施例中，在移除牺牲材料层106、蚀刻停止层104以及第一导电层102的该多个部分之后，第一导电结构102a至102g的高度(例如导电结构102b的高度205)与第一导电结构102a至102g之间的间距(例如导电结构102a和导电结构102b之间的间距203)的比率在约1至4之间。

参照图3A，根据一些实施例，在硬掩模108上方和凹陷202a至202f内形成介电层300。在一些实施例中，介电层300通过沉积工艺形成，例如CVD、PVD、LPCVD、PECVD、ALCVD、ALD、旋涂技术或其他合适沉积工艺。在一些实施例中，介电层300包括低k介电材料，例如氢碳氧化硅(SiO_xC_yH_z)、氧化硅(SiO_x)、氮碳化硅(SiCN)、氧掺杂碳化硅(SiC)(oxygen dopedSiC；ODC)、氮掺杂碳化硅(SiC)(nitrogen doped SiC；NDC)、四乙氧基硅烷(tetraethylorthosilicate；TEOS)或其他合适材料，其中x、y和z是大于或等于1的整数。如此处所用，低k介电材料是指具有小于约3.9的k值(介电常数)的材料。一些低k介电材料具有低于约3.5的k值，并且可以具有低于约2.5的k值。在一些实施例中，介电层300包括单层材料，如图3A所示。

在一些实施例中，介电层300覆盖硬掩模108，并且横向相邻于第一导电结构102a至102g、蚀刻停止层结构104a至104g以及牺牲材料结构106a至106g设置。在一些实施例中，介电层300接触硬掩模108、第一导电结构102a至102g、蚀刻停止层结构104a至104g或牺牲材料结构106a至106g中的至少一个。在一些实施例中，介电层300接触硬掩模108的顶表面和硬掩模108的侧壁、第一导电结构102a至102g的侧壁、蚀刻停止层结构104a至104g的侧壁以及牺牲材料结构106a至106g的侧壁。

在一些实施例中，如图3B至图3D所示，在硬掩模108上方和凹陷202a至202f内形成多个介电层。参照图3B，显示了形成多个介电层的第一实施例。在一些实施例中，第二介电层304沿着第一导电结构102a至102g的侧壁、蚀刻停止层结构104a至104g的侧壁以及牺牲材料结构106a至106g的侧壁形成在硬掩模108上方和凹陷202a至202f中。在一些实施例中，第二介电层304通过沉积工艺形成，例如CVD、PVD、LPCVD、PECVD、ALCVD、ALD、旋涂技术或其他合适沉积工艺。在一些实施例中，第二电介质层304形成为顺应性的(conformal)，使得第二电介质层304具有大抵均匀的厚度。在一些实施例中，介电层300形成在第二介电层304上方。在一些实施例中，介电层300形成为非顺应性的(non-conformal)，使得介电层300的厚度变化。

在一些实施例中，介电层300包括第一介电材料，并且第二介电层304包括第二介电材料。在一些实施例中，第一介电材料不同于第二介电材料。举例来说，在一些实施例中，由于介电层300在凹陷202a-202f的底部附近夹止(pinch off)，所以气隙302a至302f形成在介电层300内并由其定义，其中由于凹陷202a至202f的渐成锥形(tapering)，凹陷202a至202f可以具有较小的宽度，例如在导电结构102a和导电结构102b之间的宽度301。在一些实施例中，气隙302a至302f形成在第一导电结构102a至102g之间。在一些实施例中，气隙302a至302f占据第一导电结构102a至102g之间的介电层300的一部分的体积的约20％至约90％。

在一些实施例中，第二介电层304形成横越凹陷202a至202f的底部，从第一导电结构102a至102g中的一个到第一导电结构102a至102g中的相邻另一个，使得介电层300通过第二介电层304与在第一导电结构102a至102g和凹陷202a至202f下方的层分开。在一些实施例中，在形成第二介电层304之后，并且在形成介电层300之前，执行各向异性蚀刻工艺或其他蚀刻工艺，以在形成介电层300之前移除第二介电层304的水平部分。举例来说，在一些这样的实施例中，介电层300可以因此接触在第一导电结构102a至102g和凹陷202a至202f下方的层。

尽管在形成多个介电层300、304的实施例中显示了气隙302a至302f，在硬掩模108上方和凹陷202a至202f内仅形成单一的介电层300的实施例中(如图3A所示)，也可以存在气隙302a至302f。

参照图3C，显示了形成多个介电层的第二实施例。在一些实施例中，第二介电层304沿着第一导电结构102a至102g、蚀刻停止层结构104a至104g以及牺牲材料结构106a至106g的侧壁形成在硬掩模108上方和凹陷202a至202f中。在一些实施例中，第三介电层306形成在第二介电层304上方。在一些实施例中，介电层300形成在第三介电层306上方。在一些实施例中，第三介电层306通过沉积工艺形成，例如CVD、PVD、LPCVD、PECVD、ALCVD、ALD、旋涂技术或其他合适沉积工艺。在一些实施例中，第二电介质层304和第三介电层306形成为顺应性的，使得第二电介质层304具有大抵均匀的厚度，并且第三介电层306具有大抵均匀的厚度。在一些实施例中，介电层300形成为非顺应性的，使得介电层300的厚度变化。

在一些实施例中，介电层300包括第一介电材料，第二介电层304包括第二介电材料，并且第三介电层306包括第三介电材料。在一些实施例中，第一介电材料不同于第二介电材料或第三介电材料中的至少一个。在一些实施例中，第二介电材料不同于第一介电材料或第三介电材料中的至少一个。

在一些实施例中，第二介电层304和第三介电层306形成横越凹陷202a至202f的底部，从第一导电结构102a至102g中的一个到第一导电结构102a至102g中的相邻另一个，使得介电层300通过第二介电层304和第三介电层306与在第一导电结构102a至102g和凹陷202a至202f下方的层分开。在一些实施例中，在形成第二介电层304和第三介电层306之后，并且在形成介电层300之前，执行各向异性蚀刻工艺或其他蚀刻工艺，以在形成介电层300之前移除第二介电层304和第三介电层306的水平部分。在一些实施例中，在形成第二介电层304之后，并且在形成第三介电层306之前，执行第一各向异性蚀刻工艺或其他蚀刻工艺，以移除第二介电层304的水平部分，并且在形成第三介电层306之后，并且在形成介电层300之前，执行第二各向异性蚀刻工艺或其他蚀刻工艺，以移除第三介电层306的水平部分。在其中移除了第二介电层304和第三介电层306的水平部分的一些这样的实施例中，介电层300可以因此接触在第一导电结构102a至102g和凹陷202a至202f下方的层。

在一些实施例中，执行各向异性蚀刻工艺或其他蚀刻工艺以移除第二介电层304或第三介电层306的仅一个的水平部分。举例来说，在一些实施例中，执行各向异性蚀刻工艺或其他蚀刻工艺以移除第二介电层304的水平部分，形成第三介电层306，并粘着在第三介电层306上形成介电层300，而不在第三介电层306和介电层300的形成之间执行另一蚀刻工艺。在一些这样的实施例中，介电层300因此可以通过第三介电层306与在第一导电结构102a至102g和凹陷202a至202f下方的层分开。作为另一个示例，在一些实施例中，形成第二介电层304，在第二介电层304上方形成第三介电层306，执行各向异性蚀刻工艺或其他蚀刻工艺以仅移除第三介电层306的水平部分，并且在垂直蚀刻工艺之后形成介电层300。在一些这样的实施例中，介电层300因此可以通过第二介电层304与在第一导电结构102a至102g和凹陷202a至202f下方的层分开。

参照图3D，显示了形成多个介电层的第三实施例。在一些实施例中，第二介电层304和第三介电层306形成横越凹陷202a至202f的底部，从第一导电结构102a至102g中的一个到第一导电结构102a至102g中之相邻另一个。在一些实施例中，在形成第二介电层304和第三介电层306之后不进行蚀刻工艺，并且介电层300形成在第二介电层304和第三介电层306上方，使得介电层300通过第二介电层304和第三介电层306与在第一导电结构102a至102g和凹陷202a至202f下方的层分开。

参照图4，根据一些实施例，移除介电层300的一部分。在一些实施例中，执行蚀刻工艺以移除介电层300的一部分。在一些实施例中，蚀刻工艺包括干式蚀刻工艺，例如反应离子蚀刻(reactive ion etching；RIE)、等离子体辅助(plasma enhanced；PE)蚀刻、感应耦合等离子体(inductively coupled plasma；ICP)蚀刻或将介电层300回蚀以定义凹陷401a至401f的其他干式蚀刻工艺。在一些实施例中，介电层300的该部分的移除导致设置在两个相邻的第一导电结构102a至102g的表面之间的介电结构300a至300f，例如在第一导电结构102a至102g中的一个的侧壁和第一导电结构102a至102g中的相邻另一个的侧壁之间。在一些实施例中，介电结构300a至300f形成在蚀刻停止层结构104a至104g之间。在一些实施例中，介电结构300a至300f形成在牺牲材料结构106a至106g之间。在一些实施例中，介电结构300a至300f的顶表面在第一导电结构102a至102g的顶表面上方约0埃和200埃之间。因此，在一些实施例中，介电结构300a至300f的高度(例如介电结构300d的高度402)比第一导电结构102a至102g的高度(例如导电结构102b的高度205)大约0埃和200埃之间。

在一些实施例中，在干式蚀刻之前执行化学机械平坦化(chemical-mechanicalplanarization；CMP)工艺，以在蚀刻工艺回蚀介电层300以定义凹陷401a至401f之前移除一些介电层300。在一些实施例中，CMP工艺暴露硬掩模108。在一些实施例中，在蚀刻工艺回蚀介电层以定义凹陷401a至401f之后，执行第二CMP工艺艺或第二刻蚀工艺，以移除硬掩模108。在一些实施例中，移除硬掩模108的第二CMP工艺或第二蚀刻工艺暴露牺牲材料结构106a至106g的顶表面。

在一些实施例中，在凹陷202a至202f中形成多个介电层的情况下(例如介电层300、第二介电层304以及第三介电层306)，多个介电层中的每一个可以经受CMP工艺或经受蚀刻工艺以回蚀多个介电层。在一些实施例中，可以使用相同的回蚀工艺来回蚀多个介电层中的每一个。在一些实施例中，用于回蚀多个介电层中的一或多个的回蚀工艺可以不同于用于回蚀多个介电层中的另一或多个的回蚀工艺。

参照图5，根据一些实施例，在介电结构300a至300f和牺牲材料结构106a至106g上方形成间隔物层500。在一些实施例中，间隔物层500通过沉积工艺形成，例如CVD、PVD、LPCVD、PECVD、ALCVD、ALD、旋涂技术或其他合适沉积工艺。在一些实施例中，间隔物层500覆盖牺牲材料结构106a至106g，并且在横向上相邻牺牲材料结构106a至106g设置。在一些实施例中，间隔物层500接触牺牲材料结构106a至106g。在一些实施例中，间隔物层500接触牺牲材料结构106a至106g的顶表面和牺牲材料结构106a至106g的侧壁。

在一些实施例中，间隔物层500包括氮碳化硅(SiCN)、二氧化硅(SiO₂)、氮化硅(SiN_x)、氮氧化铝(AlO_xN_y)、氧化铝(AlO_x)、氮化钛(TiN)、氧化钛(TiO)、氧化锆(ZrO_x)、氧化铪(HfO_x)或其他合适金属材料，其中x和y是大于或等于1的整数。在一些实施例中，间隔物层500包括高k介电材料。高k介电材料的k值(介电常数)大于或等于约3.9(其为二氧化硅(SiO₂)的k值)。在一些实施例中，选择间隔物层500的材料以具有与牺牲材料结构106a至106g和蚀刻停止层结构104a至104g的材料不同的蚀刻选择性。

在一些实施例中，在介电结构300a至300f的宽度(例如介电结构300f的宽度504)超过特定阈值的情况下，由间隔物层500定义凹陷(例如凹陷502)。在其他实施例中，间隔物层500形成为具有大抵上平坦的顶表面，而与介电结构300a至300f的宽度无关。

参照图6，根据一些实施例，移除了间隔物层500的一部分。在一些实施例中，执行蚀刻工艺以移除间隔物层500的该部分。在一些实施例中，蚀刻工艺包括干式蚀刻工艺，例如反应离子蚀刻(RIE)、等离子体辅助(PE)蚀刻、感应耦合等离子体(ICP)蚀刻或将间隔物层500回蚀的其他干式蚀刻工艺。在一些实施例中，间隔物层500的该部分的移除导致间隔物结构500a至500g形成在牺牲材料结构106a至106g之间和介电结构300a至300f上方，并且导致牺牲材料结构106a至106g的顶表面暴露。在一些实施例中，间隔物结构500a至500g的顶表面在牺牲材料结构106a至106g的顶表面下方。在一些实施例中，间隔物结构500a至500g具有在约30埃和100埃之间的高度。举例来说，间隔物结构500a可以具有在约30埃和100埃之间的高度601。在一些实施例中，蚀刻停止层结构104a至104g的顶表面通过介电结构300a至300f与间隔物结构500a至500g的顶表面垂直地间隔。

在一些实施例中，当介电结构300a至300f的宽度超过特定阈值时，由间隔物层500定义凹陷，例如当介电结构300f的宽度504超过特定阈值时，由间隔物层500定义凹陷502，蚀刻工艺导致超过特定阈值的介电结构的顶表面(例如介电结构300f的顶表面)被暴露。举例来说，参照图6，间隔物结构500g不从一个牺牲材料结构106g的侧壁延伸到相邻另一个牺牲材料结构106f，因为下方的介电结构300f的宽度504大于特定阈值。因此，形成两个不同的间隔物结构500f和500g覆盖介电结构300f，并且在两个不同的间隔物结构500f和500g之间定义开口602。相反地，五个最左侧的间隔物结构500a至500e从其中牺牲材料结构中的一个的侧壁延伸到牺牲材料结构中的相邻另一个的侧壁，例如间隔物结构500a从牺牲材料结构106a的侧壁延伸到相邻另一牺牲材料结构106b的侧壁，因为下方的介电结构300a至300e的宽度小于或等于特定阀值。在一些实施例中，在间隔物层500被形成为具有大抵平坦的顶表面而与介电结构300a至300f的宽度无关的情况下，即使介电结构300a至300f的宽度超过特定阈值，下方的介电结构300a至300f的顶表面保持由间隔物结构500a至500g隐藏。

参照图7，根据一些实施例，移除牺牲材料结构106a至106g以产生凹陷701a至701g。在一些实施例中，执行蚀刻工艺以移除牺牲材料结构106a至106g。在一些实施例中，蚀刻工艺包括湿式蚀刻工艺，例如使用热磷酸溶液或其他蚀刻剂的化学蚀刻。在一些实施例中，蚀刻工艺暴露间隔物结构500a至500g或介电结构300a至300f中的至少一个的侧壁。在一些实施例中，蚀刻工艺暴露蚀刻停止层结构104a至104g的顶表面。在一些实施例中，因为牺牲材料结构106a至106g具有与间隔物结构500a至500g不同的蚀刻选择性，所以蚀刻工艺不会移除间隔物结构500a至500g。

参考图8，根据一些实施例，在间隔物结构500a至500g和蚀刻停止层结构104a至104g上方形成第二介电层800。在一些实施例中，第二介电层800形成在凹陷701a至701g内。在一些实施例中，第二介电层800通过沉积工艺形成，例如CVD、PVD、LPCVD、PECVD、ALCVD、ALD、旋涂技术或其他合适沉积工艺。在一些实施例中，第二介电层800包括氢碳氧化硅(SiO_xC_yH_z)、氧化硅(SiO_x)、氮碳化硅(SiCN)、氧掺杂碳化硅(SiC)(ODC)、氮掺杂碳化硅(SiC)(NDC)、四乙氧基硅烷(TEOS)或其他合适材料，其中x、y和z是大于或等于1的整数。在一些实施例中，在形成第二介电层800之后执行CMP工艺以平坦化第二介电层800。

参照图9A至图9D，根据一些实施例，移除第二介电层800的一部分。在一些实施例中，第二硬掩模902形成在第二介电层800的一些部分上，并且使用“通孔前(via-first)”图案化方法或“沟槽前(trench-first)”图案化方法来使用双重镶嵌蚀刻工艺(例如后段(back end of line)双重镶嵌蚀刻工艺)蚀刻未被第二硬掩模902隐藏的第二介电层800的部分。参照图9A，在“沟槽前”图案化方法的一些实施例中，双重镶嵌工艺的第一蚀刻蚀刻未被第二硬掩模902隐藏的第二介电层800的上部，以定义第一开口901。在一些实施例中，当第二介电层800的剩余部分具有在约100埃和500埃之间的高度905时，第一蚀刻可以停止。参照图9B，在一些实施例中，双重镶嵌工艺的第二蚀刻蚀刻第二介电层800的下部，以定义在第一导电结构102a至102g上方的多个不同的开口903a至903c，并且从第二介电层800形成第二介电结构800a至800d。在一些实施例中，在双重镶嵌工艺之后，至少一些间隔物结构500a至500g(例如间隔物结构500e和间隔物结构500g)被介电结构300a至300f和第二介电结构800a至800d保持封装(encapsulated)。图9C显示了在执行双重镶嵌工艺的第二蚀刻之后的半导体装置100的俯视图，并且图9D显示了相似的俯视图，除了第二硬掩模902和第二介电层800已被隐藏以露出间隔物结构500a至500g和蚀刻停止层结构104a至104g。

参照图图9B至图9D，其中图9B是图9C和图9D中的线段9-9的剖面图，在一些实施例中，间隔物结构500a至500g被配置以将开口903a至903c与第一导电结构102a至102g自对准，使得开口903a至903c在第一导电结构102a至102g上方。举例来说，可以选择间隔物结构500a至500g的材料，使得间隔物结构500a至500g以比第二介电层800慢的蚀刻速率被蚀刻。举例来说，当在双重镶嵌工艺的第二部分期间使用的覆盖结构(overlay structure)放置在第二硬掩模902上方时，覆盖结构中的窗口904、906、908旨在与第一导电结构102a至102g对准，以使能够在第二介电层800中形成覆盖第一导电结构102a至102g的开口903a至903c。然而，由于机器公差(machine tolerance)，例如，窗口904、906、908可能未与第一导电结构102a至102g完美对准。而是窗口904、906、908可以在一或多个方向上移动，如图9C和图9D中的窗口906和908所示，其在x方向上(在页面上从左到右延伸)移动，并且在y方向上(在页面上从上到下延伸)移动。在一些实施例中，由于间隔物结构500a至500g相对于第二介电层800的蚀刻速率较慢，即使窗口906、908不与第一导电结构102a至102g对准，在双重镶嵌工艺的第二蚀刻期间形成在第二介电层800中的开口903a至903c也可以与第一导电结构102a至102g对准。在一些实施例中，间隔物结构500a至500g还保护介电结构300a至300f在双重镶嵌工艺期间不被蚀刻。

在一些实施例中，尽管间隔物结构500a至500g的蚀刻选择性可以减轻在蚀刻工艺期间的间隔物结构500a至500g的蚀刻以移除第二介电层800的一部分，但是可以在蚀刻工艺中移除间隔物结构500a至500g的至少一些部分。举例来说，在一些实施例中，通过窗口904、906、908暴露的间隔物结构500a至500g中的至少一个的角(例如间隔物结构500a、500b、500c、500d和500f的一或多个角)可以在蚀刻工艺期间被蚀刻，从而导致间隔物结构500a、500b、500c、500d和500f具有圆形或弯曲的表面。尽管所示实施例描述了其中在开口903至-903c之前形成第一开口901的“沟槽前”图案化方法，在一些实施例中，双重镶嵌工艺使用其中在第一开口901之前形成开口903a至903c的“通孔前”图案化方法。

参照图10，根据一些实施例，移除了通过开口903a至903c所暴露的蚀刻停止层结构104a至104g的多个部分。在一些实施例中，使用对蚀刻停止层结构104a至104g的材料具有选择性的蚀刻工艺，移除一或多个蚀刻停止层结构104a至104g(例如蚀刻停止层结构104b、104d以及蚀刻停止层结构104f的一部分)。因此，在一些实施例中，由第二介电结构800a至800d中的至少一个所隐藏的蚀刻停止层结构104a至104g的多个部分被保护，以在蚀刻工艺期间不被蚀刻。

参照图11，根据一些实施例，形成第二导电层1000。在一些实施例中，第二导电层1000通过沉积工艺形成，例如CVD、PVD、LPCVD、PECVD、ALCVD、ALD、旋涂技术或其他合适沉积工艺。在一些实施例中，第二导电层1000包括导电材料，例如铜(Cu)、钌(Ru)、钨(W)、钛(Ti)、铝(Al)、钴(Co)、钼(Mo)、铱(Ir)、铑(Rh)或其他合适金属材料。在一些实施例中，第二导电层1000形成在开口903a至903c中在第一导电结构102a至102g上方并与之接触的通孔1102a至1102c，并且还形成覆盖通孔1102a至1102c并且电性耦接至多个通孔1102a至1102c的第二导电结构1104。在一些实施例中，在第二导电层1000之后执行化学机械研磨工艺以平坦化第二导电层1000的顶表面并移除第二硬掩模902。

图12是根据一些实施例的形成具有间隔物结构500a至500g的半导体装置1200的剖面图。半导体装置1200与图1至图11的半导体装置100的不同之处在于，在形成第二导电层1000之前，在开口903a至903c中形成在第一导电结构102a至102g上方并与之接触的通孔1202a至1202c，并且第二导电层1000形成在通孔1202a至1202c上方，以定义覆盖通孔1202a至1202c并且电性耦接至多个通孔1202a至1202c的第二导电结构1204。在一些实施例中，使用成长工艺形成通孔1202a至1202c，并且通过在通孔1202a至1202c上方沉积金属材料来形成第二导电层1000。在一些实施例中，通过使用金属材料填充第一导电结构102a至102g上方的开口903a至903c的预填充工艺(pre-fill process)来形成通孔1202a至1202c，并且接着在通孔1202a至1202c上方形成第二导电层1000以定义第二导电结构1204。在一些实施例中，间隔物结构500a至500g限制了通孔1202a至1202c的形成以与第一导电结构102a至102g接触并对准。在一些实施例中，通孔1202a至1202c包括导电材料。导电材料的示例包括(但不限于此)钴(Co)、钼(Mo)、钨(W)、磷化钴钨(CoWP)、铜(Cu)、钌(Ru)、铝(Al)、钛(Ti)或其他合适导电材料。在一些实施例中，通孔1202a至1202c包括不同的材料组成和第二导电层1000。在一些实施例中，通孔1202a至1202c包括与第二导电层1000不同的材料组成。

图13是根据一些实施例的形成具有间隔物结构500a至500g的半导体装置1300的剖面图。半导体装置1300与图1至图11的半导体装置100的不同之处在于，在第二介电层800的第一部分与第二介电层800的第二部分之间形成蚀刻停止层1306。第二介电层800的第一部分和第二介电层800的第二部分可以具有相同的材料组成，或者第二介电层800的第一部分的材料组成可以与第二介电层800的第二部分的材料组成不同。在一些实施例中，在参照图9A至图9C所述的双重镶嵌蚀刻工艺期间，蚀刻停止层1306作为用于双重镶嵌蚀刻工艺的第一蚀刻工艺的停止。

半导体装置1300与图1至图11的半导体装置100的不同之处还在于，在通孔1302a至1302c和第二导电层1000之间形成阻挡层1308，其定义了第二导电结构1304。在一些实施例中，通孔1302a至1302c通过沉积工艺或成长工艺形成在开口903a至903c。接着，在通孔1302a至1302c上方形成阻挡层1308。在一些实施例中，阻挡层1308通过顺应性沉积工艺形成。在一些实施例中，在形成阻挡层1308之后，形成第二导电层1000以定义第二导电结构1304。在一些实施例中，第二导电结构1304通过阻挡层1308电性耦接至多个通孔1302a至1302c。在一些实施例中，阻挡层1308包括钽(Ta)、氮化钽(TaN)，钴(Co)、钌(Ru)、钛(Ti)、氮化钛(TiN)、自组装单分子层(Self-Assembled Monolayer；SAM)、氮化锰(MnN_x)或其他合适阻挡材料。

图14是形成具有间隔物结构500a至500g的半导体装置1400的剖面图。半导体装置1400与图13的半导体装置1300的不同之处在于，不存在蚀刻停止层1306，并且阻挡层1308不沿着第二介电结构800a至800d的侧壁延伸到第二介电结构800a至800d的顶表面。在一些实施例中，以与参照图13所述的方式相似的方式形成阻挡层1308。然而，在形成第二导电层1000之前，在一些实施例中，执行蚀刻工艺以移除与第二介电结构800a至800d的侧壁相邻的阻挡层1308，并且暴露第二介电结构800a至800d的侧壁。当之后形成第二导电层1000时，在一些实施例中，第二导电层1000接触暴露的第二介电结构800a至800d的侧壁。

根据一些实施例，提供了一种半导体装置。半导体装置包括第一导电结构。半导体装置包括第一介电结构。半导体装置包括第二导电结构。第一介电结构在第一导电结构的第一表面和第二导电结构的表面之间。半导体装置包括覆盖第一导电结构的蚀刻停止层。半导体装置包括覆盖第一介电结构的第一间隔物结构。半导体装置包括覆盖第一间隔物结构和蚀刻停止层的第二介电结构。

在一些实施例中，第一介电结构和第二介电结构封装第一间隔物结构。

在一些实施例中，半导体装置包括与第一导电结构、蚀刻停止层以及第二介电结构接触的第三导电结构。

在一些实施例中，蚀刻停止层覆盖第二导电结构。

在一些实施例中，蚀刻停止层通过第一介电结构与第一间隔物结构间隔。

在一些实施例中，第一介电结构定义气隙。

在一些实施例中，半导体装置包括覆盖第二介电结构的阻挡层。

在一些实施例中，半导体装置包括第三介电结构。半导体装置包括第三导电结构。第三介电结构在第一导电结构的第二表面和第三导电结构的表面之间。半导体装置包括覆盖第三介电结构的第二间隔物结构。第二介电结构覆盖第二间隔物结构。

在一些实施例中，第三介电结构接触第一导电结构和蚀刻停止层。

在一些实施例中，半导体装置包括第四导电结构，其中第四导电结构覆盖第二间隔物结构，并且接触第三导电结构。

在一些实施例中，半导体装置，包括覆盖第四导电结构和第二介电结构的阻挡结构。

根据一些实施例，提供了一种半导体装置的形成方法。半导体装置的形成方法包括形成第一介电结构和第二介电结构。导电结构和牺牲材料结构设置在第一介电结构和第二介电结构之间。半导体装置的形成方法包括移除第一介电结构的一部分以定义第一凹陷。半导体装置的形成方法包括在第一凹陷中形成间隔物结构半导体装置的形成方法包括移除牺牲材料结构的至少一些，以定义第二凹陷。半导体装置的形成方法包括在间隔物结构上方和第二凹陷中形成介电层。

在一些实施例中，半导体装置的形成方法包括形成导电层和牺牲材料层。半导体装置的形成方法包括蚀刻牺牲材料层，以定义牺牲材料结构。半导体装置的形成方法包括蚀刻导电层，以定义导电结构。

在一些实施例中，形成间隔物结构的步骤包括在牺牲材料结构上方和第一凹陷中形成间隔物层。形成间隔物结构的步骤包括蚀刻间隔物层，以定义间隔物结构。

在一些实施例中，蚀刻间隔物层的步骤包括蚀刻间隔物层以暴露牺牲材料结构的侧壁。

在一些实施例中，半导体装置的形成方法包括移除一些介电层，以定义第三凹陷，并且暴露间隔物结构。半导体装置的形成方法包括在第三凹陷中形成金属层。

在一些实施例中，移除一些介电层以定义第三凹陷的步骤包括暴露导电结构的顶表面。

根据一些实施例，提供了一种半导体装置。半导体装置包括导电结构。半导体装置包括第一介电结构。半导体装置包括第二介电结构。导电结构在第一介电结构的侧壁和第二介电结构的侧壁之间。半导体装置包括覆盖导电结构的蚀刻停止层。蚀刻停止层在第一介电结构的侧壁和第二介电结构的侧壁之间。半导体装置包括覆盖第一介电结构的间隔物结构。半导体装置包括覆盖间隔物结构和蚀刻停止层的第三介电结构。

在一些实施例中，半导体装置包括覆盖间隔物结构和导电结构的第二导电结构。

在一些实施例中，半导体装置，包括第二导电结构，其中间隔物结构、第一介电结构以及第三介电结构接触第二导电结构。

前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更佳地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。

此处提供了实施例的各种操作。所述的某些或所有操作的顺序不应解释为暗示这些操作依赖一定的顺序。受益于此描述，将意识到替代的顺序。此外，将理解并非所有操作都必须存在于此处提供的每个实施例中。另外，将理解并非所有操作都是必需的。

将理解的是，在一或多个实施例中，为了简化和易于理解的目的，以彼此相对的特定尺寸显示了此处所描绘的层、特征、元件等，并且它们的实际尺寸与此处所示的实质上不同。另外，存在用于形成此处所提及的层特征、元件等的各种技术，例如蚀刻技术、注入技术、掺杂技术、旋涂技术、溅镀技术(例如磁控溅镀或离子束溅镀)、成长技术(例如热成长)或沉积技术(例如CVD、PVD、PECVD或ALD)。

此外，“示例性”在此处用来表示用作示例、实例、说明等，并且不一定是优越的。如在本公开中所用的，“或”旨在表示包括性的“或”而不是排他性的“或”。另外，在本公开和所附权利要求中使用的“一个”和“一种”通常被解释为意指“一或多个”，除非另有说明或从内文清楚地指向单数形式。另外，A和B等中的至少一个通常是指A或B或者是A和B两者。此外，就使用“包括”、“具有”、“有”、“存在”或其变化的程度而言，这些术语旨在以类似于术语“包含”的方式包括在内。另外，除非另有说明，否则“第一”、“第二”等不意在暗示时间方面、空间方面、顺序等。相反地，此类术语仅用作特征、元件、项目等的标识、名称等。举例来说，第一元件和第二元件通常对应于元件A和元件B或两个不同或两个相同的元件或同一元件。

另外，尽管已经参照一或多个实施例显示和描述了本公开，但是基于对本说明书和附图的阅读和理解，本领域技术人员将想到等价的变更和修改。本公开包括所有这样的修改和变更，并且仅由所附权利要求限制。特别是关于上述部件(例如：元件、资源等)所执行的各种功能，除非另外指出，否则用于描述这样的部件的术语旨在对应与执行所述部件的指定功能的任何部件(例如：在功能上等价)，即使在结构上不等价于所公开的结构。另外，尽管本公开的特定特征可能已经参照几种实施例中的仅一者被公开，但是对于任何给定的或特定的应用，这种特征可以与其他实现例的一或多个其他特征组合，这可能是期望的并且是有利的。