具体实施方式

图1是根据本发明构思的示例性实施例的半导体装置的剖视图。图2是根据本发明构思的示例性实施例的图1的半导体装置的部分P的放大剖视图。

参照图1和图2，半导体装置可以包括第一下导电图案200_1、第二下导电图案200_2和上导电图案300。

半导体装置包括基底100。在示例性实施例中，基底100可以是体硅(bulksilicon)基底或绝缘体上硅(SOI)基底。在另一示例性实施例中，基底100可以是硅基底，或者可以包括从硅锗、绝缘体上硅锗(SGOI)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓和锑化镓中选择的至少一种材料。然而，本发明构思的示例性实施例不限于此。

基底100还可以包括导电图案。在示例性实施例中，导电图案可以是金属布线、接触件、导电垫、晶体管的栅电极和源极/漏极、或者二极管。然而，本发明构思的示例性实施例不限于此。例如，基底100可以包括在前段(FEOL)工艺中形成的晶体管或者在中段工艺中形成的接触件或接触布线。此外，基底100可以包括在后段(BEOL)工艺中形成的连接布线。

下层间绝缘膜110可以(例如，在作为基底100的厚度方向的第二方向D2上)设置在基底100上。例如，如图1的示例性实施例中所示，下层间绝缘膜110的下表面可以与基底100的上表面直接接触。下层间绝缘膜110可以包括至少一个下图案沟槽200t。

在示例性实施例中，下层间绝缘膜110可以包括从氧化硅、氮化硅、氮氧化硅和低k材料中选择的至少一种化合物。例如，下层间绝缘膜110可以包括低k材料，以减少相邻导电图案之间的耦合现象的发生。低k材料可以是具有足够量的碳和氢的材料，诸如，以SiCOH为例。

因为低k材料中包含碳，所以低k材料的介电常数可以进一步减小。在示例性实施例中，低k材料可以包括填充有气体或空气的孔隙或空腔以进一步减小低k材料的介电常数。

在示例性实施例中，低k材料可以包括从氟化原硅酸四乙酯(FTEOS)、氢倍半硅氧烷(HSQ)、双苯并环丁烯(BCB)、原硅酸四甲酯(TMOS)、八甲基环四硅氧烷(OMCTS)、六乙基二硅氧烷(HMDS)、三甲基甲硅烷基硼酸盐(酯)(TMSB)、二乙酰氧基二叔丁氧基硅烷(DADBS)、三甲基硅烷基磷酸盐(酯)(TMSP)、聚四氟乙烯(PTFE)、TOSZ(tonen silazen)、氟化物硅酸盐玻璃(FSG)、聚酰亚胺纳米泡沫、聚环氧丙烷、碳掺杂的氧化硅(CDO)、有机硅酸盐玻璃(OSG)、SiLK、无定形氟化碳、二氧化硅气凝胶、二氧化硅干凝胶、介孔二氧化硅和它们的组合中选择的至少一种化合物。然而，本发明构思的示例性实施例不限于此。

第一下导电图案200_1和第二下导电图案200_2可以设置在基底100上并且可以在第一方向D1上彼此间隔开，第一方向D1与基底100的上表面平行并且与第二方向D2交叉。第一下导电图案200_1和第二下导电图案200_2可以设置在下层间绝缘膜110中。

第一下导电图案200_1和第二下导电图案200_2可以填充下图案沟槽200t。

第一下导电图案200_1可以连接到上导电图案300。如图1的示例性实施例中所示，第二下导电图案200_2可以不连接到上导电图案300。然而，本发明构思的示例性实施例不限于此。例如，在另一示例性实施例中，至少一个第二下导电图案200_2可以连接到上层间绝缘膜130中的在第三方向D3上与上导电图案300间隔开的导电图案，第三方向D3与基底的上表面平行并且与第一方向D1和第二方向D2交叉。

第一下导电图案200_1和第二下导电图案200_2均可以包括下阻挡膜210和下填充膜220。下填充膜220可以设置在下阻挡膜210上。

下阻挡膜210可以沿着每个下图案沟槽200t的侧壁和底部延伸。下阻挡膜210可以在下图案沟槽200t中限定填充膜沟槽210t。

下填充膜220可以填充其中形成有下阻挡膜210的下图案沟槽200t。下填充膜220可以至少部分地填充填充膜沟槽210t。

如图1的示例性实施例中所示，第二下导电图案200_2还可以包括(例如，在第二方向D2上)设置在下填充膜220的上表面上的覆盖膜230。在示例性实施例中，第一下导电图案200_1可以在其连接到上导电图案300的部分中不包括覆盖膜230。然而，第一下导电图案200_1可以在其未连接到上导电图案300的部分中包括覆盖膜230。尽管图1中示出的示例性实施例将覆盖膜230示出为形成在每个第二下导电图案200_2中的下填充膜220的上表面上，但本发明构思的示例性实施例不限于此。例如，在另一示例性实施例中，覆盖膜230还可以形成在每个第二下导电图案200_2中的下阻挡膜210的至少一个侧壁和/或底表面上。

在示例性实施例中，下阻挡膜210可以包括从钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)、钨(W)、氮化钨(WN)、碳氮化钨(WCN)、锆(Zr)、氮化锆(ZrN)、钒(V)、氮化钒(VN)、铌(Nb)、氮化铌(NbN)、铂(Pt)、铱(Ir)和铑(Rh)中选择的至少一种材料。然而，本发明构思的示例性实施例不限于此。例如，下阻挡膜210可以包括Ta。

下填充膜220可以包括从铝(Al)、Cu、W和Co中选择的至少一种材料。然而，本发明构思的示例性实施例不限于此。在下填充膜220包括Cu的实施例中，下填充膜220还可以包括从碳(C)、Ag、Co、Ta、铟(In)、锡(Sn)、锌(Zn)、锰(Mn)、钛(Ti)、镁(Mg)、铬(Cr)、锗(Ge)、锶(Sr)、铂(Pt)、Al和Zr中选择的至少一种材料。

在示例性实施例中，覆盖膜230可以包括Co、Ru和Mn中的至少一种。然而，本发明构思的示例性实施例不限于此。

在下文中将参照图2描述第一下导电图案200_1的形状。第二下导电图案200_2的形状与第一下导电图案200_1的形状基本相同，因此，将省略其详细描述。

参照图2，第一下导电图案200_1可以包括第一谷区域200Va和第二谷区域200Vb。第一谷区域200Va和第二谷区域200Vb可以在第一方向D1上彼此间隔开。

第一谷区域200Va和第二谷区域200Vb可以是朝向基底100凹陷的区域。第一谷区域200Va和第二谷区域200Vb可以是形成在第一下导电图案200_1中的凹陷区域，并且可以具有凹陷形状。

第一谷区域200Va和第二谷区域200Vb可以形成在第一下导电图案200_1的顶表面200us(诸如，下填充膜220的顶表面)上。例如，第一谷区域200Va和第二谷区域200Vb可以在下层间绝缘膜110的厚度方向上(例如，在第二方向D2上)延伸。第一谷区域200Va和第二谷区域200Vb可以是在第二方向D2上延伸的凹陷区域。

下阻挡膜210可以包括底部部分210b以及第一侧壁部分210sa和第二侧壁部分210sb，底部部分210b(例如，基本在第一方向D1上)沿着下图案沟槽200t的底部延伸并且与第一下导电图案200_1对应，第一侧壁部分210sa和第二侧壁部分210sb沿着与第一下导电图案200_1对应的下图案沟槽200t的侧壁延伸并且在第一方向D1上彼此间隔开。第一侧壁部分210sa和第二侧壁部分210sb可以基本在第二方向D2上沿着与第一下导电图案200_1对应的下图案沟槽200t的侧壁延伸。

第一侧壁部分210sa和第二侧壁部分210sb从底部部分210b延伸。与第一下导电图案200_1对应的填充膜沟槽210t可以由第一侧壁部分210sa和第二侧壁部分210sb以及底部部分210b限定。

如图2的示例性实施例中所示，下填充膜220的顶表面可以(例如，在第二方向D2上)向上凸起。结果，下填充膜220的顶表面的侧边缘部分(例如，在第一方向D1上的侧边缘)的高度(例如，在第二方向D2上距基底100的上表面的距离)可以比下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的上部低。例如，如图2的示例性实施例中所示，下填充膜220的侧边缘部分可以不覆盖下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb(其限定与第一下导电图案200_1对应的填充膜沟槽210t的侧壁)的上部。

第一谷区域200Va和第二谷区域200Vb可以由下阻挡膜210的顶表面的侧边缘部分与下填充膜220的上部之间的高度差限定。第一谷区域200Va和第二谷区域200Vb可以是下填充膜220的顶表面与下阻挡膜210的未被下填充膜220覆盖的第一侧壁部分和第二侧壁部分之间的区域。

例如，如图2的示例性实施例中所示，第一谷区域200Va和第二谷区域200Vb可以具有大致三角形的剖面形状。然而，在其他示例性实施例中，下填充膜220的顶表面可以具有除了图1至图2的示例性实施例中示出的向上凸起形状之外的其他形状，形成第一谷区域200Va和第二谷区域200Vb的凹陷区域可以具有由下填充膜220和下阻挡膜210限定的各种不同形状。

第一下导电图案200_1可以包括弯曲的(例如，沿第二方向D2向上凸起的)顶表面200us。例如，第一下导电图案200_1的顶表面200us可以包括第一谷部分200us_1、第二谷部分200us_2、第一突出部分200us_3、第二突出部分200us_4以及将第一谷部分200us_1和第二谷部分200us_2连接的谷连接部分200us_5。

第一突出部分200us_3可以包括下阻挡膜210的第一侧壁部分210sa的顶表面，第二突出部分200us_4可以包括下阻挡膜210的第二侧壁部分210sb的顶表面。第一谷部分200us_1可以包括下填充膜220的顶表面的一个侧边缘(例如，左侧边缘)以及相邻的下阻挡膜210的第一侧壁部分210sa的未被下填充膜220覆盖的部分。第二谷部分200us_2可以包括下填充膜220的顶表面的另一侧边缘(例如，右侧边缘)以及相邻的下阻挡膜210的第二侧壁部分210sb的未被下填充膜220覆盖的部分。谷连接部分200us_5可以包括下填充膜220的(例如，在第一方向D1上)在第一谷部分200us_1与第二谷部分200us_2之间延伸的顶表面。在示例性实施例中，谷连接部分200us_5可以是基本平坦的。然而，本发明构思的示例性实施例不限于此。

第一谷部分200us_1和第二谷部分200us_2可以由下填充膜220以及下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的未被下填充膜220覆盖的上部限定。谷连接部分200us_5可以由下填充膜220的(例如，在第一方向D1上)在第一谷部分200us_1与第二谷部分200us_2之间延伸的上部限定。

第一谷区域200Va可以由第一下导电图案200_1的顶表面200us的第一谷部分200us_1限定。第二谷区域200Vb可以由第一下导电图案200_1的顶表面200us的第二谷部分200us_2限定。

例如，第一谷区域200Va的上表面可以在下阻挡膜210的第一侧壁部分210sa(其限定与第一下导电图案200_1对应的填充膜沟槽210t)的(例如，在第二方向D2上的)最上部与下填充膜220的(例如，在第二方向D2上的)最上部之间(例如，在第一方向D1上)延伸。第一谷区域200Va的底部可以与下阻挡膜210的第一侧壁部分210sa的上部和下填充膜220的顶表面的侧边缘交汇的区域对应。

第一谷区域200Va可以相对于第一下导电图案200_1的顶表面(例如，下填充膜220的最上部)具有第一深度d1(例如，在第二方向D2上的长度)，第二谷区域200Vb可以相对于下填充膜220的最上部具有第二深度d2。如图2的示例性实施例中所示，第一深度d1可以与第二深度d2相同。然而，在本发明构思的其他示例性实施例中，第一深度d1和第二深度d2可以彼此不同。

下阻挡膜210的第一侧壁部分210sa可以相对于与第一下导电图案200_1对应的下图案沟槽200t的底部具有第一高度h1(例如，在第二方向D2上的长度)，下阻挡膜210的第二侧壁部分210sb可以相对于与第一下导电图案200_1对应的下图案沟槽200t的底部具有第二高度h2(例如，在第二方向D2上的长度)。如图2的示例性实施例中所示，第一高度h1可以与第二高度h2相同。然而，本发明构思的示例性实施例不限于此。

与第一下导电图案200_1相同，第二下导电图案200_2可以均包括在第一方向D1上彼此间隔开的第一谷区域200Va和第二谷区域200Vb。第二下导电图案200_2的第一谷区域200Va的深度(例如，在第二方向D2上从顶表面到底表面的长度)可以与第二下导电图案200_2的第二谷区域200Vb的深度相同或不同。

蚀刻停止膜120可以设置在下层间绝缘膜110上。蚀刻停止膜120可以覆盖下层间绝缘膜110的顶表面和第二下导电图案200_2的顶表面。例如，如图1的示例性实施例中所示，蚀刻停止膜120的下表面可以与第二下导电图案200_2的覆盖膜230的上表面和下层间绝缘膜110的上表面直接接触。

在示例性实施例中，蚀刻停止膜120可以包括例如硅基绝缘材料。蚀刻停止膜120可以包括硅基绝缘材料膜。例如，蚀刻停止膜120可以包括从氮化硅(SiN)、碳氮化硅(SiCN)、氮化硅硼(SiBN)、碳酸硅(SiCO)、氮氧化硅(SiON)、氧化硅(SiO)和氧碳氮化硅(SiOCN)中选择的至少一种化合物。然而，本发明构思的示例性实施例不限于此。在本说明书中，术语“氧碳氮化硅”仅表示对应的材料包含硅(Si)、碳(C)和氧(O)，而不必然表示对应的材料中的Si、C和O的任何特定比例。

第二下导电图案200_2的第一谷区域200Va和/或第二谷区域200Vb可以填充有绝缘材料。

例如，如图1至图2的示例性实施例中所示，第二下导电图案200_2的第一谷区域200Va和第二谷区域200Vb两者被填充有绝缘材料。蚀刻停止膜120可以填充第二下导电图案200_2的第一谷区域200Va和第二谷区域200Vb。然而，本发明构思的示例性实施例不限于此。

上层间绝缘膜130可以设置在蚀刻停止膜120上。例如，如图1至图2的示例性实施例中所示，上层间绝缘膜130的下部可以与蚀刻停止膜120的上部直接接触。上部层间绝缘膜130可以包括上图案沟槽300t。上图案沟槽300t可以延伸到蚀刻停止膜120中。例如，如图1的示例性实施例中所示，上图案沟槽300t可以延伸穿过蚀刻停止膜120。

上图案沟槽300t可以暴露第一下导电图案200_1的至少一部分。上图案沟槽300t可以包括第一上过孔沟槽301t和上布线沟槽305t。第一下导电图案200_1的至少局部部分可以被第一上过孔沟槽301t暴露。

在示例性实施例中，上层间绝缘膜130可以包括从氧化硅、氮化硅、氮氧化硅和低k材料中选择的至少一种化合物。然而，本发明构思的示例性实施例不限于此。

上导电图案300可以设置在上层间绝缘膜130中。如图1的示例性实施例中所示，上导电图案300可以填充上图案沟槽300t。上导电图案300可以连接到第一下导电图案200_1。

上导电图案300可以包括上阻挡膜310和上填充膜320。上填充膜320可以设置在上阻挡膜310上。

上阻挡膜310可以沿着上图案沟槽300t的侧壁和底部延伸。上阻挡膜310可以沿着第一上过孔沟槽301t的侧壁以及沿着上布线沟槽305t的侧壁和底部延伸。上阻挡膜310的一部分可以沿着第一下导电图案200_1的顶表面200us延伸。上填充膜320可以填充其中形成有上阻挡膜310的上图案沟槽300t。

上导电图案300可以包括填充第一上过孔沟槽301t的第一上过孔301和填充上布线沟槽305t的上连接布线305。

在示例性实施例中，上阻挡膜310可以包括从Ta、TaN、Ti、TiN、Ru、Co、Ni、NiB、W、WN、WCN、Zr、ZrN、V、VN、Nb、NbN、Pt、Ir和Rh中选择的至少一种材料。然而，本发明构思的示例性实施例不限于此。

在示例性实施例中，上填充膜320可以包括从Al、Cu、W和Co中选择的至少一种材料。然而，本发明构思的示例性实施例不限于此。

在图1中示出的示例性实施例中，覆盖膜230不形成在上填充膜320上。然而，本发明构思的示例性实施例不限于此。此外，在图1中示出的示例性实施例中，在上填充膜320与上阻挡膜310之间不形成谷区域。然而，本发明构思的示例性实施例不限于此。例如，在可选实施例中，与第一下导电图案200_1和第二下导电图案200_2相同，上导电图案300可以包括至少一个谷区域。

在图1中示出的示例性实施例中，包括在第一上过孔301中的上填充膜320和包括在上连接布线305中的上填充膜320彼此直接连接。然而，本发明构思的示例性实施例不限于此。例如，在另一示例性实施例中，上阻挡膜310可以设置于包括在第一上过孔301中的上填充膜320与包括在上连接布线305中的上填充膜320之间。

上导电图案300可以填充第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb中的至少一个。例如，如图1至图2的示例性实施例中所示，上导电图案300可以填充第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb两者。

在示例性实施例中，上阻挡膜310可以完全填充第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb中的至少一个。例如，如图1至图2的示例性实施例中所示，上阻挡膜310可以完全填充第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb两者。

在本说明书中，表述“一个元件完全填充另一元件”表示在剖视图中(例如，当从第三方向D3观看时)，一个元件完全填充另一元件。

因为上阻挡膜310完全填充第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb，所以上填充膜320的设置在上阻挡膜310上的最下部的水平(例如，在第二方向D2上距基底100的上表面的距离)可以比下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的最上部的水平高。例如，上阻挡膜310可以在第二方向D2上设置在上填充膜320的最下部与下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的最上部之间。

上导电图案300可以覆盖下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb(其限定与第一下导电图案200_1对应的填充膜沟槽210t的侧壁)的上部。例如，上阻挡膜310可以覆盖下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb(其限定与第一下导电图案200_1对应的填充膜沟槽210t的侧壁)的部分。

第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb可以由下填充膜220的顶表面以及下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的未被下填充膜220覆盖的上部来限定。如图1至图2的示例性实施例中所示，上阻挡膜310可以覆盖第一谷区域200Va和第二谷区域200Vb。第一下导电图案200_1的顶表面200us的第一谷部分200us_1和第二谷部分200us_2可以由下填充膜220的顶表面以及下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的被上阻挡膜310覆盖的部分来限定。第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb可以是下填充膜220的顶表面的侧边缘与下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的被上阻挡膜310覆盖的上部之间的区域。

上导电图案300的底表面可以是第一上过孔301的底表面301bs以及上阻挡膜310的在第一谷区域200Va和第二谷区域200Vb之内延伸的部分。如图2的示例性实施例中所示，第一下导电图案200_1的顶表面200us的宽度W1(例如，在第一方向D1上的长度)可以比上导电图案300的底表面301bs的宽度W2(例如，在第一方向D1上的长度)小。

如图1的示例性实施例中所示，在剖视图中，上导电图案300的底表面301bs可以(例如，在第一方向D1上)完全覆盖第一下导电图案200_1的顶表面200us。

图3是根据本发明构思的示例性实施例的半导体装置的部分P的放大剖视图。图4是根据本发明构思的示例性实施例的半导体装置的部分P的放大剖视图。图5是根据本发明构思的示例性实施例的半导体装置的部分P的放大剖视图。图6是根据本发明构思的示例性实施例的半导体装置的部分P的放大剖视图。为了方便起见，在下文中将主要集中于与图1和图2的半导体装置的差异来描述图3至图6的半导体装置。

图3至图6是根据本发明构思的一些示例性实施例的半导体装置的与图1的部分P对应的部分的放大剖视图。

参照图3，第一谷区域200Va的第一深度d1可以与第二谷区域200Vb的第二深度d2不同。

例如，下阻挡膜210的第一侧壁部分210sa的未被下填充膜220覆盖的上部的高度(例如，在第二方向D2上的长度)可以与下阻挡膜210的第二侧壁部分210sb的未被下填充膜220覆盖的上部的高度不同。

例如，下阻挡膜210的第一侧壁部分210sa的被上阻挡膜310覆盖的上部的高度(例如，在第二方向D2上的长度)可以与下阻挡膜210的第二侧壁部分210sb的被上阻挡膜310覆盖的上部的高度不同。如图3的示例性实施例中所示，第二谷区域200Vb的第二深度d2可以比第一谷区域200Va的第一深度d1大。然而，本发明构思的示例性实施例不限于此。

图3的示例性实施例将上阻挡膜310示出为完全填充第二谷区域200Vb。然而，本发明构思的示例性实施例不限于此。例如，在另一示例性实施例中，根据第二谷区域200Vb的第二深度d2和上阻挡膜310的厚度，第二谷区域200Vb可以仅部分地填充有上阻挡膜310，并且第二谷区域200Vb还可以填充有上填充膜320。

如图4的示例性实施例中所示，下阻挡膜210的第一侧壁部分210sa的第一高度h1(例如，在第二方向D2上的长度)可以与下阻挡膜210的第二侧壁部分210sb的第二高度h2不同。

然而，第一谷区域200Va的深度可以与第二谷区域200Vb的深度相同。

下阻挡膜210的第一侧壁部分210sa的未被下填充膜220覆盖的上部的高度可以与下阻挡膜210的第二侧壁部分210sb的未被下填充膜220覆盖的上部的高度不同。

参照图5的示例性实施例，第一下导电图案200_1的顶表面200us的宽度W1(例如，在第一方向D1上的长度)可以与上导电图案300的底表面301bs的宽度W2(例如，在第一方向D1上的长度)相同。

在图5中示出的示例性实施例中，上导电图案300的第一上过孔301可以设置为与第一下导电图案200_1对齐。例如，形成第一上过孔301的侧壁以及第一下导电图案200_1的第一侧壁部分210sa和第二侧壁部分210sb可以在第二方向D2上对齐。

参照图6的示例性实施例，第一下导电图案200_1的顶表面200us可以不包括谷连接部分200us_5。

第一下导电图案200_1的顶表面200us的第一谷部分200us_1可以直接连接到顶表面200us的第二谷部分200us_2。在该实施例中，下填充膜220的顶表面可以是大致弯曲的，并且可以不是平坦的。因此，下填充膜220的顶表面的弯曲表面可以形成顶表面200us的第一谷部分200us_1的一部分和第二谷部分200us_2的一部分，第一下导电图案200_1的顶表面200us的最上表面可以形成第一谷部分200us_1和第二谷部分200us_2的公共边缘。

图7是根据本发明构思的示例性实施例的半导体装置的剖视图。图8是根据本发明构思的示例性实施例的图7的半导体装置的部分P的放大剖视图。在下文中将主要集中于与图1和图2的半导体装置的差异来描述图7和图8的半导体装置。

参照图7和图8，第一下导电图案200_1和第二下导电图案200_2中的每个还可以包括下衬垫240。上导电图案300还可以包括上衬垫330。

下衬垫240可以设置在下阻挡膜210与下填充膜220之间。下衬垫240可以设置在下阻挡膜210上。例如，下衬垫240可以沿着下阻挡膜210的轮廓的局部部分形成。

下衬垫240可以沿着每个填充膜沟槽210t的侧壁的部分和每个填充膜沟槽210t的底部延伸。下衬垫240可以不覆盖下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的上部。

参照图8，第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb可以由下填充膜220的侧边缘、下阻挡膜210和下衬垫240限定。第一谷区域200Va和第二谷区域200Vb可以由下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的未被下衬垫240覆盖的上部、下衬垫240的顶表面以及下填充膜220的顶表面的(例如，在第一方向D1上的)侧边缘限定。

第一下导电图案200_1的顶表面200us的第一谷部分200us_1可以包括下填充膜220的顶表面的左侧边缘、下衬垫240的左顶表面以及下阻挡膜210的第一侧壁部分210sa的未被下衬垫240覆盖的上部。第一下导电图案200_1的顶表面200us的第二谷部分200us_2可以包括下填充膜220的顶表面的右侧边缘、下衬垫240的右顶表面以及下阻挡膜210的第二侧壁部分210sb的未被下衬垫240覆盖的上部。

下衬垫240的(例如，在第二方向D2上的)最上部可以比下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的最上部低。下衬垫240的最上部可以比下填充膜220的最上部低。

第一谷区域200Va和第二谷区域200Vb的底部部分可以由下衬垫240(诸如，下衬垫240的最上部)限定。

上衬垫330可以设置在上阻挡膜310与上填充膜320之间。上衬垫330可以设置在上阻挡膜310上。上衬垫330可以沿着上阻挡膜310的轮廓形成。例如，上衬垫330可以覆盖上阻挡膜310的底表面和侧壁表面。

在示例性实施例中，下衬垫240和上衬垫330可以包括从Co、Ru和Mn中选择的至少一种材料。然而，本发明构思的示例性实施例不限于此。

图9是根据本发明构思的示例性实施例的半导体装置的剖视图。在下文中将主要集中于与图1和图2的半导体装置的差异来描述图9的示例性实施例的半导体装置。

参照图9的示例性实施例，每个第二下导电图案200_2的第一谷区域200Va和第二谷区域200Vb中的至少一个可以包括布线空隙200ag。

例如，如图9的示例性实施例中所示，第一谷区域200Va和第二谷区域200Vb可以都包括布线空隙200ag。布线空隙200ag可以形成在第一谷区域200Va和第二谷区域200Vb中的每个中。然而，本发明构思的示例性实施例不限于此。

一个或更多个布线空隙200ag可以被限定在蚀刻停止膜120的下表面与每个第二下导电图案200_2的侧边缘的顶表面之间。

在可选实施例中，第一谷区域200Va可以填充有绝缘材料，布线空隙200ag可以仅形成在第二谷区域200Vb中。在另一示例性实施例中，第二谷区域200Vb可以填充有绝缘材料，布线空隙200ag可以仅形成在第一谷区域200Va中。

图10是根据本发明构思的示例性实施例的半导体装置的剖视图。图11是根据本发明构思的示例性实施例的图10的半导体装置的部分P的放大剖视图。在下文中将主要集中于与图1和图2的半导体装置的差异来描述图10和图11的半导体装置。

参照图10和图11，上阻挡膜310可以沿着第一下导电图案200_1的顶表面200us的轮廓延伸。

例如，如图10至图11的示例性实施例中所示，上阻挡膜310可以沿着第一下导电图案200_1的顶表面的第一突出部分200us_3、第一谷部分200us_1、谷连接部分200us_5、第二谷部分200us_2和第二突出部分200us_4的轮廓延伸。

第一下导电图案200_1的保持未被上阻挡膜310填充的第一谷区域200Va和/或第二谷区域200Vb可以被上填充膜320填充。例如，如图10至图11的示例性实施例中所示，上阻挡膜310可以均具有在第一突出部分200us_3和第二突出部分200us_4的顶表面的高度以下延伸的凹陷部分。上填充膜320可以填充上阻挡膜310中的凹陷部分，以填充第一谷区域200Va和第二谷区域200Vb的保持未被上阻挡膜310填充的部分。

图12是根据本发明构思的示例性实施例的半导体装置的部分P的放大剖视图。在下文中将主要集中于与图10和图11的半导体装置的差异来描述图12的半导体装置。

参照图12，上阻挡膜310可以沿着第一下导电图案200_1的顶表面的第一谷部分200us_1和第二谷部分200us_2的局部部分延伸。

例如，上阻挡膜310可以沿着下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb的上部形成。上阻挡膜310可以形成在由下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb以及下填充膜220的顶表面的侧边缘限定的第一谷部分200us_1和第二谷部分200us_2上。

然而，上阻挡膜310可以不沿着下填充膜220的顶表面延伸。例如，如图12的示例性实施例中所示，上阻挡膜310可以不形成在第一谷部分200us_1和第二谷部分200us_2的至少局部部分上，并且可以不形成在谷连接部分200us_5上。例如，上阻挡膜310的沿着下阻挡膜210的第一侧壁部分210sa和第二侧壁部分210sb形成的部分可以被设置在下填充膜220的顶表面的侧边缘上。然而，如图12的示例性实施例中所示，上阻挡膜310可以不覆盖第一谷部分200us_1和第二谷部分200us_2的由下填充膜220限定的部分。例如，上阻挡膜310可以不覆盖第一谷部分200us_1和第二谷部分200us_2的由下填充膜220限定的侧边缘的远离第一侧壁部分210sa和第二侧壁部分210sb的局部部分以及由下填充膜220限定的相对平坦的谷连接部分200us_5。

在示例性实施例中，在形成上阻挡膜310之前，可以对下填充膜220的顶表面执行表面处理。结果，上阻挡膜310可以不形成在下填充膜220的顶表面上。

图13是根据本发明构思的示例性实施例的半导体装置的剖视图。图14和图15是根据本发明构思的示例性实施例的图13的半导体装置的部分P的放大剖视图。在下文中将主要集中于与图1和图2的半导体装置的差异来描述图13至图15的半导体装置。

参照图13至图15，上导电图案300可以填充第一下导电图案200_1的第一谷区域200Va。然而，上导电图案300可以不填充第一下导电图案200_1的第二谷区域200Vb。

例如，上导电图案300的底表面301bs可以仅覆盖第一下导电图案200_1的顶表面200us的局部部分。

如图13的示例性实施例中所示，覆盖膜230可以形成在下填充膜220的未被上导电图案300的底表面301bs覆盖的部分上。然而，本发明构思的示例性实施例不限于此。

如图14的示例性实施例中所示，第二谷区域200Vb可以填充有绝缘材料。例如，蚀刻停止膜120的一部分可以形成在第二谷区域200Vb中。如图14的示例性实施例中所示，蚀刻停止膜120可以设置在覆盖膜230上。例如，蚀刻停止膜120的下表面可以与覆盖膜230的上表面直接接触。

参照图15中示出的示例性实施例，布线空隙200ag可以形成在第二谷区域200Vb中。布线空隙200ag可以被限定在蚀刻停止膜120与设置在第一下导电图案200_1的顶表面200us的限定第二谷区域200Vb的侧边缘上的覆盖膜230之间。

例如，第一下导电图案200_1的顶表面200us的宽度W1(例如，在第一方向D1上的长度)可以比上导电图案300的底表面301bs的宽度W2大。然而，本发明构思的示例性实施例不限于此。例如，在另一示例性实施例中，宽度W1可以与宽度W2相同。在另一示例性实施例中，宽度W1可以比宽度W2小。

图16是根据本发明构思的示例性实施例的半导体装置的剖视图。图17和图18是根据本发明构思的示例性实施例的图16的半导体装置的部分Q的放大剖视图。在下文中将主要集中于与图1和图2的半导体装置的差异来描述图16至图18的半导体装置。

参照图16至图18，蚀刻停止膜120可以包括第一子蚀刻停止膜121和第二子蚀刻停止膜122。

第二子蚀刻停止膜122可以设置在第一子蚀刻停止膜121上。例如，第二子蚀刻停止膜122的下表面可以与第一子蚀刻停止膜121的上表面直接接触。第一子蚀刻停止膜121可以(例如，在第二方向D2上)设置在第二子蚀刻停止膜122与下层间绝缘膜110之间。

在示例性实施例中，第一子蚀刻停止膜121可以包括包含金属的绝缘材料。因此，蚀刻停止膜120可以包括金属。例如，在示例性实施例中，第一子蚀刻停止膜121可以包括包含Al的绝缘材料。第一子蚀刻停止膜121可以包括从氧化铝(AlO)、氮化铝(AlN)和碳氧化铝(AlOC)中选择的至少一种化合物。然而，本发明构思的示例性实施例不限于此。

在本说明书中，术语“碳氧化铝”仅表示对应的材料包含Al、O和C，而不必然表示对应的材料中的Al、O和C的任何特定比例。

在示例性实施例中，第二子蚀刻停止膜122可以包括Si基绝缘材料。然而，本发明构思的示例性实施例不限于此。

如图17的示例性实施例中所示，蚀刻停止膜120可以包括凹坑图案120dp。凹坑图案120dp可以形成在限定上图案沟槽300t的侧壁的部分处。具体地，凹坑图案120dp可以形成在限定第一上过孔沟槽301t的侧壁的部分处。例如，如图17的示例性实施例中所示，凹坑图案120dp可以形成在上图案沟槽300t的侧壁的底部部分上。凹坑图案120dp可以是凹陷到蚀刻停止膜120中的部分。凹坑图案120dp可以是在第一方向D1上扩展的部分。

凹坑图案120dp可以形成在第一上过孔沟槽301t的侧壁的由第一子蚀刻停止膜121限定的部分上。例如，如图17的示例性实施例中所示，凹坑图案120dp可以形成在第一上过孔沟槽301t的侧壁的由第一子蚀刻停止膜121限定的两个部分上。然而，本发明构思的示例性实施例不限于此，凹坑图案120dp在其他示例性实施例中可以仅形成在第一上过孔沟槽301t的一个侧壁上。在示例性实施例中，因为湿法蚀刻具有各向同性的蚀刻特性，所以可以在通过湿法蚀刻去除第一子蚀刻停止膜121的同时形成凹坑图案120dp。

上阻挡膜310可以填充每个凹坑图案120dp的至少部分。参照图17中示出的示例性实施例，上阻挡膜310可以沿着凹坑图案120dp的轮廓形成。凹坑图案120dp的保持未填充的部分可以被上填充膜320填充。因此，在这些示例性实施例中，与第一子蚀刻停止膜121在同一水平上的上填充膜320的宽度(例如，在第一方向D1上的长度)可以比与第二子蚀刻停止膜122在同一水平上的上填充膜320的宽度宽。参照图18中示出的示例性实施例，上阻挡膜310可以完全填充凹坑图案120dp。图17或图18的示例性实施例中示出的剖面结构可以根据第一子蚀刻停止膜121的厚度和对第一子蚀刻停止膜121进行蚀刻的程度来获得。

图19是根据本发明构思的示例性实施例的半导体装置的部分Q的放大剖视图。在下文中将主要集中于与图16至图18的半导体装置的差异来描述图19的半导体装置。

参照图19的示例性实施例，蚀刻停止膜120还可以包括第三子蚀刻停止膜123。

第三子蚀刻停止膜123可以设置在第二子蚀刻停止膜122上。例如，如图19的示例性实施例中所示，第三子蚀刻停止膜123的下表面可以与第二子蚀刻停止膜122的上表面直接接触。在示例性实施例中，第三子蚀刻停止膜123可以包括包含金属的绝缘材料。因此，第三子蚀刻停止膜123可以包括金属。例如，第三子蚀刻停止膜123可以包括包含Al的绝缘材料。然而，本发明构思的示例性实施例不限于此。

凹坑图案120dp可以形成在第一上过孔沟槽301t的侧壁的由第一子蚀刻停止膜121限定的部分上。凹坑图案120dp还可以形成在第一上过孔沟槽301t的侧壁的由第三子蚀刻停止膜123限定的部分上。形成在第一上过孔沟槽301t的由第一子蚀刻停止膜121和第三子蚀刻停止膜123限定的侧壁中的凹坑图案120dp在第二方向D2上彼此间隔开。

图20是根据本发明构思的示例性实施例的半导体装置的剖视图。图21是根据本发明构思的示例性实施例的半导体装置的剖视图。图22是根据本发明构思的示例性实施例的半导体装置的剖视图。在下文中将主要集中于与图1和图2中示出的半导体装置的示例性实施例的差异来描述图20至图22的示例性实施例中示出的半导体装置。

参照图20，上阻挡膜310可以沿着上图案沟槽300t共形地形成。然而，下阻挡膜210可以不沿着下图案沟槽200t共形地形成。

例如，上阻挡膜310的在上布线沟槽305t的底部处且大致沿第一方向D1延伸的部分的厚度(例如，在第二方向D2上的长度)可以与上阻挡膜310的在上布线沟槽305t的侧壁上的部分的厚度(例如，在第一方向D1上的长度)基本相同。

然而，下阻挡膜210的在每个下图案沟槽200t的底部处的部分的厚度t11(例如，在第二方向D2上的长度)可以比下阻挡膜210的在每个下图案沟槽200t的侧壁上的部分的厚度t12(例如，在第一方向D1上的长度)大。

例如，在示例性实施例中，上阻挡膜310可以通过具有优异的台阶覆盖的沉积方法来形成，下阻挡膜210可以通过具有差的台阶覆盖的沉积方法来形成。

参照图21中示出的示例性实施例，下阻挡膜210可以沿着下图案沟槽200t共形地形成。然而，上阻挡膜310可以不沿着上图案沟槽300t共形地形成。

例如，上阻挡膜310的在上布线沟槽305t的底部处的部分的厚度t21(例如，在第二方向D2上的长度)可以比上阻挡膜310的在上布线沟槽305t的侧壁上的部分的厚度t22(例如，在第一方向D1上的长度)大。

然而，如图21的示例性实施例中所示，下阻挡膜210的在每个下图案沟槽200t的底部处的部分的厚度可以与下阻挡膜210的在每个下图案沟槽200t的侧壁上的部分的厚度基本相同。

在示例性实施例中，下阻挡膜210可以通过具有优异的台阶覆盖的沉积方法来形成，上阻挡膜310可以通过具有差的台阶覆盖的沉积方法来形成。

然而，本发明构思的示例性实施例不限于此。例如，在另一示例性实施例中，上阻挡膜310和下阻挡膜210两者可以分别不沿着上图案沟槽300t和下图案沟槽200t共形地形成。

参照图22的示例性实施例，每个第一下导电图案200_1可以包括覆盖膜230。

覆盖膜230可以(例如，在第二方向D2上)设置在上导电图案300与下填充膜220的上表面之间。

图23是根据本发明构思的示例性实施例的半导体装置的剖视图。图24是根据本发明构思的示例性实施例的半导体装置的剖视图。

参照图23的示例性实施例，上导电图案300还可以包括在第一方向D1上与第一上过孔301间隔开的第二上过孔302。

第二上过孔302可以填充第二上过孔沟槽302t。第二上过孔302可以连接到第二下导电图案200_2。

如图23的示例性实施例中所示，第二上过孔302的底部可以完全覆盖第二下导电图案200_2的顶表面。然而，本发明构思的示例性实施例不限于此。例如，在另一示例性实施例中，第二上过孔302可以仅覆盖第二下导电图案200_2的顶表面的局部部分。

参照图24的示例性实施例，上导电图案300可以不包括上连接布线(诸如，图1的示例性实施例中示出的上连接布线305)。

在图24中示出的示例性实施例中，上导电图案300可以只包括第一上过孔301。

图25至图29是示出根据本发明构思的示例性实施例的制造半导体装置的方法的剖视图。

参照图25中示出的示例性实施例，可以在基底100上的下层间绝缘膜110中形成第一下导电图案200_1和第二下导电图案200_2。

第一下导电图案200_1和第二下导电图案200_2中的每个可以包括沿着下图案沟槽200t形成的下阻挡膜210和形成在下阻挡膜210上的下填充膜220。可以沿着下填充膜220的顶表面形成覆盖膜230。

第一下导电图案200_1和第二下导电图案200_2中的每个可以包括在下层间绝缘膜110的厚度方向上(例如，在第二方向D2上)延伸的第一谷区域200Va和第二谷区域200Vb。

参照图26的示例性实施例，可以(例如，沿第二方向D2)在下层间绝缘膜110上顺序地形成蚀刻停止膜120和上层间绝缘膜130。

可以在蚀刻停止膜120和上层间绝缘膜130中形成暴露第一下导电图案200_1的至少局部部分的上图案沟槽300t。可以蚀刻并去除形成在第一下导电图案200_1的下填充膜220上的覆盖膜230。上图案沟槽300t可以包括第一上过孔沟槽301t和上布线沟槽305t。

参照图27的示例性实施例，可以沿着上图案沟槽300t的侧壁以及第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb形成预备上阻挡膜310p。

可以在第一上过孔沟槽301t的侧壁、上布线沟槽305t的侧壁和底部以及第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb的表面上形成预备上阻挡膜310p。如图27的示例性实施例中所示，预备上阻挡膜310p可以完全填充第一下导电图案200_1的第一谷区域200Va和第二谷区域200Vb。然而，本发明构思的示例性实施例不限于此。

在示例性实施例中，可以通过原子层沉积(ALD)来形成预备上阻挡膜310p。

参照图28的示例性实施例，可以通过致密化处理工艺50使预备上阻挡膜310p致密化(例如，使预备上阻挡膜310p的密度增大)。结果，预备上阻挡膜310p可以形成上阻挡膜310。

例如，在示例性实施例中，物理气相沉积(PVD)可以用于致密化处理工艺50。使用工艺气体的PVD可以改善预备上阻挡膜310p的质量。例如，几乎没有附加的阻挡膜会通过PVD形成在预备上阻挡膜310p上。然而，本发明构思的示例性实施例不限于此，并且可以通过各种不同的方法执行致密化处理工艺50。

参照图29的示例性实施例，可以在上阻挡膜310上形成填充上图案沟槽300t的上填充膜320。

总结本发明构思的示例性实施例的详细描述，本领域技术人员将理解的是，在本质上不脱离本发明构思的原理的情况下，可以对示例性实施例做出许多变化和修改。因此，本发明构思的公开的示例性实施例仅以一般的和描述性的含义来使用，而不是出于限制的目的。