阅读说明：本技术 半导体封装件及其制备方法 (Semiconductor package and preparation method thereof ) 是由 苏国辉 于 2019-10-11 设计创作，主要内容包括：本公开提供一种半导体封装件及其制备方法。该半导体封装件包括一下半导体层、一上半导体层、一固定结构以及一模塑层。该下半导体层具有一贴合区以及一固定区,该固定区邻近该贴合区设置。该上半导体层配置在该贴合区上。该固定结构邻近该上半导体层配置。该固定结构具有至少一固定孔,该固定孔具有一开口,该开口相对应该固定区设置,且该开口具有一第一宽度。该模塑层覆盖该上半导体层的各侧壁。该模塑层具有至少一固定突出物,该固定突出物延伸进入该固定孔中,该固定突出物具有一第一扩张部,该第一扩张部位在该开口下方,且该第一扩张部具有一第二宽度,该第二宽度大于该第一宽度。(The present disclosure provides a semiconductor package and a method of manufacturing the same. The semiconductor package comprises a lower semiconductor layer, an upper semiconductor layer, a fixed structure and a molding layer. The lower semiconductor layer has a bonding region and a fixing region disposed adjacent to the bonding region. The upper semiconductor layer is disposed on the bonding region. The fixed structure is disposed adjacent to the upper semiconductor layer. The fixing structure is provided with at least one fixing hole, the fixing hole is provided with an opening, the opening is arranged corresponding to the fixing area, and the opening is provided with a first width. The molding layer covers sidewalls of the upper semiconductor layer. The molding layer has at least one fixing protrusion extending into the fixing hole, the fixing protrusion has a first expansion portion below the opening, and the first expansion portion has a second width greater than the first width.)

半导体封装件及其制备方法

技术领域

本公开主张2019/04/19申请的美国正式申请案第16/389,167号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体封装件及其制备方法。特别是涉及一种具有多个半导体层以及一模塑层的半导体封装件及其制备方法。

背景技术

对于许多现代应用，半导体装置是必不可少的。随着电子科技的进步，在提供具有较佳功能性以及较大量的集成电路的同时，半导体装置的尺寸持续地变得越来越小。由于半导体装置规格的微小化，因此提供具有多个半导体层的一传统半导体封装。

所述传统的半导体封装具有一下半导体层(lower semiconductor layer)以及一上半导体层(upper semiconductor layer)，该上半导体层配置在该下半导体层的一贴合区(attached region)上。围绕该上半导体层设置的一模塑层(molding layer)是配置在下半导体层的一固定区(fixturing region)上。

然而，在现今，所述固定区变得越来越小，且所述模塑层可从该下半导体层分离。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体封装件。该半导体封装件包括一下半导体层、一上半导体层、一固定结构以及一模塑层。该下半导体层具有一贴合区以及一固定区，该固定区邻近该贴合区设置。该上半导体层配置在该贴合区上。该一固定结构邻近该上半导体层配置，其中该固定结构具有至少一固定孔，该固定孔具有一开口，该开口相对应该固定区设置，且该开口具有一第一宽度。该模塑层覆盖该上半导体层的各侧壁，其中该模塑层具有至少一固定突出物，该固定突出物延伸进入该固定孔中，该固定突出物具有一第一扩张部，该第一扩张部位在该开口下方，且该第一扩张部具有一第二宽度，该第二宽度大于该第一宽度。

依据本公开的一些实施例，该上半导体层为一晶片堆叠(chip stack)，该晶片堆叠具有多个半导体晶片。

依据本公开的一些实施例，该固定结构还具有一氧化层，该氧化层位在该下半导体层的该固定区上，该模塑层配置在该氧化层上。

依据本公开的一些实施例，该至少一固定孔位在该氧化层中。

依据本公开的一些实施例，该至少一固定孔位在该下半导体层中。

依据本公开的一些实施例，该固定突出物从该下半导体层的一顶表面延伸进入到该固定孔中。

依据本公开的一些实施例，该半导体封装件还具有一粘贴层，该粘贴层配置在该下半导体层与该上半导体层之间。

依据本公开的一些实施例，该半导体封装件还具有多个直通硅穿孔(throughsilicon vias，TSVs)，该等直通硅穿孔将位在下半导体层下的多个接触垫电性连接到该上半导体层。

依据本公开的一些实施例，该固定结构围绕该上半导体层设置。

依据本公开的一些实施例，该固定结构为一多孔结构(porosity structure)，且该固定结构具有多个固定孔，该等固定孔围绕该上半导体层配置。

依据本公开的一些实施例，该等固定孔为盲孔。

本公开的另一实施例提供一种半导体封装件的制备方法。该制备方法包括将一上半导体层贴合在一下半导体层的一贴合区上；在该下半导体层邻近该贴合区的一固定区上，形成一氧化层；在该氧化层中形成至少一固定孔，其中该固定孔具有一开口以及一第二扩张部，该第二扩张部位在该开口下方，该开口具有一第一宽度，且该第二扩张部具有一第二宽度，该第二宽度大于该开口的该第一宽度；以及形成一模塑层以覆盖该上半导体层的各侧壁，并填满该至少一固定孔。

依据本公开的一些实施例，通过湿蚀刻该氧化层以形成该至少一固定孔。

依据本公开的一些实施例，该制备方法还包括：在该氧化层中形成该至少一固定孔之前，在该氧化层上提供一蚀刻遮罩，其中该蚀刻遮罩具有至少一蚀刻穿孔，该至少一蚀刻穿孔分别地相对应该固定孔的该至少一开口设置；以及在该至少一固定孔形成之后，移除该蚀刻遮罩。

依据本公开的一些实施例，该制备方法还包括：固化(curing)该模塑层。

依据本公开的一些实施例，该制备方法还包括：在该上半导体层与该下半导体层之间形成一粘贴层(adhesive layer)。

本公开的另一实施例提供一种半导体封装件的制备方法。该制备方法包括将一上半导体层贴合在一下半导体层的一贴合区上；在该下半导体层的一固定区中形成至少一固定孔，其中该固定孔具有一开口以及一第二扩张部，该第二扩张部位在该开口下方，该开口具有一第一宽度，该第二扩张部具有一第二宽度，该第二宽度大于该开口的该第一宽度；以及形成一模塑层以覆盖该上半导体层的各侧壁，并填满该至少一固定孔。

依据本公开的一些实施例，通过湿蚀刻该下半导体层以形成该至少一固定孔。

依据本公开的一些实施例，该制备方法还包括：在该下半导体层的该固定区中形成该至少一固定孔之前，在该下半导体层的该固定区上提供一蚀刻遮罩，其中该蚀刻遮罩具有至少一蚀刻穿孔，该至少一蚀刻穿孔分别地相对应该固定孔的该至少一开口设置；以及在该至少一固定孔形成之后，移除该蚀刻遮罩。

依据本公开的一些实施例，该制备方法还包括：固化该模塑层。

依据本公开的一些实施例，该制备方法还包括：在该上半导体层与该下半导体层之间形成一粘贴层。

由于本公开的半导体封装的设计，半导体封装具有一固定结构(fixturingstructure)以及多个固定突出物(fixturing protrusions)，以强化在该模塑层(moldinglayer)与该下半导体层之间的粘贴强度(adhesive strength)。

除此之外，该模塑层的该固定突出物的宽度大于该固定孔的该开口的宽度，以使该模塑层可更稳固地粘贴并固定在该下半导体层的该固定孔。

上文已相当广泛地概述本公开的技术特征及优点，以使下文的本公开详细描述得以获得较佳了解。构成本公开的申请专利范围标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的申请专利范围所界定的本公开的精神和范围。

附图说明

参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号是指相同的元件。

图1为依据本公开一些实施例的一种半导体封装件的制备方法的流程示意图。

图2为依据本公开一些实施例以图1的制备方法制造的一种半导体封装件的结构示意图。

图3至图5为依据本公开一些实施例以图1的制备方法制造一种半导体封装件于不同制备阶段的部分放大示意图。

图6为依据本公开一些实施例的一种半导体封装件的结构示意图。

图7为依据本公开一些实施例的一种半导体封装件的平面示意图。

图8为依据本公开一些实施例的一种半导体封装件的制备方法的流程示意图。

图9为依据本公开一些实施例以图8的制备方法制造的一种半导体封装件的结构示意图。

图10至图12为依据本公开一些实施例以图8的制备方法制造一种半导体封装件于不同制备阶段的部分放大示意图。

图13为依据本公开一些实施例的一种半导体封装件的结构示意图。

图14为依据本公开一些实施例的一种半导体封装件的结构示意图。

其中，附图标记说明如下：

100 制备方法

s101 操作

s103 操作

s105 操作

s107 操作

s109 操作

s111 操作

200 半导体封装件

210 上半导体层

211 侧壁

220 下半导体层

221 顶表面

222 贴合区

223 固定区

224 固定结构

225 氧化层

227 固定孔

228 开口

230 第一宽度

231 第二扩张部

233 第二宽度

237 直通硅穿孔

240 粘贴层

250 蚀刻遮罩

251 蚀刻穿孔

260 模塑层

261 固定突出物

263 第一扩张部

270 接触垫

700 制备方法

s701 操作

s703 操作

s705 操作

s707 操作

s709 操作

800 半导体封装

824 固定结构

具体实施方式

本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。

“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进部性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由申请专利范围定义。

本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括复数形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(comprises)”及/或“包括(comprising)”用于本说明书中时，该等术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。

图1为依据本公开一些实施例的一种半导体封装件的制备方法100的流程示意图。图2为依据本公开一些实施例以图1的制备方法100制造的一种半导体封装件的结构示意图。图3至图5为依据本公开一些实施例以图1的制备方法100制造一种半导体封装件于不同制备阶段的部分放大示意图。图6为依据本公开一些实施例的一种半导体封装件200的结构示意图。图7为依据本公开一些实施例的一种半导体封装件的平面示意图。在一些实施例中，图1的半导体封装件200的制备方法100具有许多操作(s101、s103、s105、s107、s109以及s111)，且下列的叙述以及附图并非视为所述操作顺序的限制。

在操作s101中，如图2所示，一上半导体层(upper semiconductor layer)210贴合在一下半导体层(lower semiconductor layer)220的一贴合区(attached region)222上。在一些实施例中，一粘贴层(adhesive layer)240形成在上半导体层210与下半导体层220之间，以将上半导体层210粘贴到下半导体层220。在一些实施例中，上半导体层210为一晶片堆叠(chip stack)，所述晶片堆叠具有多个半导体晶片，例如记忆体晶片(如DRAM)。在一些实施例中，下半导体层220可为一控制器晶片(controller chip)。

在操作s103中，如图2所示，一氧化层(oxide layer)225形成在下半导体层220的一固定区(fixturing region)223上。固定区223邻近贴合区222设置。在一些实施例中，氧化层225含有氧化硅材料。

在操作s105中，如图3所示，在氧化层225上提供一蚀刻遮罩(etching mask)250。在一些实施例中，蚀刻遮罩250具有至少一蚀刻穿孔(etching via)251。在一些实施例中，蚀刻遮罩250具有多个蚀刻穿孔251。

在操作s107中，如图4所示，在氧化层225中形成至少一固定孔(fixturing hole)227。在一些实施例中，形成多个固定孔227。

在一些实施例中，通过一非等向性(isotropic)蚀刻制程以形成该等固定孔227。在一些实施例中，通过该等蚀刻穿孔251对氧化层225进行湿蚀刻。以此方式，下切效应(undercut effect)发生在蚀刻遮罩250下方。每一固定孔227具有一开口(opening)228以及一第二扩张部(second expanding portion)231，第二扩张部231位在开口228下方。在一些实施例中，该等开口228分别地对应该等蚀刻穿孔251设置。开口228具有一第一宽度230，且该第二扩张部231具有一第二宽度233。第二扩张部231的第二宽度233大于开口228的第一宽度230。

在操作s109中，如图5所示，移除蚀刻遮罩。在一些实施例中，可通过其他蚀刻制程或一化学机械平坦化(chemical mechanical planarization，CMP)制程移除蚀刻遮罩。

在操作s111中，如图5所示，形成一模塑层(molding layer)260。在此方法中，形成模塑层260的多个固定突出物(fixturing protrusions)261，并延伸进入该等固定孔227中。每一固定突出物261具有一第一扩张部(first expanding portion)263，第一扩张部263对应第二扩张部231设置，且第一扩张部263具有一第二宽度233。意即，第一扩张部263与第二扩张部231具有相同宽度。

如图6所示，模塑层260覆盖上半导体层210的各侧壁(side walls)211。在一些实施例中，通过一热固化(thermal curing)制程固化(cured)模塑层260。在一些实施例中，模塑层260包含环氧化合物(epoxy compound)材料。

由于上述的该等操作，是提供如图6所示的半导体封装200。下半导体层220具有贴合区222以及固定区223，且固定区223邻近贴合区222设置。上半导体层210配置在贴合区222上。上半导体层210为一晶片堆叠，所述晶片堆叠具有多个半导体晶片。粘贴层240配置在下半导体层220与上半导体层210之间。多个直通硅穿孔(through silicon vias，TSVs)237形成在下半导体层220，以将位在下半导体层220下方的接触垫(contact pads)270电性连接到上半导体层210。一固定结构(fixturing structure)224邻近上半导体层210配置。固定结构224具有至少一固定孔227。模塑层260覆盖上半导体层210的各侧壁211。

如图7所示，固定结构224围绕上半导体层210配置。固定结构224为一多孔结构(porosity structure)，且固定结构224具有多个固定孔227，该等固定孔227围绕上半导体层210配置。

如图5所示，每一固定孔227具有开口228，开口228对应固定区223(图6)设置。开口228具有第一宽度230。固定结构240还具有一氧化层225，氧化层225位在下半导体层220的固定区223上。模塑层260配置在氧化层225上。至少一固定孔227位在氧化层225中。该等固定孔227为盲孔(blind holes)。模塑层260具有至少一固定突出物261，固定突出物261延伸进入固定孔270中。该等固定突出物261具有第一扩张部263，第一扩张部263位在开口228下方，且每一第一扩张部263具有第二宽度233，第二宽度233大于第一宽度230。

图8为依据本公开一些实施例的一种半导体封装件的制备方法700的流程示意图。图9为依据本公开一些实施例以图8的制备方法制造的一种半导体封装件的结构示意图。图10至图12为依据本公开一些实施例以图8的制备方法制造一种半导体封装件于不同制备阶段的部分放大示意图。图13为依据本公开一些实施例的一种半导体封装件800的结构示意图。图14为依据本公开一些实施例的一种半导体封装件的结构示意图。在一些实施例中，图8的一种半导体封装件800的制备方法700具有许多操作(s701、s703、s705、s707以及s109)，且下列的叙述以及附图并非视为所述操作顺序的限制。

在操作s701中，如图9所示，一上半导体层210贴合在一下半导体层220的一贴合区222上。在一些实施例中，一粘贴层240形成在上半导体层210与下半导体层220之间，以将上半导体层210粘贴到下半导体层220。

在一些实施例中，上半导体层210为一晶片堆叠，所述晶片堆叠具有多个半导体晶片，例如记忆体晶片(如DRAM)。在一些实施例中，下半导体层220可为一控制器晶片。

在操作s703中，如图10所示，在下半导体层220的一固定区223上提供一蚀刻遮罩250。在一些实施例中，固定区223邻近贴合区222设置。蚀刻遮罩250具有至少一蚀刻穿孔251。在一些实施例中，蚀刻遮罩250具有多个蚀刻穿孔251。

在提供蚀刻遮罩250之后，在操作s705中，如图11所示，在下半导体层220的固定区223中形成至少一固定孔227。在一些实施例中，形成多个固定孔227。

在一些实施例中，通过一非等向性蚀刻制程形成该等固定孔227。在一些实施例中，通过该等蚀刻穿孔251对下半导体层220进行湿蚀刻。在此方式中，一下切效应发生在蚀刻遮罩250下方。每一固定孔227具有一开口228以及一第二扩张部231，第二扩张部231位在开口228下方。

在一些实施例中，该等开口228分别地对应该等蚀刻穿孔251设置。每一开口228具有一第一宽度230，且第二扩张部231具有一第二宽度233。第二扩张部231的第二宽度233大于开口228的第一宽度230。

在操作s707中，如图12所示，在该等固定孔227形成之后，移除蚀刻遮罩。在一些实施例中，可通过其他蚀刻制程或一化学机械平坦化制程移除蚀刻遮罩。

在操作s709中，如图12所示，形成一模塑层260。模塑层260填满该等固定孔227。在此方式中，形成模塑层260的该等固定突出物261，并延伸进入该等固定孔227中。每一固定突出物261具有一第一扩张部263，第一扩张部263对应第二扩张部231设置，且固定突出物261的第一扩张部263具有第二宽度233。在一些实施例中，固定突出物261的第一扩张部263与固定孔227的第二扩张部231具有相同宽度。

如图13所示，模塑层260覆盖上半导体层210的各侧壁211。在一些实施例中，通过一热固化制程以固化模塑层260。在一些实施例中，模塑层260含有环氧化合物材料。

由于上述的该等操作，提供如图13所示的半导体封装800。下半导体层220具有贴合区222以及固定区223，固定区223邻近贴合区222设置。上半导体层210配置在下半导体层220的贴合区222上。上半导体层210为一晶片堆叠，所述晶片堆叠具有多个半导体晶片。粘贴层240配置在下半导体层220与上半导体层210之间。多个直通硅穿孔(TSVs)237形成在下半导体层220中，以将位在下半导体层220下方的多个接触垫270电性连接到上半导体层210。一固定结构824邻近上半导体层210设置。固定结构824具有至少一固定孔227。模塑层260覆盖上半导体层210的各侧壁211。

如图14所示，固定结构824围绕上半导体层210设置。固定结构824为一多孔结构，且固定结构824具有多个固定孔227，该等固定孔227围绕上半导体层210设置。

如图12所示，每一固定孔227具有开口228，开口228对应固定区设置。开口228具有第一宽度230。所述至少一固定孔227位在下半导体层220中。该等固定孔227为盲孔。模塑层260具有至少一固顶突出物261，固定突出物261延伸进入固定孔227中。固定突出物261从下半导体层220的一顶表面221延伸进入固定孔227。该等固定突出物261具有第一扩张部263，该等第一扩张部263位在该等开口228下方，且每一第一扩张部263具有第二宽度233，第二宽度233大于第一宽度230。

综上所述，由于本公开的半导体封装的架构，半导体封装具有一固定结构与多个固定突出物，以强化在模塑层与下半导体层之间的粘贴强度(adhesive strength)。

再者，模塑层的固定突出物的宽度大于固定孔的开口的宽度，以使模塑层可更稳固地粘贴并固定在下半导体层的固定孔。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。

本公开的一实施例提供一种半导体封装件。该半导体封装件包括一下半导体层、一上半导体层、一固定结构以及一模塑层。该下半导体层具有一贴合区以及一固定区，该固定区邻近该贴合区设置。该上半导体层配置在该贴合区上。该一固定结构邻近该上半导体层配置，其中该固定结构具有至少一固定孔，该固定孔具有一开口，该开口相对应该固定区设置，且该开口具有一第一宽度。该模塑层覆盖该上半导体层的各侧壁，其中该模塑层具有至少一固定突出物，该固定突出物延伸进入该固定孔中，该固定突出物具有一第一扩张部，该第一扩张部位在该开口下方，且该第一扩张部具有一第二宽度，该第二宽度大于该第一宽度。

本公开的另一实施例提供一种半导体封装件的制备方法。该制备方法包括将一上半导体层贴合在一下半导体层的一贴合区上；在该下半导体层邻近该贴合区的一固定区上，形成一氧化层；在该氧化层中形成至少一固定孔，其中该固定孔具有一开口以及一第二扩张部，该第二扩张部位在该开口下方，该开口具有一第一宽度，且该第二扩张部具有一第二宽度，该第二宽度大于该开口的该第一宽度；以及形成一模塑层以覆盖该上半导体层的各侧壁，并填满该至少一固定孔。

本公开的另一实施例提供一种半导体封装件的制备方法。该制备方法包括将一上半导体层贴合在一下半导体层的一贴合区上；在该下半导体层的一固定区中形成至少一固定孔，其中该固定孔具有一开口以及一第二扩张部，该第二扩张部位在该开口下方，该开口具有一第一宽度，该第二扩张部具有一第二宽度，该第二宽度大于该开口的该第一宽度；以及形成一模塑层以覆盖该上半导体层的各侧壁，并填满该至少一固定孔。

再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。