阅读说明：本技术 半导体封装件 (Semiconductor package ) 是由 金喆禹 龙尚珉 郑阳圭 于 2020-03-16 设计创作，主要内容包括：本发明提供一种半导体封装件。半导体封装件包括：第一衬底；第二衬底,安置在第一衬底上；第一半导体芯片,安置在第二衬底上；以及加强件,从第一衬底的上表面延伸到第二衬底的上表面,加强件不与第一半导体芯片接触,其中从第一衬底的上表面到第一半导体芯片的上表面的第一高度大于从第一衬底的上表面到加强件的最上表面的第二高度。(The invention provides a semiconductor package. The semiconductor package includes: a first substrate; a second substrate disposed on the first substrate; a first semiconductor chip disposed on a second substrate; and a stiffener extending from an upper surface of the first substrate to an upper surface of the second substrate, the stiffener not being in contact with the first semiconductor chip, wherein a first height from the upper surface of the first substrate to the upper surface of the first semiconductor chip is greater than a second height from the upper surface of the first substrate to an uppermost surface of the stiffener.)

半导体封装件

本申请案要求在2019年3月26日申请的韩国专利申请案第10-2019-0034007号的优先权，所述申请案的公开内容以全文引用的方式并入本文中。

技术领域

本发明概念涉及一种半导体封装件。举例来说，本发明概念涉及有效控制半导体封装件衬底的翘曲的加强件的形状、结构以及布局。

背景技术

随着电子产品的小型化、薄型化以及高密度化的趋势，印刷电路板也同时小型化和薄型化。此外，印刷电路板的设计因除电子装置的便携性之外的多功能、大容量的数据传输和接收等而变得复杂，且需要高水平的技术。因此，对其上形成电源电路、接地电路、信号电路等的多层印刷电路板的需求增加。

例如中央处理单元和功率集成电路的各种半导体芯片安装在多层印刷电路板上。在操作期间，半导体芯片中可生成高温热量。如果将高温热量传递到执行存储功能的半导体芯片，那么可能引起例如存储单元损坏的故障。

随着多层印刷电路板越来越薄型化，多层印刷电路板中的翘曲可增加。当多层印刷电路板的翘曲增加时，可断开球(例如焊球)接触件，从而使得半导体芯片出现故障。

发明内容

本发明概念的方面提供一种其中翘曲得到有效控制的半导体封装件。

本发明概念的方面还提供一种其中半导体芯片之间的温度传递得到控制的半导体封装件。

根据本发明概念的一些方面，一种半导体封装件包含：第一衬底；第二衬底，安置在所述第一衬底上；第一半导体芯片，安置在所述第二衬底上；以及加强件，从所述第一衬底的上表面延伸到所述第二衬底的上表面，所述加强件不与所述第一半导体芯片接触，其中从所述第一衬底的所述上表面到所述第一半导体芯片的上表面的第一高度大于从所述第一衬底的所述上表面到所述加强件的最上表面的第二高度。

根据本发明概念的一些实施例，一种半导体封装件包含：第一衬底；第二衬底，安置在所述第一衬底上；第一半导体芯片，安置在所述第二衬底上；加强件，从所述第一衬底的上表面延伸到所述第二衬底的上表面，所述加强件不与所述第一半导体芯片接触；以及第一气隙，处于所述加强件与所述第二衬底的侧壁之间。

根据本发明概念的一些实施例，一种半导体封装件包含：第一衬底；第二衬底，安置在所述第一衬底上；第一半导体芯片，安置在所述第二衬底上；第二半导体芯片，安置在所述第二衬底上，所述第二半导体芯片与所述第一半导体芯片水平地间隔开；加强件，从所述第一衬底的上表面延伸到所述第二衬底的上表面，所述加强件不与第一半导体芯片或第二半导体芯片接触；第一气隙，处于所述加强件与所述第一半导体芯片之间；以及第二气隙，处于所述加强件与所述第二半导体芯片之间。

根据本发明概念的一些实施例，一种半导体封装件包含：第一衬底，包括第一区域和包围所述第一区域的***的第二区域；第二衬底，安置在所述第一区域上，所述第二衬底包括第三区域和包围所述第三区域的***的第四区域；第一半导体芯片，安置在所述第三区域上；第二半导体芯片，安置在所述第三区域上，所述第二半导体芯片与所述第一半导体芯片水平地间隔开；以及加强件，沿所述第二区域延伸，其中所述加强件从所述第一衬底的上表面进一步延伸到所述第二衬底的上表面，且所述加强件不与所述第一半导体芯片和所述第二半导体芯片接触。

根据本发明概念的一些实施例，一种半导体封装件包含：第一衬底，包括第一区域和包围所述第一区域的***的第二区域；第二衬底，安置在所述第一区域上，所述第二衬底包括第三区域和包围所述第三区域的***的第四区域；第一半导体芯片，安置在所述第三区域上；第二半导体芯片，安置在所述第三区域上，所述第二半导体芯片在第一方向上与所述第一半导体芯片水平地间隔开；第三半导体芯片，安置在所述第三区域上，所述第三半导体芯片在第一方向上与所述第一半导体芯片水平地间隔开，所述第三半导体芯片在第二方向上与所述第二半导体芯片水平地间隔开；以及加强件，沿所述第二区域延伸，其中所述加强件从所述第一衬底的上表面进一步延伸到所述第二衬底的上表面，且所述加强件在所述第二衬底上的所述第二半导体芯片与所述第三半导体芯片之间进一步延伸。

然而，本发明概念的方面不限于在本文中阐述的方面。通过参考下文给出的本发明概念的详细描述，本发明概念所属领域的一般技术人员将更显而易知本发明概念的上述和其它方面。

附图说明

通过参考附图详细描述本发明概念的示例性实施例，本发明概念的上述和其它方面和特征将更显而易知，在附图中：

图1是示出根据一些实施例的半导体封装件的示例性布局图。

图2是沿图1的线A-A'截取的横截面视图。

图3是示出图2的区域I的放大视图。

图4是沿图1的线B-B'截取的横截面视图。

图5是示出图4的区域II的放大视图。

图6是沿图1的线C-C'截取的横截面视图。

图7是示出根据一些实施例的半导体封装件的示例性布局图。

图8是示出根据一些实施例的半导体封装件的示例性布局图。

图9是示出根据一些实施例的半导体封装件的示例性布局图。

图10是示出根据一些实施例的半导体封装件的示例性布局图。

图11是沿图10的线D-D'截取的横截面视图。

图12是示出根据一些实施例的半导体封装件的示例性布局图。

图13是示出根据一些实施例的半导体封装件的示例性布局图。

图14是示出根据一些实施例的半导体封装件的示例性布局图。

图15是示出根据一些实施例的半导体封装件的示例性布局图。

图16是示出根据一些实施例的半导体封装件的示例性横截面视图。

附图标号说明

100：第一衬底；

100a、200a：第一表面；

100b、200b：第二表面；

100u、300u：上表面；

101：第五侧；

102：第六侧；

110：第一连接端子；

200：第二衬底；

200s：第一侧壁；

201：第一侧；

202：第二侧；

203：第七侧；

204：第八侧；

210：第二连接端子；

220：第一底部填充材料；

300：第一半导体芯片；

300s：第二侧壁；

301：第三侧；

302：第四侧；

310：第二半导体芯片；

320：第三半导体芯片；

330：第四半导体芯片；

340：第五半导体芯片；

341：第三连接端子；

350：第六半导体芯片；

351：第二底部填充材料；

360：第七半导体芯片；

370：第八半导体芯片；

380：第九半导体芯片；

400：加强件；

400a：第一部分；

400b：第二部分；

400c：第三部分；

400u：最上表面；

500：界面膜；

600：散热片；

AG1：第一气隙；

AG2：第二气隙；

AG3：第三气隙；

A-A'、B-B'、C-C'、D-D'：线；

CR1：第一区域；

H1：第一高度；

H2：第二高度；

I、II：区域；

P1：第一连接路径；

P2：第二连接路径；

P3：第三连接路径；

PR1：第二区域；

X1：第一方向；

X2：第三方向；

Y1：第二方向；

Y2：第四方向。

具体实施方式

图1是示出根据一些实施例的半导体封装件的示例性布局图。图2是沿图1的线A-A'截取的横截面视图。图3是示出图2的区域I的放大视图。图4是沿图1的线B-B'截取的横截面视图。图5是示出图4的区域II的放大视图。图6是沿图1的线C-C'截取的横截面视图。

参看图1，根据一些实施例的半导体封装件可包含第一衬底100、第二衬底200、第一半导体芯片300、第二半导体芯片310、第三半导体芯片320、第四半导体芯片330、第五半导体芯片340以及加强件400。尽管图式示出第一半导体芯片300到第五半导体芯片340安置在第二衬底200上，但本发明不限于安置在第二衬底200上的半导体芯片的数目。举例来说，根据一些实施例的半导体封装件可配置为多芯片。举例来说，根据一些实施例的半导体封装件可包含两个或大于两个半导体芯片。

第一半导体芯片300到第五半导体芯片340中的每一个可以是执行特定功能的半导体芯片，例如由半导体晶片形成的裸片。举例来说，第一半导体芯片300可以是执行存储器装置的逻辑功能的半导体芯片。举例来说，第二半导体芯片310到第五半导体芯片340可以是执行存储器装置的存储功能的存储器芯片。然而，本发明不限于此，且第一半导体芯片300到第五半导体芯片340可执行与上文所描述的功能不同的功能。

将理解，虽然本文中可使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应受到这些术语的限制。除非上下文另有指示，否则这些术语仅用于区分一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段，例如作为命名规则。因此，在不脱离本发明的教示内容的情况下，以下在说明书的一个章节中论述的第一元件、组件、区域、层或区段可在说明书的另一章节或权利要求书中称为第二元件、组件、区域、层或区段。另外，在某些情况下，即使未在说明书中使用“第一”、“第二”等来描述术语，但在权利要求书中仍可将其称为“第一”或“第二”，以便将不同的所要求的元件彼此区分开。

第一半导体芯片300到第五半导体芯片340可安置在第二衬底200上。第一半导体芯片300到第五半导体芯片340可在第二衬底200上彼此间隔开。举例来说，在第二衬底200上，第二半导体芯片310和第四半导体芯片330可在第一方向X1上彼此间隔开，且可分别放置在第一半导体芯片300的两侧上。此外，在第二衬底200上，第三半导体芯片320和第五半导体芯片340可在第一方向X1上彼此间隔开，且可分别安置在第一半导体芯片300的两侧上。举例来说，第二半导体芯片310和第三半导体芯片320可在第二方向Y1上彼此间隔开，且可安置在第一半导体芯片300的一侧上。类似地，第四半导体芯片330和第五半导体芯片340可在第二方向Y1上彼此间隔开，且可安置在第一半导体芯片300的另一侧上。举例来说，第二半导体芯片310、第三半导体芯片320、第四半导体芯片330以及第五半导体芯片340可安置在第二衬底200上，从而在第一方向X1上与第一半导体芯片300间隔开。

第一衬底100可以是封装衬底，例如印刷电路板(printed circuit board；PCB)、陶瓷衬底或类似物。举例来说，第一衬底100可包含多个绝缘膜和内部布线层。举例来说，内部布线层可安置在多个绝缘膜中的两个之间。第二衬底200可以是***式衬底，且可包含例如FR4、聚酰亚胺、硅、玻璃或类似物。

第一衬底100和第二衬底200可彼此连接。举例来说，第一衬底100和第二衬底200可通过导体材料(例如焊球或导线)彼此电连接。第一半导体芯片300到第五半导体芯片340可连接到第二衬底200。举例来说，第一半导体芯片300、第二半导体芯片310、第三半导体芯片320、第四半导体芯片330以及第五半导体芯片340可电连接到第二衬底200和/或可固定在第二衬底200上。第一半导体芯片300到第五半导体芯片340可通过第二衬底200的内部彼此连接。举例来说，第一半导体芯片300、第二半导体芯片310、第三半导体芯片320、第四半导体芯片330以及第五半导体芯片340可例如通过在第二衬底200内部形成的导线彼此电连接。进一步参考图2和图3进行示例性说明。

参看图1到图3，第一连接端子110可安置在第一衬底100的第一表面100a上。第一连接端子110可用于将根据一些实施例的半导体封装件电连接到外部装置或电路。尽管图式示出将焊球用作第一连接端子110，但本发明不限于此。

第二衬底200可安置在第一衬底100的第二表面100b上。第一衬底100和第二衬底200可通过第二连接端子210彼此电连接。举例来说，第二连接端子210可安置在第一衬底100的第二表面100b与第二衬底200的第一表面200a之间，且可与第一衬底100和第二衬底200中的每一个接触。举例来说，第二连接端子210可与第一衬底100和第二衬底200直接连接而无需任何介入层或材料。可用第一底部填充材料220填充第二连接端子210之间的空间。可填充第一底部填充材料220以包裹第二连接端子210中的每一个，从而保护第二连接端子210。

将理解，当元件提及为“连接”或“耦合”到另一元件或“在”另一元件“上”时，其可直接连接或耦合到另一元件或在另一元件上，或可存在介入元件。相反地，当元件提及为“直接连接”或“直接耦合”到另一元件，或提及为“接触(contacting或in contact with)”另一元件时，不存在介入元件(例如元件是接触的)。应以类似方式来解释用于描述元件之间的关系的其它词语(例如“在…之间”与“直接在…之间”、“邻近于”与“直接邻近于”等)。

第一半导体芯片300到第五半导体芯片340可安置在第二衬底200的第二表面200b上。如上所述，第一半导体芯片300到第五半导体芯片340可彼此间隔开。第二衬底200和第一半导体芯片300可通过第三连接端子341彼此电连接。举例来说，第三连接端子341可安置在第二衬底200的第二表面200b与第一半导体芯片300之间，且可与第二衬底200和第一半导体芯片300中的每一个接触。类似地，第二衬底200和第二半导体芯片310可通过第三连接端子341彼此电连接。举例来说，第三连接端子341可安置在第二衬底200的第二表面200b与第二半导体芯片310之间，且可与第二衬底200和第二半导体芯片310中的每一个接触。可用第二底部填充材料351填充第三连接端子341之间的空间。举例来说，可填充第二底部填充材料351以包裹第三连接端子341中的每一个，从而保护第三连接端子341。

类似地，第三半导体芯片320到第五半导体芯片340中的每一个可通过第三连接端子341电连接到第二衬底200。为便于描述，将不提供第二衬底200与第三半导体芯片320到第五半导体芯片340之间的连接关系的详细描述。

根据一些实施例，第一底部填充材料220和第二底部填充材料351可包含环氧类树脂、苯并环丁烯或聚酰亚胺。然而，本发明不限于此。举例来说，第一底部填充材料220和第二底部填充材料351可还包含硅石填料。在另一实例中，第一底部填充材料220和第二底部填充材料351可包含粘合剂和助焊剂(flux)。助焊剂可包含氧化物膜去除剂。在再一实例中，第一底部填充材料220和第二底部填充材料351可包含硅石填料和助焊剂。在再一实例中，第一底部填充材料220和第二底部填充材料351可包含非导电膏。

根据一些实施例，第一半导体芯片300和第二半导体芯片310可经由第二衬底200彼此电连接。举例来说，第一半导体芯片300和第二半导体芯片310可通过在第二衬底200中形成的第一连接路径P1彼此电连接。举例来说，第一连接路径P1可以是导体图案。举例来说，第一半导体芯片300上的第三连接端子341和第二半导体芯片310上的第三连接端子341可通过在第二衬底200中形成的第一连接路径P1彼此电连接。第一半导体芯片300和第二半导体芯片310可通过第一连接路径P1彼此发射和接收电信号。为便于描述，简化图3中所示的第一连接路径P1的形状，且本发明不限于此。举例来说，取决于实施例，第一连接路径P1也可具有更复杂的形状。类似地，第一半导体芯片300到第五半导体芯片340可经由第二衬底200彼此电连接。类似地，第一半导体芯片300到第五半导体芯片340可彼此发射和接收电信号。为便于描述，图3仅示出第一半导体芯片300与第二半导体芯片310之间的连接关系。尽管为了便于解释，图3仅示出在第一半导体芯片300与第二半导体芯片310之间电连接的一个第一连接路径P1，但本发明不限于此。举例来说，第一半导体芯片300和第二半导体芯片310可通过两个或大于两个连接路径彼此电连接。

根据一些实施例，第一半导体芯片300可通过第一连接端子110电连接到外部装置或电路。举例来说，安置在第一半导体芯片300上的第三连接端子341可电连接到在第二衬底200中形成的第二连接路径P2，且第二连接路径P2可电连接到第二连接端子210。举例来说，第二连接路径P2可以是导体图案。第二连接端子210可通过在第一衬底100中形成的第三连接路径P3电连接到第一连接端子110。举例来说，第三连接路径P3可以是导体图案。举例来说，第一半导体芯片300可从外部装置或电路接收电功率和/或电信号。举例来说，供应给第一连接端子110的电功率和/或电信号可通过第三连接路径P3、第二连接端子210、第二连接路径P2以及第三连接端子341提供给第一半导体芯片300。然而，这是示意性说明，且本发明不限于此。同样地，第二半导体芯片310到第五半导体芯片340可电连接到外部装置或电路，例如以接收和/或发射电功率和/或电信号。

再次参看图1，第一衬底100可包含第一区域CR1和包围第一区域CR1的第二区域PR1。举例来说，第一区域CR1可以是第一衬底100的中心区域，且第二区域PR1可以是第一衬底100的***区域。

根据一些实施例，第二衬底200可安置在第一衬底100的第一区域CR1中。加强件400的至少一部分可安置在第一衬底100的第二区域PR1中。举例来说，加强件400的至少一部分可沿第一衬底100的第二区域PR1延伸。加强件400可防止/减少第一衬底100中翘曲的发生。举例来说，加强件400可由钢、不锈钢、铝以及铜中的一或多种材料制成，例如导热材料。因此，加强件400可包括金属层。从俯视图来看，加强件400可具有包含例如环形形状或封闭回路形状的形状。如各图中所绘示，加强件400的部分可相对于第一衬底100的顶表面成角度地对角延伸。加强件可以是导热层，例如以在其连接的两个物品之间传导热量。举例来说，加强件400可具有下表1中描述的一个或多个特性以减少/防止第一衬底100和/或第二衬底200的翘曲。

[表1]

加强件400的至少一部分可从第一衬底100延伸到第二衬底200。举例来说，加强件400可安置在第一衬底100的第一区域CR1和第二区域PR1上。举例来说，加强件400可从第一衬底100的第一区域CR1延伸到安置在第二衬底200上的第二半导体芯片310与第三半导体芯片320之间的第二衬底200的一部分。在某些实施例中，加强件400可从第一衬底100的第一区域CR1延伸到第一衬底100的第二半导体芯片310与第三半导体芯片320之间的一部分。加强件400可从第一衬底100的第一区域CR1延伸到第二衬底200的第四半导体芯片330与第五半导体芯片340之间的一部分。安置在第二衬底200上的加强件400可防止/减少第二衬底200中翘曲的发生。将参看图4和图5进一步描述从第一衬底100延伸到第二衬底200的加强件400的形状等。

参看图1、图4以及图5，加强件400可从第一衬底100延伸到第二衬底200。界面膜500可在加强件400与第二衬底200之间进一步安置在第二衬底200上。举例来说，加强件400和第二衬底200可通过界面膜500彼此连接。

根据一些实施例，界面膜500可包含矽酮树脂(Si树脂)与第一材料的组合。第一材料可包含热导率为10W/(m·K)或大于10W/(m·K)的材料。根据一些实施例，第一材料可包含Al₂O₃、Al以及ZnO中的至少一个。举例来说，界面膜500可包含矽酮树脂与Al₂O₃的组合，但本发明不限于此。

根据一些实施例，从第一衬底100的上表面100u到第一半导体芯片300的上表面300u的第一高度H1可大于从第一衬底100的上表面100u到加强件400的最上表面400u的第二高度H2。举例来说，第一半导体芯片300的上表面300u可从加强件400的最上表面400u突出。举例来说，第一高度H1和第二高度H2可以是在垂直于第一衬底100的上表面100u的方向上的距离。

在根据一些实施例的半导体封装件中，通过在第一半导体芯片300到第五半导体芯片340上提供散热片(例如图16的600)或类似物，可将由第一半导体芯片300到第五半导体芯片340生成的热量释放到外部。如果第一高度H1小于第二高度H2，那么即使在安装有散热片时，由第一半导体芯片300到第五半导体芯片340生成的热量也可由于加强件400的干扰而无法有效释放。举例来说，当第一高度H1小于第二高度H2时，散热片可不接触半导体芯片300、半导体芯片310、半导体芯片320、半导体芯片330以及半导体芯片340。因此，根据一些实施例，通过安置加强件400使得第一高度H1大于第二高度H2，可有效释放由第一半导体芯片300到第五半导体芯片340生成的热量。

术语“导热(heat-conductive或thermally-conductive)”并不仅仅因为特定材料提供偶然的热传导而不适用于所述特定材料，而是意欲指通常称为良好导热体或已知具有传热效用的材料，或具有与这些材料类似的导热特性的组件。

根据一些实施例，加强件400可包含连接到和/或安置在第一衬底100上的第一部分400a，以及连接到和/或安置在第二衬底200上的第二部分400b。此外，加强件400也可包含连接第一部分400a与第二部分400b的第三部分400c。加强件400的第三部分400c可不与第二衬底200的第一侧壁200s接触。举例来说，第二衬底的第一侧壁200s可暴露于空气。此外，加强件400的第三部分400c可不与第一衬底100的上表面100u接触。举例来说，加强件400的第三部分400c、第一衬底100以及第二衬底200的第一侧壁200s之间可存在自由空间。举例来说，第一气隙AG1可形成/安置在加强件400的第三部分400c、第二衬底200的第一侧壁200s以及第一衬底100的上表面100u之间。举例来说，可用空气填充第一气隙AG1。在某些实施例中，可用气体填充第一气隙AG1。举例来说，气体可以是氮气。

如上文所提及，加强件400可防止/减少第一衬底100和第二衬底200的翘曲。此时，如果加强件400与第二衬底200的第一侧壁200s接触，那么防止/减少第一衬底100和第二衬底200的翘曲的力可传递到第二衬底200。举例来说，当加强件400与第二衬底200的第一侧壁200s接触时，横向方向上的物理应力可例如从第一衬底100和/或第二衬底200传递到第二衬底200。在这种情况下，通过横向方向上的物理应力，第二衬底200中可发生变形，且第一衬底100与第二衬底200之间的连接可断开。因此，根据本发明概念的一些实施例，通过将第一气隙AG1形成/安置在加强件400与第二衬底200的第一侧壁200s之间，可以减少传递到第二衬底200的物理应力。

根据一些实施例，加强件400不与第一半导体芯片300的第二侧壁300s接触。举例来说，第一半导体芯片300的第二侧壁300s可暴露于空气。举例来说，第一半导体芯片300与加强件400之间可存在自由空间。举例来说，第二气隙AG2可形成/安置在加强件400的第二部分400b与第一半导体芯片300的第二侧壁300s之间。举例来说，可用空气或例如氮气的气体填充第二气隙AG2。下文将参考图6进行另外的解释。

根据一些实施例，加强件400不与第二半导体芯片310接触。举例来说，加强件400的第二部分400b与第二半导体芯片310之间可存在自由空间。此外，加强件400可不与第三半导体芯片320接触。举例来说，加强件400的第二部分400b与第三半导体芯片320之间可存在自由空间。举例来说，第三气隙AG3可形成/安置在加强件400与第二半导体芯片310之间以及加强件400与第三半导体芯片320之间。举例来说，可用空气或例如氮气的气体填充第三气隙AG3。

为便于解释，假定第一半导体芯片300是存储器装置的逻辑芯片，且假定第二半导体芯片310和第三半导体芯片320是存储器装置的存储器芯片。举例来说，本文中所描述的每一芯片可以是单芯片或堆叠芯片。如上文所提及，加强件400和第一半导体芯片300可不彼此接触。举例来说，第二气隙AG2可形成/安置在加强件400与第一半导体芯片300之间。加强件400和第二半导体芯片310可不彼此接触。加强件400和第三半导体芯片320可不彼此接触。举例来说，第三气隙AG3可形成/安置在加强件400与第二半导体芯片310之间以及加强件400与第三半导体芯片320之间。

当根据一些实施例的半导体封装件操作时，第一半导体芯片300可比第二半导体芯片310和第三半导体芯片320生成更多的热量。如果加强件400布置成接触第一半导体芯片300、第二半导体芯片310以及第三半导体芯片320，例如在加强件400与第一半导体芯片300、第二半导体芯片310以及第三半导体芯片320之间未形成/安置有第二气隙AG2和/或第三气隙AG3，那么由第一半导体芯片300生成的热量可传递到第二半导体芯片310和第三半导体芯片320。由于存储器芯片易受热量影响，所以第二半导体芯片310和第三半导体芯片320可出现故障或存储单元可损坏。因此，通过在根据一些实施例的加强件400与第一半导体芯片300、第二半导体芯片310以及第三半导体芯片320之间形成/安置第二气隙AG2和/或第三气隙AG3，可防止热量传递到易受高温影响的半导体芯片。此外，通过在根据一些实施例的加强件400与第一半导体芯片300、第二半导体芯片310以及第三半导体芯片320之间形成/安置第二气隙AG2和/或第三气隙AG3，可防止/减少根据一些实施例的半导体封装件的故障。

类似地，第四半导体芯片330和第五半导体芯片340中的每一个可不与加强件400接触。举例来说，气隙可形成/安置在加强件400与第四半导体芯片330之间以及加强件400与第五半导体芯片340之间。

图7是用于解释根据一些实施例的半导体封装件的示例性布局图。为便于解释，将省略或简要地描述重复或类似内容。

参看图7，根据一些实施例的半导体封装件可包含第一衬底100、第二衬底200、第一半导体芯片300到第五半导体芯片340以及加强件400。第二衬底200可安置在第一衬底100上。第一半导体芯片300到第五半导体芯片340可安置在第二衬底200上。

根据一些实施例的加强件400可沿第二方向Y1从第一衬底100进一步延伸到第二衬底200，例如以形成在第一衬底100和第二衬底200上。第二方向Y1可以垂直于第一方向X1。加强件400可不与第二衬底200上的第一半导体芯片300到第五半导体芯片340接触。举例来说，气隙可形成/安置在加强件400与第一半导体芯片300到第五半导体芯片340之间。此外，如上所述，气隙也可形成/安置在加强件400与第二衬底200的第一侧壁200s之间。可用空气或例如氮气的气体填充气隙。沿图7的线B-B'截取的横截面视图可类似于图4的横截面视图。因此，将不提供其解释。

图8是示出根据一些实施例的半导体封装件的示例性布局图。为便于解释，将省略或简要地描述重复或类似内容。

参看图8，根据一些实施例的半导体封装件可包含第一衬底100、第二衬底200、第一半导体芯片300到第五半导体芯片340以及加强件400。第二衬底200可安置在第一衬底100上。第一半导体芯片300到第五半导体芯片340可安置在第二衬底200上。

根据一些实施例的加强件400可进一步延伸以包围第二衬底200上的第一半导体芯片300到第五半导体芯片340的***。举例来说，加强件400可在第二衬底200上在第一方向X1和第二方向Y1上(例如沿第二衬底200的边缘)进一步延伸。

加强件400可不与第二衬底200上的第一半导体芯片300到第五半导体芯片340接触。举例来说，气隙可分别形成/安置在加强件400与第一半导体芯片300到第五半导体芯片340之间。此外，如上所述，气隙也可形成/安置在加强件400与第二衬底200的第一侧壁200s之间。沿图8的线B-B'截取的横截面视图可类似于图4。因此，将不提供其解释。

图9是示出根据一些实施例的半导体封装件的示例性布局图。为便于解释，将省略或简要地描述重复或类似内容。

参看图9，根据一些实施例的半导体封装件可包含第一衬底100、第二衬底200、第一半导体芯片300、第二半导体芯片310、第四半导体芯片330以及加强件400。第二衬底200可安置在第一衬底100上。第一半导体芯片300、第二半导体芯片310以及第四半导体芯片330可安置在第二衬底200上。

根据一些实施例的加强件400可进一步延伸以包围第二衬底200上的第二半导体芯片310的三个侧面。类似地，加强件400可进一步延伸以包围第二衬底200上的第四半导体芯片330的三个侧面。

加强件400可不接触第二衬底200上的第一半导体芯片300、第二半导体芯片310以及第四半导体芯片330。举例来说，气隙可分别形成/安置在加强件400与第一半导体芯片300之间、加强件400与第二半导体芯片310之间以及加强件400与第四半导体芯片330之间。此外，如上所述，气隙也可形成/安置在加强件400与第二衬底200的第一侧壁200s之间。沿图9的线B-B'截取的横截面视图可类似于图4。因此，将不提供其解释。

图10是示出根据一些实施例的半导体封装件的示例性布局图。图11是沿图10的线D-D'截取的横截面视图。为便于解释，将省略或简要地描述重复或类似内容。

参看图10和图11，根据一些实施例的半导体封装件可包含第一衬底100、第二衬底200、第六半导体芯片350、第七半导体芯片360以及加强件400。第六半导体芯片350和第七半导体芯片360可安置在第二衬底200上。第六半导体芯片350和第七半导体芯片360可在第二衬底200上在第二方向Y1上彼此间隔开。

根据一些实施例的加强件400可沿第二衬底200上的第六半导体芯片350与第七半导体芯片360之间形成的间隙延伸。举例来说，加强件400可在第六半导体芯片350与第七半导体芯片360之间从第一衬底100延伸到第二衬底200。举例来说，加强件400可跨过第二衬底200且形成在第二衬底200上。

加强件400可不与第六半导体芯片350和第七半导体芯片360接触。举例来说，气隙可分别形成/安置在加强件400与第六半导体芯片350之间以及加强件400与第七半导体芯片360之间。此外，如图11中所示，第一气隙AG1可形成/安置在加强件400与第二衬底200的第一侧壁200s之间。举例来说，加强件400与第二衬底200的第一侧壁200s之间可存在自由空间。

图12是示出根据一些实施例的半导体封装件的示例性布局图。为便于解释，将省略或简要地描述重复或类似内容。

参看图12，根据一些实施例的半导体封装件可包含第一衬底100、第二衬底200、第六半导体芯片350、第七半导体芯片360、第八半导体芯片370、第九半导体芯片380以及加强件400。第六半导体芯片350到第九半导体芯片380可安置在第二衬底200上。第六半导体芯片350和第七半导体芯片360可在第二衬底200上在第二方向Y1上彼此间隔开。第八半导体芯片370和第九半导体芯片380可在第二衬底200上在第二方向Y1上彼此间隔开。第六半导体芯片350和第八半导体芯片370可在第二衬底200上在第一方向X1上彼此间隔开。第七半导体芯片360和第九半导体芯片380可在第二衬底200上在第一方向X1上彼此间隔开。

根据一些实施例的加强件400可在第二衬底200上在第一方向X1上延伸，以在第六半导体芯片350与第七半导体芯片360之间以及第八半导体芯片370与第九半导体芯片380之间跨过。另外，加强件400可在第二方向Y1上进一步延伸，以在第六半导体芯片350与第八半导体芯片370之间以及第七半导体芯片360与第九半导体芯片380之间跨过。举例来说，加强件400可在第一方向X1和第二方向Y1上跨过第二衬底200且形成在第二衬底200上。

加强件400以及第六半导体芯片350到第九半导体芯片380可不在第二衬底200上彼此接触。举例来说，气隙可分别形成/安置在加强件400与第六半导体芯片350之间、加强件400与第七半导体芯片360之间、加强件400与第八半导体芯片370之间以及加强件400与第九半导体芯片380之间。此外，如上所述，气隙也可形成/安置在加强件400与第二衬底200的第一侧壁200s之间。沿图12的线D-D'截取的横截面视图可类似于图11。因此，将不提供其解释。

图13是示出根据一些实施例的半导体封装件的示例性布局图。为便于解释，将省略或简要地描述重复或类似内容。

参看图13，根据一些实施例的半导体封装件可包含第一衬底100、第二衬底200、第一半导体芯片300、第二半导体芯片310、第四半导体芯片330以及加强件400。第一半导体芯片300、第二半导体芯片310以及第四半导体芯片330可安置在第二衬底200上。

根据一些实施例，第二衬底200可包含在第一方向X1上延伸的第一侧201和在第二方向Y1上延伸的第二侧202。第一半导体芯片300可包含在第三方向X2上延伸的第三侧301和在第四方向Y2上延伸的第四侧302。第一方向X1到第四方向Y2可彼此不同。举例来说，第一方向X1、第二方向Y1、第三方向X2以及第四方向Y2可在同一平面上。举例来说，第三方向X2和第四方向Y2可彼此垂直。举例来说，例如在平面视图中，第一半导体芯片300可相对于第二衬底200倾斜地安置在第二衬底200上。类似地，第二半导体芯片310和第四半导体芯片330中的每一个可相对于第二衬底200倾斜地安置在第二衬底200上。举例来说，在平面视图中，半导体芯片300、半导体芯片310以及半导体芯片330的边缘线可既不并行也不垂直于第二衬底200的边缘线。

根据一些实施例的加强件400可延伸以超过第二衬底200的拐角。举例来说，加强件400可沿第三方向X2从第一衬底100延伸到第二衬底200。在另一实例中，加强件400可沿第四方向Y2从第一衬底100延伸到第二衬底200。举例来说，形成在第二衬底200上的加强件400的边缘线可分别平行于第三方向X2和第四方向Y2。

加强件400可不与第二衬底200上的第一半导体芯片300、第二半导体芯片310以及第四半导体芯片330接触。举例来说，气隙可分别形成/安置在加强件400与第一半导体芯片300之间、加强件400与第二半导体芯片310之间以及加强件400与第四半导体芯片330之间。此外，如上所述，气隙也可形成/安置在加强件400与第二衬底200的第一侧壁200s之间。沿图13的线D-D'截取的横截面视图可类似于图11。因此，将不提供其解释。

图14是示出根据一些实施例的半导体封装件的示例性布局图。为便于解释，将省略或简要地描述重复或类似内容。

参看图14，根据一些实施例的半导体封装件可包含第一衬底100、第二衬底200、第一半导体芯片300到第五半导体芯片340以及加强件400。第一半导体芯片300到第五半导体芯片340可安置在第二衬底200上。

根据一些实施例，第一衬底100可包含在第二方向Y1上延伸的第五侧101和在第一方向X1上延伸的第六侧102。第二衬底200可包含在第三方向X2上延伸的第七侧203和在第四方向Y2上延伸的第八侧204。第一方向X1到第四方向Y2可彼此不同。举例来说，第二衬底200可相对于第一衬底100倾斜地安置在第一衬底100上。举例来说，在平面视图中，第二衬底200的边缘线可既不并行也不垂直于第一衬底100的边缘线。尽管图14示出第一半导体芯片300到第五半导体芯片340与第二衬底200并列安置，例如图14中，第二衬底200和半导体芯片300、半导体芯片310、半导体芯片320、半导体芯片330以及半导体芯片340的邻接侧面彼此平行，但本发明不限于此。

根据一些实施例，加强件400可延伸到第二衬底200的至少一个拐角。举例来说，加强件400可沿第一方向X1从第一衬底100延伸到第二衬底200。在另一实例中，加强件400可沿第二方向Y1从第一衬底100延伸到第二衬底200，例如用于加强件400形成在第二衬底200的拐角上。

加强件400可不与第二衬底200上的第一半导体芯片300到第五半导体芯片340接触。举例来说，气隙可分别形成/安置在加强件400与第一半导体芯片300之间、加强件400与第二半导体芯片310之间、加强件400与第三半导体芯片320之间、加强件400与第四半导体芯片330之间以及加强件400与第五半导体芯片340之间。此外，如上所述，气隙也可形成/安置在加强件400与第二衬底200的第一侧壁200s之间。沿图14的线D-D'截取的横截面视图可类似于图11。因此，将不提供其解释。

图15是示出根据一些实施例的半导体封装件的示例性布局图。为便于解释，将省略或简要地描述重复或类似内容。

使用图14描述的半导体封装件的加强件400可在第三方向X2上进一步延伸。加强件400可沿第三方向X2从第一衬底100进一步延伸到第二衬底200。举例来说，加强件400可在第二半导体芯片310与第三半导体芯片320之间沿第三方向X2进一步延伸，例如以形成在第二衬底200上。举例来说，加强件400可在第四半导体芯片330与第五半导体芯片340之间沿第三方向X2进一步延伸，例如以形成在第二衬底200上。

加强件400可不与第二衬底200上的第一半导体芯片300到第五半导体芯片340接触。举例来说，气隙可分别形成/安置在加强件400与第一半导体芯片300之间、加强件400与第二半导体芯片310之间、加强件400与第三半导体芯片320之间、加强件400与第四半导体芯片330之间以及加强件400与第五半导体芯片340之间。此外，如上所述，气隙也可形成/安置在加强件400与第二衬底200的第一侧壁200s之间。由于沿图15的线D-D'截取的横截面视图可类似于图11，且沿线B-B'截取的横截面视图可类似于图4，因此将不提供其描述。

图16是示出根据一些实施例的半导体封装件的示例性横截面视图。为便于解释，将省略或简要地描述重复或类似内容。

参看图16，根据一些实施例的半导体封装件可还包含散热片600。散热片600可从第一衬底100上的加强件400的一侧延伸到另一侧，例如延伸到相对侧。散热片600可与第一半导体芯片300接触。如上所述，加强件400的最上表面400u的第二高度H2(例如，在第一衬底100的顶表面之上)可低于第一半导体芯片300的上表面300u的第一高度H1(例如，在第一衬底100的顶表面之上)。因此，在加强件400与散热片600之间可能不会发生干涉。举例来说，加强件400的最上表面400u与散热片600的下表面之间存在间隙，以供用于使加强件400与散热片600彼此间隔开。

在结束详细描述时，本领域的技术人员将了解，可在不实质上脱离本发明概念的原理的情况下对本优选实施例进行许多变化和修改。因此，本发明概念的所公开的优选实施例仅在一般性和描述性的意义上使用，而不是出于限制的目的。

已参看附图对本发明概念的实施例进行描述，但本领域的一般技术人员可了解，本发明概念可以其它特定形式由本领域的一般技术人员执行，而不改变本发明概念的技术概念或基本特征。此外，上述实施例仅是实例且不限制本发明概念的范围。