【

具体实施方式

】

下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

另外，本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。

请参阅图1至图3，图1是现有的半导体器件的俯视结构示意图，图2是沿图1中的线O-O’截取的截面结构示意图，图3是沿图1中的线P-P’截取的横截面结构示意图。如图1至图3所示，现有的半导体器件10包括衬底11以及依次设置于衬底11上的介质层12和密封环结构13。现有技术中，密封环结构13由环绕衬底11的器件区域11A一周的两个或两个以上环状密封环131/132组成。并且，如图4和图5所示，现有技术中，一般采用深槽工艺形成环绕器件区域11A一周的两个或两个以上环形槽131A/132A，并填充导电材料，从而形成上述密封环结构13。但是，随着半导体器件10的高度增大，形成上述密封环结构13时，需要刻蚀形成的深槽(也即，上述环形槽131A/132A)深度增大，因而导致刻蚀应力增大，进而会造成环形槽131A/132A之间的介质层121发生倾斜或偏移，使得两个环形槽131A/132A的特征尺寸不一致，从而导致上述密封环结构13中的环状密封环131/132产生错位，影响该密封环结构13的水氧阻隔性能。

为了解决上述问题，本申请采用的技术方案是提供一种半导体器件及其制作方法，通过在相邻两个环状密封环之间设置连接结构，并使得连接结构连接相邻两个环状密封环，以将位于相邻两个环状密封环之间的介质层隔断，从而能够减小密封环结构形成过程中的刻蚀应力，以解决现有的半导体器件中由于半导体器件高度增大而造成环状密封环错位的问题，进而提高密封环结构的水氧阻隔性能。

请参阅图6至图8，图6是本发明实施例提供的半导体器件的俯视结构示意图，图7是沿图6中的线O-O’截取的截面结构示意图，图8是沿图6中的线P-P’截取的横截面结构示意图。如图6至图8所示，该半导体器件20包括衬底21以及依次设置于衬底21上的介质层22和密封环结构23。在本实施例中，上述密封环结构23可以包括至少两个间隔设置的环状密封环231/232(比如，第一环状密封环231和第二环状密封环232)以及位于环状密封环231/232之间的连接结构233。其中，环状密封环231/232贯穿上述介质层22，且上述连接结构233连接相邻两个环状密封环231/232(比如，第一环状密封环231和第二环状密封环232)，以将位于该相邻两个环状密封环231/232之间的介质层221隔断。

具体地，上述衬底21可以包括器件区域21A，且上述密封环结构23可以位于衬底21上且环绕器件区域21A边缘设置，具体地，该密封环结构23可以包围设于上述器件区域21A上的器件结构，以保护该器件结构不被外界水氧侵蚀以及保护该器件结构在切割过程中免受机械损坏。

在一些实施例中，上述密封环结构23中的环状密封环231/232可以在垂直于上述衬底Z的方向Z上贯穿上述介质层22，且环绕上述衬底21的器件区域21A边缘设置。

如此，如图9至图11所示，在本实施例中，在形成上述密封环结构23的过程中，使得在采用深槽工艺形成环绕上述器件区域21A一周的两个或两个以上环形槽231A/232A的同时，会在相邻两个环形槽231A/232A之间形成连接槽233A，该连接槽233A能够将该相邻两个环形槽231A/232A连接在一起，且可以在垂直于上述衬底21的方向Z上贯穿该相邻两个环形槽231A/232A之间的介质层221，从而能够将该相邻两个环形槽231A/232A之间的介质层221断开为多个块状结构。因而，相比较于现有技术中相邻两个环形槽之间的介质层为环绕器件区域边缘一周的连续墙体结构，本实施例中相邻两个环形槽之间的介质层被断开为多个环绕器件区域边缘且间隔设置的块状结构，能够减小刻蚀形成环形槽的刻蚀应力，并使得相邻两个环形槽之间的介质层不会因局部应力而整体发生弯曲、倾斜或偏移，从而避免了密封环结构错位而影响密封环结构的水氧阻隔性能。

在一个具体实施例中，如图6所示，上述连接结构233可以包括多个间隔设置的第一连接墙2331，该第一连接墙2331位于相邻两个环状密封环231/232(比如，第一环状密封环231和第二环状密封环232)之间，且该第一连接墙2331的相对两侧端部可以分别连接该相邻两个环状密封环231/232，以将该相邻两个环状密封环231/232连接在一起。进一步地，该第一连接墙2331可以在垂直于上述衬底21的方向Z上贯穿上述介质层22，以将位于相邻两个环状密封环231/232之间的介质层221隔断。

并且，具体实施时，如图6所示，上述环状密封环231/232(比如，第一环状密封环231和第二环状密封环232)的截面形状可以为矩形、圆形等任意闭合的几何形状。具体地，当上述环状密封环231/232的截面形状为矩形等任意闭合的几何多边形时，相邻两个环状密封环231/232的各个侧壁可以相对且平行间隔设置。例如，如图6所示，当上述环状密封环231/232的截面形状为矩形时，相邻两个环状密封环231/232的四个侧壁(比如，前侧壁、后侧壁、左侧壁或右侧壁)可以分别相对且平行间隔设置，比如，第一环状密封环231的前侧壁和第二环状密封环232的前侧壁相对且平行间隔设置，第一环状密封环231的后侧壁和第二环状密封环232的后侧壁相对且平行间隔设置，第一环状密封环231的左侧壁和第二环状密封环232的左侧壁相对且平行间隔设置，第一环状密封环231的右侧壁和第二环状密封环232的右侧壁相对且平行间隔设置。

具体地，如图12所示，位于相邻两个环状密封环231/232的某个侧壁(比如，右侧壁)之间的多个上述第一连接墙2331可以平行间隔设置，并且可以具体是平行且等间隔设置的。

在一个具体实施例中，如图12所示，上述第一连接墙2331可以垂直连接于上述环状密封环231/232，具体地，当上述环状密封环231/232的截面形状为多边形时，该第一连接墙2331可以垂直连接于上述环状密封环231/232的侧壁(比如，右侧壁)。在其他实施例中，如图13所示，上述第一连接墙2331还可以连接但不垂直于上述环状密封环231/232，具体地，当上述环状密封环231/232的截面形状为多边形时，该第一连接墙2331可以连接但不垂直于上述环状密封环231/232的侧壁(比如，右侧壁)。

在一些实施例中，如图14所示，上述连接结构233还可以包括多个间隔设置的第二连接墙2332，该第二连接墙2332位于相邻两个环状密封环231/232(比如，第一环状密封环231和第二环状密封环232)之间，且该第二连接墙2332的相对两侧端部可以分别连接该相邻两个环状密封环231/232，以将该相邻两个环状密封环231/232连接在一起。进一步地，该第二连接墙2332可以在垂直于上述衬底21的方向Z上贯穿上述介质层22，以将位于相邻两个环状密封环231/232之间的介质层221进一步地隔断为更小的块状结构。

具体地，上述第二连接墙2332和第一连接墙2331可以沿上述环状密封环231/232的环绕方向交替排布，例如，上述环状密封环231/232环绕上述器件区域21A边缘设置，则上述第二连接墙2332和第一连接墙2331可以环绕上述器件区域21A边缘交替排布。与此同时，相邻的第二连接墙2332和第一连接墙2331可以不平行。

在一些实施例中，如图14所示，相邻的第二连接墙2332和第一连接墙2331可以相连接，对应上述环状密封环231/232之间的介质层221会被该第二连接墙2332和第一连接墙2331隔断为多个呈三棱柱状的块状结构。在其他实施例中，相邻的第二连接墙2332和第一连接墙2331还可以不连接在一起，也即间隔设置，对应上述环状密封环231/232之间的介质层221会被该第二连接墙2332和第一连接墙2331隔断为多个呈四棱柱状的块状结构。

具体地，如图14所示，上述第一连接墙2331可以垂直连接于上述环状密封环231/232，且上述第二连接墙2332可以连接且不垂直于上述环状密封环231/232。在其他实施例中，如图15所示，上述第一连接墙2331和上述第二连接墙2332还可以均连接但不垂直连接于上述环状密封环231/232。

在一个具体实施例中，如图16所示，上述连接结构233还可以包括多个间隔设置的第三连接墙2333，该第三连接墙2333位于相邻两个环状密封环231/232(比如，第一环状密封环231和第二环状密封环232)之间，且该第三连接墙2333的相对两侧端部可以分别连接该相邻两个环状密封环231/232，以将该相邻两个环状密封环231/232连接在一起。进一步地，该第三连接墙2333可以在垂直于上述衬底21的方向Z上贯穿上述介质层22，以将位于相邻两个环状密封环231/232之间的介质层221更进一步地隔断为更小的块状结构。

其中，上述第三连接墙2333、上述第二连接墙2332和上述第一连接墙2331可以沿上述环状密封环231/232的环绕方向呈周期性交替排布，例如，上述环状密封环231/232环绕上述器件区域21A边缘设置，则上述第三连接墙2333、上述第二连接墙2332和上述第一连接墙2331可以环绕上述器件区域21A边缘呈周期性交替排布。与此同时，相邻的第三连接墙2333和第一连接墙2331可以不平行，相邻的第三连接墙2333和第二连接墙2332可以不平行，相邻的第一连接墙2331和第二连接墙2332可以不平行。

具体地，如图16所示，相邻的第三连接墙2333和第一连接墙2331可以相连接，相邻的第三连接墙2333和第二连接墙2332也可以相连接，且相邻的第一连接墙2331和第二连接墙2332也可以相连接，对应上述环状密封环231/232之间的介质层221会被该第三连接墙2333、第二连接墙2332和第一连接墙2331隔断为多个呈三棱柱状的块状结构。在其他实施例中，相邻的第二连接墙2332和第一连接墙2331可以不连接在一起，相邻的第三连接墙2333和第二连接墙2332也可以不连接在一起，且相邻的第一连接墙2331和第二连接墙2332也可以不连接在一起，对应上述环状密封环231/232之间的介质层221会被该第三连接墙2333、第二连接墙2332和第一连接墙2331隔断为多个呈四棱柱状的块状结构。

在一些具体实施例中，如图16所示，上述第一连接墙2331可以垂直连接于上述环状密封环231/232，且上述第二连接墙2332和上述第三连接墙2333连接但不垂直于上述环状密封环231/232。在其他实施例中，上述第一连接墙2331、上述第二连接墙2332和上述第三连接墙2333还可以均连接但不垂直于上述环状密封环231/232。

在一些实施例中，如图17所示，上述连接结构233还可以包括第四连接墙2334，该第四连接墙2334位于相邻两个环状密封环231/232(比如，第一环状密封环231和第二环状密封环232)之间，且不会与该相邻两个环状密封环231/232相连接。具体地，该第四连接墙2334可以与相邻两个环状密封环231/232之间的多个第一连接墙2331相连接，并可以在垂直于上述衬底21的方向Z上贯穿上述介质层22，以将位于相邻两个第一连接墙2331之间呈块状的介质层211进一步地隔断为更小的块状结构。

具体地，上述第四连接墙2334可以沿上述环状密封环231/232的环绕方向延伸，例如，上述环状密封环231/232环绕上述器件区域21A边缘设置，则上述第四连接墙2334可以环绕上述衬底21的器件区域21A边缘一周设置，从而使得该第四连接墙2334能够与相邻两个环状密封环231/232之间的所有第一连接墙2331均相连接。

在上述实施例中，上述密封环结构23可以贯穿上述介质层22并延伸至衬底21内，以在该彻底21上形成凹槽。上述衬底21的材质可以为硅、锗或绝缘体上硅(Silicon-On-Insulator，SOI)等半导体材料。上述介质层22的材质可以为氧化硅等绝缘材料。

在上述实施例中，上述半导体器件20可以具体为三维存储器件(比如，3D NAND存储器件)。相应地，如图18所示，上述半导体器件20还可以包括设置于上述衬底21的器件区域21A上的阵列存储结构24。具体地，该阵列存储结构24可以包括位于器件区域21A上的堆叠结构，该堆叠结构可以包括交替堆叠的若干层栅极层241和栅绝缘层242，且该若干层栅极层241和栅绝缘层242的端部可以形成台阶结构。进一步地，上述阵列存储结构24还可以包括多个接触插塞243，该多个接触插塞243分别在台阶结构的位置与上述栅极层241电连接。

其中，上述衬底21还可以包括位于器件区域21A周边的外围区域21B，且上述密封环结构23可以形成于上述衬底21的外围区域21B上，并可以包围上述阵列存储结构24，以保护该阵列存储结构24不被外界水氧侵蚀以及保护该器件结构在切割过程中免受机械损坏。

具体地，上述介质层22可以覆盖上述阵列存储结构24中的台阶结构，且上述接触插塞243可以穿过该台阶结构上的介质层22，以与上述栅极层241的端部电连接。

在一个具体实施例中，上述接触插塞243的材料可以与上述密封环结构23的材料相同，比如，可以均为钨、铜等金属材料。并且，具体实施时，上述密封环结构23和该接触插塞243可以一起形成，从而无需增加额外的工艺步骤。

在另一些实施例中，上述阵列存储结构24还可以包括穿过堆叠结构24的栅线隔离结构(图中未示出)，且上述密封环结构23的材料可以与该栅线隔离结构的材料相同。并且，具体实施时，上述密封环结构23和该栅线隔离结构可以一起形成，从而无需增加额外的工艺步骤。

区别于现有技术，本实施例中的半导体器件，通过在相邻两个环状密封环之间设置连接结构，并使得连接结构连接相邻两个环状密封环，以将位于相邻两个环状密封环之间的介质层隔断，从而能够减小密封环结构形成过程中的刻蚀应力，以避免密封环结构错位而影响密封环结构的水氧阻隔性能。

请参阅图19，图19是本发明实施例提供的半导体器件的制作方法的流程示意图，该半导体器件的制作方法具体流程可以如下：

步骤S11：提供衬底。

步骤S12：在衬底上形成介质层。

步骤S13：在衬底上形成密封环结构，密封环结构包括至少两个间隔设置的环状密封环以及位于环状密封环之间的连接结构，环状密封环贯穿介质层，且连接结构连接相邻两个环状密封环。

其中，上述步骤S13可以具体包括：

步骤S 131：在衬底上刻蚀介质层，形成密封环隔槽。

步骤S 132：在密封环隔槽中形成密封环结构。

具体地，上述衬底可以包括器件区域，且上述密封环结构可以位于衬底上且环绕器件区域边缘设置，具体地，该密封环结构可以包围设于上述器件区域上的器件结构，以保护该器件结构不被外界水氧侵蚀以及保护该器件结构在切割过程中免受机械损坏。

在一些实施例中，上述密封环结构中的环状密封环可以在垂直于上述衬底的方向上贯穿上述介质层，且环绕上述衬底的器件区域边缘设置。

在一个具体实施例中，在上述步骤S12之前，还可以包括：

步骤S14：在衬底的器件区域上形成阵列存储结构。

其中，阵列存储结构可以包括形成于器件区域上的堆叠结构，该堆叠结构可以包括交替堆叠的若干层栅极层和栅绝缘层，且该若干层栅极层和栅绝缘层的端部可以形成台阶结构。进一步地，上述阵列存储结构还可以包括多个接触插塞，该多个接触插塞分别在台阶结构的位置与栅极层电连接。

具体地，上述介质层可以覆盖上述阵列存储结构，且上述接触插塞可以穿过台阶结构上的介质层，而与上述栅极层的端部电连接。

在一个具体实施例中，上述接触插塞的材料可以与上述密封环结构的材料相同，比如，可以均为钨、铜等金属材料。并且，具体实施时，上述密封环结构和该接触插塞可以一起形成，从而无需增加额外的工艺步骤。

需要说明的是，上述密封环结构的具体结构可以参考上述半导体器件的实施例中的具体实施方式，故此处不再赘述。

区别于现有技术，本实施例中的半导体器件的制作方法，通过提供衬底，并在衬底上形成介质层，然后在衬底上形成密封环结构，密封环结构包括至少两个间隔设置的环状密封环以及位于环状密封环之间的连接结构，环状密封环贯穿介质层，且连接结构连接相邻两个环状密封环，以将位于相邻两个环状密封环之间的介质层隔断，从而能够减小密封环结构形成过程中的刻蚀应力，以避免密封环结构错位而影响密封环结构的水氧阻隔性能。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。