阅读说明：本技术 玻璃层叠衬底上的emib贴片 (EMIB patch on glass laminate substrate ) 是由 R·赞克曼 R·梅 于 2020-03-16 设计创作，主要内容包括：玻璃层叠衬底上的EMIB贴片。本文公开的实施例包括用于PoINT架构的电子封装。特别地,实施例包括电子封装,其包括用以将翘曲最小化的增强衬底。在实施例中,一种电子封装,包括：增强衬底；多个穿衬底过孔,穿过增强衬底；电介质衬底,在增强衬底上方；腔体,进入到电介质衬底中；以及部件,在腔体中。(An EMIB patch on a glass laminate substrate. Embodiments disclosed herein include an electronic package for a PoINT architecture. In particular, embodiments include electronic packages that include a reinforcing substrate to minimize warpage. In an embodiment, an electronic package, comprises: a reinforcing substrate; a plurality of through substrate vias through the reinforcement substrate; a dielectric substrate over the boost substrate; a cavity into the dielectric substrate; and a component in the cavity.)

玻璃层叠衬底上的EMIB贴片

技术领域

本公开内容的实施例涉及电子封装，具体而言，涉及具有在增强衬底上方的嵌入式多管芯互连电桥(EMIB)贴片的电子封装以及形成这种电子封装的方法。

背景技术

由于有机层叠(laminate)衬底的收缩和局部翘曲，具有许多嵌入式电桥(例如，嵌入式多管芯互连电桥(EMIB))的大封装具有挑战性。这使得组装中介层上贴片(PoINT)封装即使不是不可能也很难制造。

PoINT封装是安装在较大的低密度有机层叠衬底上的多层高密度层叠封装表面。高密度层叠封装和低密度有机层叠衬底之间的连接利用400μm的间距和低熔点焊料。使用大间距和低熔点焊料以减轻或防止顶部衬底的翘曲。由于没有合适的表面安装技术(SMT)解决方案，因此目前无法在这种架构中实现EMIB。

具体实施方式

本文描述了根据各种实施例的具有在增强衬底上方的嵌入式多管芯互连电桥(EMIB)贴片的电子封装以及形成这种电子封装的方法。在以下说明中，将使用本领域技术人员通常用于向本领域中其他技术人员传达其工作的主旨的术语来说明示例性实现方式的多个方面。但对于本领域技术人员来说，显然，本发明的实践可以仅借助部分所述的方面。为了解释，阐述了特定数量、材料和配置以便提供对示例性实现方式的透彻理解。但对于本领域技术人员来说，显然，本发明的实践可以无需这些特定细节。在其他实例中，省略或简化了公知的特征，以避免使得示例性实现方式难以理解。

以最有助于理解本发明的方式将多个操作描述为依次的多个分立的操作，但描述的顺序不应解释为暗示这些操作必定是顺序相关的。具体而言，这些操作不必按照所呈现的顺序执行。

如上所述，翘曲妨碍了在例如大于20mm×20mm的大PoINT架构中使用嵌入式电桥(例如EMIB)。因此，本文公开的实施例包括一种电子封装，其包括减轻翘曲的附加机械支撑。这样，可以在PoINT架构中使用EMIB。因此，与必须依赖于单个管芯的PoINT架构相比，这样的实施例允许管芯平铺、异构芯片集成并提供改进的处理能力。

在实施例中，通过增强衬底向电介质衬底提供附加机械支撑。例如，可以将层叠的增强衬底附接到电介质衬底的底表面。增强衬底可包括允许电信号通过增强层的穿衬底过孔。然后，可以使用标准焊料中级互连(MLI)将增强衬底的穿衬底过孔附接到中介层。

现在参考图1A，示出了根据实施例的电子封装100的截面图。在实施例中，电子封装100可以包括增强衬底110。例如，增强衬底110可以是玻璃衬底。然而，应当理解，在其他实施例中可以使用其他非导电且刚性的尺寸稳定的衬底。在实施例中，增强衬底可以具有厚度T。厚度T可以在100μm与1000μm之间。在特定实施例中，厚度T可以大约为500μm。

在实施例中，从增强衬底110的第一表面到增强衬底110的第二表面的电连接可以由多个穿衬底过孔112提供。在玻璃衬底110的情况下，穿衬底过孔112可以被称为穿玻璃过孔(TGV)。在实施例中，穿衬底过孔112可以具有第一间距P₁。例如，第一间距P₁可以在80μm至200μm的范围内。穿衬底过孔112可以包括诸如铜的导电材料。在一些实施例中，穿衬底过孔112可以包括衬层、阻挡层等。

在实施例中，电子封装100可以进一步包括电介质衬底115。电介质衬底115可以在增强衬底110的表面上方。电介质衬底115可以包括多个层叠的电介质层。例如，如本领域中已知的，电介质层可以包括有机层。虽然将电介质衬底115定位在增强衬底110的表面之一上方，但是应当理解，相对表面(即，图1A中的底表面)没有被电介质衬底(或层)覆盖。这与在芯的上方和下方都包括电介质层的典型有芯封装相反。在实施例中，增强衬底110可以具有在2和10ppm之间的热膨胀系数(CTE)。可以调整CTE以将PoINT封装结构的翘曲最小化。此外，增强衬底110的杨氏模量可以明显高于电介质衬底的杨氏模量。例如，增强衬底110的杨氏模量可以大于50GPa。在特定实施例中，杨氏模量可以在60GPa和100GPa之间。

在实施例中，电介质衬底115可以包括导电布线113。导电布线113可以提供从穿衬底过孔112向上穿过封装到电介质衬底的相对表面的电耦合。例如，导电布线113可以包括迹线、焊盘、过孔等。

在实施例中，电介质衬底115可以包括一个或多个腔体117。在实施例中，将腔体117形成在电介质衬底115的表面中。腔体117的尺寸可以设置为容纳一个或多个电桥120。在实施例中，电桥120是无源部件，其在管芯(图1A中未示出)之间提供精细的线间距(FLS)连接。例如，电桥120可以是具有用于将管芯电耦合在一起的多个导电迹线和焊盘的硅管芯。在一些实施例中，电桥120可以被称为电桥衬底或EMIB。尽管在图1A中示出了单个电桥120，但是应当理解，电子封装100可以包括任意数量的电桥120。例如，可以在电介质衬底115中嵌入十个或更多个电桥120。在一些实施例中，每个腔体117可以容纳单个电桥120，或者可以将多个电桥120容纳在单个腔体117中。

在实施例中，可以将电介质层116设置在电介质衬底115和电桥120上方。即，电介质层116可以填充腔体117中的剩余空间并覆盖电桥120的顶表面。例如，电介质层116覆盖电桥120的侧壁和顶表面。虽然被示为与电介质衬底115不同的层，但是应当理解，电介质层116可以是与电介质衬底115相同的材料。这样，在一些实施例中，在电介质衬底115和电介质层116之间可以没有可辨别的边界。

在实施例中，可以在电介质层116中制造多个过孔119、121。过孔119可以提供到电介质衬底115中的导电层的布线，过孔121可以提供到电桥120的布线。在实施例中，过孔119可以具有第二间距P₂，并且过孔121可以具有第三间距P₃。在实施例中，第二间距P₂可以基本上等于穿衬底过孔112的第一间距P₁。在一些实施例中，过孔119可以与穿衬底过孔112基本上对准。即，每个过孔119可以在穿衬底过孔112中的一个上方对准。在这样的实施例中，可以不需要在电介质衬底115中实现任何间距转换。

在实施例中，过孔121的第三间距P₃可以小于第一间距P₁和第二间距P₂。较小的间距允许实施FLS，以便将具有高密度I/O的管芯桥接在一起。在实施例中，第三间距P₃可以在20μm和60μm之间的范围内。

在实施例中，可以将阻焊剂层125设置在电介质层116上方。阻焊剂层125可以具有阻焊剂开口(SRO)，其提供通向过孔119、121的通路。在实施例中，可以穿过阻焊剂层125将焊料122、124设置在SRO中。

现在参考图1B，示出了根据实施例的电子封装101的截面图。电子封装101可以与图1A中的电子封装100基本相似，不同之处在于穿衬底过孔112和过孔119具有不同的间距。例如，穿衬底过孔112的第一间距P₁可以大于过孔119的第二间距P₂。在这样的实施例中，可以通过电介质衬底115中的导电布线113来实现间距转换。

现在参考图1C，示出了根据实施例的电子封装102的截面图。在实施例中，电子封装102可以与图1A中的电子封装100基本相似，不同之处在于增强衬底110的宽度与电介质衬底115的宽度不同。特别地，增强衬底110的宽度可以小于电介质衬底115的宽度。例如，增强衬底110的侧壁可以从电介质衬底115的侧壁回缩距离D。增强衬底110的宽度减小使得电介质衬底115的一部分围绕增强衬底110的侧面。

具有宽度减小的增强衬底110的电子封装102提供了改进的可制造性。这是因为在分割(singulation)工艺期间不必切穿玻璃。这样，由于仅需要切割电介质衬底115，因此可以使用现有的分割工艺。

现在参考图2A-2G，示出了根据实施例的示出用于制造具有增强层的电子封装的过程的一系列截面图。在所示的实施例中，仅示出了一部分衬底。特别地，应当理解，封装的制造可以以面板级、四分之一面板级(quarter-panel level)、条带等实现。在这样的实施例中，可以基本上彼此平行地制造多个电子封装。

现在参考图2A，示出了根据实施例的电子封装200的截面图。在实施例中，电子封装200可以包括附接到载体230的增强衬底210。例如，增强基底210可以通过粘合剂231附接到载体230。在一些实施例中，粘合剂231在暴露于紫外线辐射时可以被释放。

在实施例中，可以通过层叠工艺将增强衬底210设置在载体230上方。在一些实施例中，增强衬底210在层叠之前可以具有设置在增强衬底210中的穿衬底过孔212。在其他实施例中，在将增强衬底210附接到载体230之后，可以对穿衬底过孔212进行图案化和填充(例如，用铜填充)。在实施例中，穿衬底过孔212可以具有第一间距P₁。

在实施例中，增强衬底210包括玻璃。增强衬底210的厚度可以适于提供足以使随后形成的电介质衬底的翘曲最小化或减轻的机械稳定性。例如，增强衬底210可以具有在100μm和1000μm之间的厚度T。在特定实施例中，增强衬底210的厚度T可以大约为500μm。

现在参考图2B，示出了根据实施例的在将电介质衬底215设置在增强衬底210上方之后的电子封装200的截面图。在实施例中，电介质衬底215可以包括彼此层叠的多个有机层。在实施例中，电布线(未示出)可以穿过电介质衬底215，以提供到穿衬底过孔212的电连接。

如图所示，电介质衬底215仅形成在增强衬底210的单个(即，顶)表面上方。即，在一些实施例中，该处理可以称为单面衬底制造。这与有芯封装的制造不同，因为电介质层通常形成在封装芯的两个表面上方。

现在参考图2C，示出了根据实施例的在将腔体217形成在电介质衬底215中之后的电子封装200的截面图。在实施例中，可以将腔体217形成在电介质衬底215的表面(即，顶表面)中。在实施例中，腔体217不完全穿过电介质衬底215的厚度。在所示实施例中，在电介质衬底215中形成两个腔体217。然而，应当理解，取决于期望的结构，可以使用任何数量的腔体217。

在实施例中，可以用任何合适的工艺来制造腔体217。在一些实施例中，可以利用激光烧蚀工艺来制造腔体217。在这样的情况下，腔体的侧壁轮廓可以是锥形的或以其他方式倾斜的。在一些实施例中，可以利用光刻工艺来制造腔体217。

现在参考图2D，示出了根据实施例的在将电桥220放置在腔体217中之后的电子封装200的截面图。在实施例中，可以利用拾取和放置工具等将电桥220放置在腔体217中。电桥220的尺寸可以允许它们完全在腔体217内。例如，电桥220的顶表面可以与电介质衬底215的顶表面基本共面。在其他实施例中，电桥220的顶表面可以凹入到电介质衬底215的顶表面下方或者在电介质衬底215的顶表面上方延伸。

现在参考图2E，示出了根据实施例的在将电桥220完全嵌入之后的电子封装200的截面图。在实施例中，可以通过在顶表面上方设置电介质层216来嵌入电桥220。在实施例中，电介质层216也可以填充腔体217中未被电桥220占用的剩余空间。即，在一些实施例中，电介质层216可以覆盖电桥220的侧壁表面和顶表面。也可以将电介质层216设置在电介质衬底215的顶表面上方。尽管以不同的阴影示出了电介质层216和电介质衬底215，但是应当理解，电介质层216和电介质衬底215可以包括相同的材料。在一些实施例中，电介质层216和电介质衬底215之间可以没有可辨别的边界。在实施例中，可以通过层叠工艺等将电介质层216设置在电介质衬底215上方。

在图2C-2E中，将电桥220放置在形成于电介质衬底215中的腔体217中。然而，应当理解，实施例还可以包括放置在电介质衬底215的中间层上方或直接放置在增强衬底210的表面上的电桥220。在这样的实施例中，可以将电介质衬底215的后续层设置在电桥220上方而不是将电桥220放置在腔体中。

在实施例中，可以穿过电介质层216设置多个过孔219、221。过孔219可以在没有腔体217的区域上方穿过电介质层216。过孔219可以与电介质衬底中的导电部件(未示出)(例如，焊盘、迹线、过孔等)电耦合。因此，可以提供从过孔219到穿衬底过孔212的电连接。

在实施例中，过孔219可以具有第二间距P₂。在实施例中，第二间距P₂可以基本等于穿衬底过孔212的第一间距P₁。在一些实施例中，过孔219可以与穿衬底过孔212对准。即，每个过孔219可以在穿衬底过孔212中的一个上方对准。在这样的实施例中，电介质衬底215中可以无需任何间距转换。在实施例中，第二间距P₂可以不同于第一间距P₁。在这样的实施例中，可以在电介质衬底215中实现间距转换。

在实施例中，过孔221可以位于电桥220上方。过孔221可以落在电桥220的焊盘(未示出)上。过孔221可以具有第三间距P₃。第三间距P₃可以小于第一间距P₁和第二间距P₂。在实施例中，第三间距P₃可以足以用于电桥220的FLS连接。

在实施例中，可以将阻焊剂225设置在电介质层216上方。可以通过层叠工艺等来设置阻焊剂225。在实施例中，阻焊剂225可以包括多个阻焊剂开口(SRO)。SRO可以定位在过孔219、221上方。SRO可以填充有焊料。例如，可以将焊料224设置在过孔221上方的SRO中，并且可以将焊料222设置在过孔219上方的SRO中。

现在参考图2F，示出了根据实施例的在去除载体230之后的电子封装200的截面图。在实施例中，可以通过将粘合剂231暴露于紫外线辐射来去除载体230。例如，载体230可以对紫外线辐射透明，并且紫外线辐射可以穿过载体230的底表面以使粘合剂231曝光。在其他实施例中，可以将载体230与增强衬底210机械地分离。在一些实施例中，在去除载体230之后，可以清洁增强衬底210的底表面(以去除任何残留的粘合剂材料)。

在以面板级、四分之一面板级、条带等形成电子封装的实施例中，可以在去除载体230之后对电子封装200进行分割。在一些实施例中，分割可以指代分割两个或更多个电子封装200的组(例如，以形成四分之一面板、条带或较小的单元)。在其他实施例中，分割可以指分割所有电子封装200，使得每个电子封装200是单独的单元。

现在参考图2G，示出了根据实施例的在将多个管芯240附接到电子封装200之后的电子封装200的截面图。在实施例中，管芯可以包括第一管芯240_A和第二管芯240_B。第一管芯240_A可以通过焊料224和过孔221电耦合到电桥220的第一端，第二管芯240_B可以通过焊料224和过孔221电耦合到电桥220的第二端。即，电桥220可以提供将第一管芯240_A电耦合到第二管芯240_B的FLS迹线。在实施例中，第一管芯240_A和第二管芯240_B也可以通过焊料222和过孔219电耦合到电介质衬底215。

在附接管芯240之后，处理可以以标准工艺继续。例如，可以将底部填充和/或模制层设置在管芯240上方和周围。在一些实施例中，可以在附接第一管芯240_A和第二管芯240_B之后实施电子封装200的分割。例如，可以在对管芯240包覆成型之后或在对管芯240包覆成型之前实施对单独电子封装200的分割。

现在参考图3A和3B，示出了根据实施例的面板的一部分的透视图。在图3A和3B中，为了简单起见，省略了部件(例如腔体、电桥、过孔、穿衬底过孔等)。特别地，为简单起见，仅示出了增强衬底310和电介质衬底315。

现在参考图3A，示出了根据实施例的面板350的一部分的透视图。如图所示，增强衬底310可以是单片层。即，增强层可以包括彼此直接接触的部分310_A-D(注意，在图3A中310_A不可见)。即，部分310_A-D可以是单个衬底的部分。如图所示，电介质衬底315可以在增强衬底310的整个表面上方延伸。例如，电介质衬底315可以包括部分315_A-D，其中每个部分315_A-D是将要制造单个电子封装的位置。如图所示，增强衬底310的边缘356与电介质衬底315的边缘357基本共面。这样的实施例将导致与图1A和1B中公开的实施例基本上类似的电子封装的制造。

现在参考图3B，示出了根据另一实施例的面板350的透视图。如图所示，增强衬底310可包括多个不连续部分310_A-D(注意，在图3B中310_A不可见)。在实施例中，部分310_A-D中的每个可以彼此隔开间隙G。间隙G可以在电介质衬底315的切割路径下方对准。即，部分315_A-D之间的边界(如线所示)可以位于间隙G上方。这样，可以实现电介质衬底315的分割而不需要切穿增强衬底310。这改进了设备的可制造性。

在实施例中，间隙G导致增强衬底的部分310_A-D的侧壁356从电介质衬底的部分315_A-D的侧壁357凹入。如图3B所示，示出了围绕增强衬底的部分310_A-D的虚线轮廓315E。特别地，虚线轮廓表示电介质衬底315向下延伸到间隙G中并围绕增强衬底的部分310_A-D。为了不遮挡增强衬底的部分310_A-D的视图，用虚线示出部分315_E。应当理解，部分315_E可以是上方具有电介质衬底315_A-D的连续层。这样的实施例将导致与图1C中公开的实施例基本上类似的电子封装的制造。

现在参考图4，示出了根据实施例的电子系统460的截面图。在实施例中，电子系统460可以是中介层上封装(PoINT)系统。例如，电子系统可以包括附接到中介层451的电子封装400。例如，电子封装400可以通过互连452电和机械地耦合到中介层451。在一些实施例中，互连452可以被称为中级互连(MLI)。在实施例中，互连452可以包括焊料等。

在实施例中，中介层451可以电和机械地耦合到板470(例如，印刷电路板(PCB)、母板等)。在实施例中，中介层451可以通过互连471耦合到板470。在实施例中，互连471可以被称为第二级互连。

在实施例中，电子封装400可以与上述电子封装(例如，关于图1A-1C描述的电子封装100、101和102)基本上类似。例如，电子封装400包括具有穿衬底过孔412的增强层410。在实施例中，电介质衬底415可以位于增强层410上方。增强层415可以包括形成在表面中的一个或多个腔体417。腔体417可以容纳一个或多个电桥420。在实施例中，可以将电介质层416设置在电介质衬底415和电桥420上方。电介质层416也可以填充腔体417中的剩余空间。因此，电桥被电介质层416和电介质衬底415嵌入。

在实施例中，可以穿过电介质层416形成过孔419、421。电桥420上方的过孔421可以具有精细的间距，并且过孔419的间距可以大于过孔421的间距。在一些实施例中，过孔419可以具有与穿衬底过孔412相同的间距。在其他实施例中，可以将过孔419在穿衬底过孔412上方对准。在一些实施例中，过孔419可以具有与穿衬底过孔412不同的间距。在这样的实施例中，可以利用导电部件(未示出)在电介质衬底中实现间距转换。

在实施例中，可以将具有填充有焊料422、424的SRO的阻焊剂425定位在电介质层416上方。在实施例中，焊料422、424可以将第一管芯440_A和第二管芯440_B的焊盘441、442电耦合到电子封装400。在实施例中，电桥420的FLS迹线(未示出)可以将第一管芯440_A电耦合到第二管芯440_B。

图5示出了根据实施例的计算机系统500的示意图。计算机系统500(也称为电子系统500)可以包括半导体封装，该半导体封装包括根据在本公开内容中阐述的任何实施例及其等同方案而形成在其中的一个或多个原位TFC。计算机系统500可以是服务器系统、超级计算机或高性能计算系统、移动设备、上网本电脑、无线智能电话、台式计算机、手持式阅读器。

系统500可以是包括系统总线520的计算机系统，该系统总线520电耦合电子系统500的各个部件。根据各种实施例，系统总线520是单个总线或总线的任意组合。电子系统500包括向集成电路510提供电力的电压源530。在一个实施例中，电压源530通过系统总线520向集成电路510提供电流。

根据实施例，集成电路510电耦合到系统总线520，并且包括任何电路或电路的组合。在实施例中，集成电路510包括处理器512。如本文中所使用的，处理器512可以指任何类型的电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器或另一种处理器。在实施例中，处理器512包括半导体封装或与半导体封装耦合，该半导体封装包括根据如前述说明书中所描述的任何实施例及其等同方案而形成在其中的一个或多个原位TFC。在实施例中，SRAM实施例应用于处理器的存储器高速缓存中。可以包括在集成电路510中的其他类型的电路是定制电路或专用集成电路(ASIC)，例如用于诸如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电设备和类似的电子系统的无线设备中的通信电路514，或用于服务器的通信电路。在实施例中，集成电路510包括管芯上存储器516，诸如静态随机存取存储器(SRAM)。在实施例中，集成电路510包括嵌入式管芯上存储器516，诸如嵌入式动态随机存取存储器(eDRAM)。在一个实施例中，管芯上存储器516可以利用根据如前述说明书中所描述的任何实施例及其等同方案的过程来封装。

在实施例中，用后续的集成电路511来补充集成电路510。有用的实施例包括双处理器513和双通信电路515以及双管芯上存储器517，例如SRAM。在实施例中，双集成电路510包括嵌入式管芯上存储器517，诸如eDRAM。

在实施例中，电子系统500还包括外部存储器540，其可以包括一个或多个适合于特定应用的存储元件，例如RAM形式的主存储器542，一个或多个硬盘驱动器544，和/或一个或多个处理可移动介质546的驱动器，例如软盘、光盘(CD)、数字多用途盘(DVD)、闪存驱动器和本领域已知的其他可移动介质。根据实施例，外部存储器540也可以是嵌入式存储器548，诸如管芯叠层中的第一管芯。

在实施例中，电子系统500还包括显示设备550和音频输出560。在实施例中，电子系统500包括输入设备，例如控制器570，其可以是键盘、鼠标、跟踪球、游戏控制器、麦克风、语音识别设备或将信息输入到电子系统500中的任何其他输入设备。在实施例中，输入设备570是照相机。在实施例中，输入设备570是数字录音机。在实施例中，输入设备570是照相机和数字录音机。

根据本文阐述的任何公开的实施例及其现有技术公认的等同方案，集成电路510或511中的至少一个可以在多个不同的实施例中实现，包括包含如本文所述的形成在其中的一个或多个原位TFC的半导体封装、电子系统、计算机系统、制造集成电路的一种或多种方法，以及制造包括形成在其中的一个或多个原位TFC的半导体封装的一种或多种方法。根据本文阐述的任何公开的实施例及其现有技术公认的等同方案，元素、材料、几何形状、尺寸和操作顺序都可以改变，以适应特定的I/O耦合要求，包括根据包含有应力吸收材料的半导体封装嵌入在处理器安装衬底中的微电子管芯的阵列触点数、阵列触点配置。如图5的虚线所示，可以包括基础衬底。同样如图5所示，也可以包括无源器件。

包括摘要中描述的内容的对本发明的示例性实施方式的以上描述并非旨在是穷举的或将本发明限制为所公开的精确形式。尽管本文出于说明性目的描述了本发明的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本发明的范围内可以进行各种等效修改。

可以根据以上具体实施方式对本发明进行这些修改。所附权利要求书中使用的术语不应解释为将本发明限制为说明书和权利要求书中公开的具体实施方式。而是，本发明的范围将完全由所附权利要求书确定，所附权利要求书将根据权利要求解释的既定原则来解释。

示例1：一种电子封装，包括：增强衬底；多个穿过增强衬底的穿衬底过孔；电介质衬底，在增强衬底上方；腔体，进入到电介质衬底中；以及部件，在腔体中。

示例2：示例1的电子封装，其中，该部件是电桥。

示例3：根据示例1或示例2的电子封装，其中，多个穿衬底过孔具有第一间距，并且其中，电桥所具有的触点具有小于第一间距的第二间距。

示例4：示例1-3的电子封装，还包括：部件上方的电介质层，其中，电介质层填充腔体。

示例5：示例1-4的电子封装，其中，穿过电介质层形成多个过孔。

示例6：示例1-5的电子封装，其中，多个穿衬底过孔具有第一间距，并且其中，多个过孔具有第二间距。

示例7：示例1-6的电子封装，其中，第一间距等于第二间距。

示例8：示例1-7的电子封装，其中，每个穿衬底过孔与多个过孔中的一个对准。

示例9：示例1-8的电子封装，其中，第一间距不同于第二间距。

示例10：示例1-9的电子封装，其中，在电介质衬底中实现从第一间距到第二间距的间距转换。

示例11：示例1-10的电子封装，其中，增强层的杨氏模量大于电介质层的杨氏模量。

示例12：示例1-11的电子封装，其中，增强层的杨氏模量在60GPa和100GPa之间。

示例13：示例1-12的电子封装，其中，增强层的热膨胀系数(CTE)在2ppm和10ppm之间。

示例14：示例1-13的电子封装，还包括：第一管芯，在电介质衬底上方；第二管芯，在电介质衬底上方，其中，第一管芯通过部件电耦合到第二管芯。

示例15：示例1-14的电子封装，其中，增强衬底的边缘与电介质衬底的边缘基本上共面。

示例16：示例1-15的电子封装，其中，增强衬底的边缘从电介质衬底的边缘凹入。

示例17：电子系统，包括：板；中介层，在板上方；以及在中介层上方的电子封装，其中，电子封装包括：增强衬底；多个穿过增强衬底的穿衬底过孔；电介质衬底，在增强衬底上方；腔体，进入到电介质衬底中；以及部件，在腔体中。

示例18：示例17的电子系统，还包括：第一管芯，在电子封装上方；以及第二管芯，在电子封装上方。

示例19：示例17或示例18的电子系统，其中，第一管芯通过部件电耦合到第二管芯。

示例20：示例17-19的电子系统，其中，电子封装还包括：电介质层，在电介质衬底上方，其中，穿过电介质层形成过孔。

示例21：示例17-20的电子系统，其中，多个穿衬底过孔具有第一间距，并且其中，过孔具有第二间距。

示例22：示例17-21的电子系统，其中，第一间距等于第二间距。

示例23：示例17-22的电子系统，其中，第一间距不同于第二间距。

示例24：根据示例17-23的电子系统，其中，部件包括焊盘，并且其中，焊盘所具有的第三间距小于第一间距和第二间距。

示例25：一种形成电子封装的方法，包括：将玻璃层附接到载体；在玻璃层上方设置电介质衬底；将部件嵌入电介质衬底中；从载体释放玻璃层；以及将第一管芯和第二管芯附接到部件。

示例26：示例25的方法，其中，将部件嵌入电介质衬底中包括：在电介质衬底中形成腔体；将部件放入腔体中；以及在部件上方设置电介质层。

示例27：示例26的方法，其中，将部件嵌入电介质衬底中包括：在玻璃层上方设置电介质衬底层；将部件放置在电介质衬底的层上；在部件上方层叠一个或多个电介质层。

示例28：示例26或示例27的方法，其中，将部件嵌入电介质衬底中包括：将部件直接设置在玻璃层上；以及在部件上方层叠一个或多个电介质层。

示例29：示例26-28的方法，其中，在将第一管芯和第二管芯附接到部件之前，对电子封装进行分割。