阅读说明：本技术 半导体装置及半导体封装 (Semiconductor device and semiconductor package ) 是由 刘玮玮 翁辉翔 于 2020-02-21 设计创作，主要内容包括：本申请提供一种半导体装置及一种包括所述半导体装置的半导体封装。所述半导体裝置包含：半导体元件；保护层,其被安置邻近于所述半导体元件的表面,所述保护层界定开口以暴露所述半导体元件；第一凸块,其安置于所述半导体元件上；及第二凸块,其安置至所述保护层的表面上。所述第一凸块相比于所述第二凸块具有较大横截面表面积。(The present application provides a semiconductor device and a semiconductor package including the same. The semiconductor device includes: a semiconductor element; a protective layer disposed adjacent to a surface of the semiconductor element, the protective layer defining an opening to expose the semiconductor element; a first bump disposed on the semiconductor element; and a second bump disposed onto a surface of the protective layer. The first bumps have a larger cross-sectional surface area than the second bumps.)

半导体装置及半导体封装

技术领域

本申请涉及一种半导体装置，且更具体地说，涉及一种包含凸块的半导体装置及一种包括所述装置的半导体封装。

背景技术

在半导体倒装芯片接合工艺中，芯片是放置于衬底(或另一芯片)上。可经由安置于芯片上的金属凸块且经由安置于衬底上的接合衬垫将芯片电连接至衬底。可使用焊料以物理上连接金属凸块与接合衬垫。

小型化已对在半导体装置上模制金属凸块期间产生的组装应力造成了严重的影响。此类应力可能会在凸块中产生裂纹或甚至产生芯片或裸片的分离，从而在芯片与衬底之间引起不良电连接。因此，将需要提供一种具有新颖且具创造性的凸块的半导体装置，以减少在模制工艺期间产生的组装应力且防止芯片与衬底之间的不良电连接。

发明内容

在一方面中，一种半导体装置包含：半导体元件；保护层，其安置邻近于所述半导体元件的表面，所述保护层界定开口以暴露所述半导体元件；第一凸块，其安置于所述半导体元件上；及第二凸块，其安置至所述保护层的表面上。所述第一凸块相比于所述第二凸块具有较大横截面表面积。

在一方面中，一种半导体装置包含：半导体元件；第一凸块，其安置紧邻于所述半导体元件的表面，其中所述第一凸块包含第一柱及第一焊料层；及第二凸块，其安置紧邻于所述半导体元件的所述表面，其中所述第二凸块包含第二柱及第二焊料层。所述第一柱与所述第二柱具有大体上相同高度，且所述第一焊料层与所述第二焊料层不具有大体上相同高度。另外，所述第一凸块相比于所述第二凸块具有较大横截面表面积。

在一方面中，一种半导体封装包括半导体装置及第二半导体元件。所述半导体装置包括：第一半导体元件；保护层，其安置邻近于所述第一半导体元件的表面，所述保护层界定开口以暴露所述第一半导体元件；第一凸块，其安置于所述第一半导体元件上；及第二凸块，其安置至所述保护层的表面上，其中所述第一凸块相比于所述第二凸块具有较大横截面表面积。所述第二半导体元件包括第一接合衬垫，所述第一接合衬垫安置邻近于所述第二半导体元件的表面且对应于所述第一凸块；其中所述第一凸块接合至所述第一接合衬垫。

在一方面中，一种形成半导体装置的方法包括：提供半导体元件，所述半导体元件包括安置邻近于所述半导体元件的表面的至少一个接合衬垫；安置保护层邻近于所述半导体元件的所述表面，所述保护层界定开口以暴露所述接合衬垫；安置第一柱在所述接合衬垫上；及安置第二柱邻近于所述保护层的表面，其中所述第一柱相比于所述第二柱具有较大横截面表面积。

附图说明

图1绘示根据本申请的实施例的半导体装置的横截面图。

图2(a)绘示根据本申请的实施例的图1中所绘示的半导体装置的俯视图。

图2(b)绘示根据本申请的实施例的图1中所绘示的半导体装置的俯视图。

图3(a)绘示根据本申请的实施例的图1中所绘示的半导体装置的俯视图。

图3(b)绘示根据本申请的实施例的图1中所绘示的半导体装置的俯视图。

图4绘示根据本申请的实施例的半导体装置的横截面图。

图5绘示根据本申请的实施例的半导体封装的实施例的横截面图。

图6绘示根据本申请的实施例的半导体封装的实施例的横截面图。

图7(a)至7(f)绘示根据本申请的实施例的制造方法。

图8(a)至8(b)绘示根据本申请的实施例的制造方法。

具体实施方式

除非另有指定，否则关于各图中所展示的定向来指示例如“上方”、“顶部”、“底部”、“较高”、“下部”、“下方”等的空间描述。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本申請的实施例的优点不会因此类布置而有偏差。

在半导体倒装芯片接合工艺中，芯片是放置于衬底(或另一芯片)上。可经由安置于芯片上的金属凸块且经由安置于衬底上的接合衬垫将芯片电连接至衬底。可使用焊料以物理上连接金属凸块与接合衬垫。回焊工艺使焊料熔融，使得金属凸块可与接合衬垫接合，以形成倒装芯片接合结构。然而，此类接合结构可易碎，这是因为在金属凸块的模制工艺期间常常会产生组装应力。组装应力可能会使金属凸块破裂或甚至造成芯片或裸片的分离。结果可为芯片与衬底之间的不良电连接以及低可靠性。

本申請实现了一种具有改善型金属凸块的改善型半导体装置，其可减少在金属凸块的模制工艺期间常常产生的组装应力。

图1绘示根据本申請的实施例的半导体装置100的横截面图。图1的半导体装置100包含半导体元件102、保护层104、多个第一凸块106及多个第二凸块108。

半导体元件102可为裸片、芯片、封装或中介层。半导体元件102具有第一表面102a、与第一表面102a相对的第二表面102b，及一或多个接合衬垫110。接合衬垫110被安置邻近于半导体元件102的第一表面102a。接合衬垫110可为例如迹线的接触衬垫。在图 1的实施例中，第一表面102a为主动表面，接合衬垫110为接触衬垫，且接合衬垫110 直接安置于半导体元件102的第一表面102a上。接合衬垫110可包含例如铜、金、铟、锡、银、钯、锇、铱、钌、钛、镁、铝、钴、镍或锌或其它金属或金属合金中的一者或其组合。

保护层104被安置邻近于半导体元件102的第一表面102a。如图1中所展示，保护层104安置于半导体元件102的第一表面102a上方。保护层104界定一或多个开口104c。每一开口104c对应于相应接合衬垫110且暴露接合衬垫110的至少一部分。保护层104 包含聚酰亚胺或其它合适材料(例如，感光材料)。保护层104可为钝化层或绝缘层(其材料可为氧化硅或氮化硅，或另一绝缘材料)。在例如图1中所绘示的实施例的一些实施例中，保护层104可安置于绝缘层(或另一保护层)112上。绝缘层(或另一保护层)112可覆盖接合衬垫110的部分且覆盖半导体元件102的第一表面102a。

第一凸块106为导电柱状结构。第一凸块106被安置紧邻于半导体元件102的第一表面102a。图1中所绘示的第一凸块106安置于所绘示的接合衬垫110的暴露部分上。如在图1中所见，第一凸块106可包含第一凸块下金属化物(under bump metallization， UBM)层1061、第一柱1063、第一阻挡层1065及第一焊料层1067。在一些实施例中，第一UBM层1061、第一阻挡层1045及第一焊料层1047中的一者、两者或三者从第一凸块106被省略(例如，第一凸块为柱)。

第二凸块108为导电或绝缘柱状结构。第二凸块被安置紧邻于半导体元件102的第一表面102a。第二凸块108被安置邻近于保护层104的表面104a。图1中所绘示的第二凸块108安置至保护层104的表面104a上。如在图1中所见，第二凸块108可包含第二凸块下金属化物(UBM)层1081、第二柱1083、第二阻挡层1085及第二焊料层1087。在一些实施例中，第二UBM层1081、第二阻挡层1085及第二焊料层1087中的一者、两者或三者从第二凸块108被省略(例如，第二凸块为柱)。如上文所描述，接合结构可易碎，这是因为在金属凸块的模制工艺期间常常会产生组装应力。因此，第二凸块108 被安置邻近于保护层104的表面104a，以分担及减少在金属凸块的模制工艺期间对第一凸块106产生的组装应力。因此，可减少或消除可能会在金属凸块的模制工艺期间产生的第一凸块106的破裂或芯片或裸片的分离，且可对应地改善电连接及可靠性。

如在图1中所见，第二凸块108安置于高于第一凸块106的平面处。因此，如果第一凸块106与第二凸块108具有相同高度(例如，第一UBM层1061与第二UBM层1081 具有相同高度；第一柱1063与第二柱1083具有相同高度；第一阻挡层1065与第二阻挡层1085具有相同高度；且第一焊料层1067与第二焊料层1087具有相同高度)，那么在第一凸块106的顶部与第二凸块108的顶部之间将存在高度差。此类高度差可能会造成不良共面性，且又造成不良焊料连接，从而导致不良电连接。因此，本申請进一步规定，第一凸块106相比于第二凸块108应具有较大横截面表面积，使得在回焊之后的第一焊料层1067的高度S1可大于第二焊料层1087的高度S2，因此，从第一凸块106与半导体元件102接触的表面至第一凸块106的顶部测量的第一凸块106的第一高度H1 与从第一凸块106的底部至第二凸块108的顶部测量的第三高度H3之间的差可在焊料回焊之后被控制为小于15μm、小于12μm、小于8μm，或大体上相同(例如，在制造容限内)。

已意外地发现，如果将焊料层安置于具有较大横截面表面积的柱上，那么焊料层将在回焊之后具有较小厚度。这可与焊料层1067、1087与阻挡层1065、1085及/或下方柱1063、1083之间的表面张力相关联。

图2(a)绘示图1的半导体装置的实施例的俯视图，第一凸块106(包含柱1063)定位于半导体元件102上的接合衬垫110上。第一凸块106可呈任何形状，只要第一凸块106 相比于第二凸块108具有较大横截面表面积即可。在一些实施例中，第一凸块106具有圆形或类圆形形状，或椭圆形或类椭圆形形状。第一凸块106具有相对于第一方向的第一长度L1及相对于第二方向的第二长度L2。第一长度L1可长于、短于或等于第二长度L2。图2(a)中所绘示的第一凸块106具有椭圆形或类椭圆形形状，其中第一长度L1 对第二长度L2的比率为约1:1.2、约1:1.5、约1:1.7、约1:1.9或约1:2。

图2(b)绘示图1的半导体装置的实施例的俯视图，第二凸块108(包含柱1083)定位于保护层104上。第二凸块108可呈任何形状，只要第二凸块108相比于第一凸块106 具有较小横截面表面积即可。在一些实施例中，第二凸块108具有圆形或类圆形形状，或椭圆形或类椭圆形形状。第二凸块108具有相对于第一方向的第三长度L3及相对于第二方向的第四长度L4。第三长度L3可长于、短于或等于第四长度L4。图2(b)中所绘示的第二凸块108具有圆形或类圆形形状，其中第三长度L3对第四长度L4的比率为约 1:1。

第一凸块106可具有与第二凸块108的形状不同的形状，或具有与第二凸块108的形状相同或相似的形状。在一些实施例中，第二凸块108的第三长度L3在第一凸块106 的第一长度L1与约10μm之间的差的90％至110％的范围内(例如，当第一凸块106具有椭圆形或类椭圆形形状且第二凸块108具有圆形或类圆形形状时)。在一些实施例中，第二凸块108的第三长度L3在第一长度与0.7的乘积的90％至110％的范围内(例如，当第一凸块106具有圆形或类圆形形状且第二凸块108具有圆形或类圆形形状时)。在图 2(a)、图2(b)及图1中所绘示的实施例中，第一凸块106具有与第二凸块108的形状不同的形状。第一凸块106具有椭圆形或类椭圆形形状且第二凸块108具有圆形或类圆形形状。

盖部比率(cap ratio)可由焊料层1067、1087的厚度对凸块106、108相对于第一方向的长度L1、L3决定。盖部比率是取决于设计规格而确定。如果焊料层的盖部比率大于0.8，那么焊料层可能会塌陷且无法实现提供有效电连接的目的。另一方面，如果焊料层的盖部比率小于0.3，那么焊料层可暴露下方柱，这也无法实现其提供有效电连接的目的。在一些实施例中，第一焊料层1067具有约0.55至约0.65的盖部比率、约0.57至约 0.63的盖部比率，或约0.58至约0.59的盖部比率。在一些实施例中，第二焊料层1087 具有约0.50至约0.70的盖部比率、约0.52至约0.68的盖部比率，或约0.53至约0.66 的盖部比率。在一些实施例中，第一焊料层1067具有0.55至0.65的盖部比率且第二焊料层1087具有0.50至0.70的盖部比率(例如，当第一凸块106具有椭圆形或类椭圆形形状且第二凸块108具有圆形或类圆形形状时)。在一些实施例中，第一焊料层1067具有 0.55至0.65的盖部比率且第二焊料层1087具有0.60至0.80的盖部比率(例如，当第一凸块106具有圆形或类圆形形状且第二凸块108具有圆形或类圆形形状时)。

图3(a)绘示图1的半导体装置的实施例的俯视图，第一凸块107定位于半导体元件102上的接合衬垫110上。所述半导体装置与图1中所绘示的半导体装置相似，差异为图3(a)中的第一凸块107具有圆形或类圆形形状，其中第一长度L1对第二长度L2的比率为约1:1。

图3(b)绘示图1的半导体装置的实施例的俯视图，第二凸块109定位于保护层104上。所述半导体装置及第二凸块109与图1中所绘示的半导体装置及第二凸块相似，差异为第二凸块109的第三长度L3在图3(a)中所绘示的第一凸块107的第一长度L1与0.7 的乘积的90％至110％的范围内。

图4绘示根据本申請的实施例的半导体装置的横截面图。图4中的半导体装置400与图1中的半导体装置100相似，差异包含保护层404覆盖接合衬垫110的部分。保护层404具有或界定一或多个开口404c。每一开口404c对应于相应接合衬垫110且暴露接合衬垫110的至少一部分。在图4的实施例中，第一凸块106安置于所绘示的接合衬垫110的暴露部分上及保护层404的部分上。

图5绘示包含图1的半导体装置100的半导体封装500的实施例的横截面图。图5 的半导体封装500包含图1的半导体装置100、第二半导体元件101、底填充料524，及用于外部连接的多个连接元件522。

第二半导体元件101可为芯片、衬底、封装或中介层。第二半导体元件101包含被安置邻近于第二半导体元件101的表面的第二接合衬垫518及第三接合衬垫519。如在图5中所见，第二接合衬垫518可经由设置于第二半导体元件101上的导电通孔520及连接元件522(例如，接合性衬垫及/或迹线)而电连接至外部环境。第二接合衬垫518、 519可包含例如铜、金、铟、锡、银、钯、锇、铱、钌、钛、镁、铝、钴、镍或锌或其它金属或金属合金中的一者或其组合。

半导体装置100可经由安置于半导体装置100上的第一凸块106且经由被安置邻近于第二半导体元件101的表面的第二接合衬垫518而电连接至第二半导体元件101。第二凸块108可经由安置于半导体装置100上的第二凸块108且经由安置于第二半导体元件101上的第三接合衬垫519而热或绝缘连接至第二半导体元件101。应注意，第三接合衬垫519可能并非必要的。在一些实施例中，半导体装置100可经由安置于半导体装置100上的第二凸块108且经由被安置邻近于第二半导体元件101的表面的第三接合衬垫519而热连接至第二半导体元件101。在这些实施例中，来自半导体装置100的热可通过第二凸块108及第三接合衬垫519而耗散。

底填充料524安置于半导体装置100与第二半导体元件101之间，以保护第一凸块106免于氧化、湿气及其它环境条件以满足封装应用要求。在一些实施例中，底填充料 524安置于半导体装置100与第二半导体元件101之间，以保护第一凸块106及第二凸块108免于氧化、湿气及其它环境条件。应注意，底填充料524可能并非必要的。

图6绘示根据本申請的实施例的半导体封装600的横截面图。半导体封装600与图5中所绘示的半导体封装500相似，但以下情形除外：第二绝缘层626安置于半导体装置100与第二半导体元件101之间，以保护第一凸块106免于氧化、湿气及其它环境条件以满足封装应用要求。在一些实施例中，第二绝缘层626安置于半导体装置100与第二半导体元件101之间，以保护第一凸块106及第二凸块108免于氧化、湿气及其它环境条件。在此实施例中，第二绝缘层626为包括模制化合物的模制层。

图7(a)至7(f)绘示用于制造例如图1的半导体装置100的半导体装置的方法。

参看图7(a)，提供半导体元件(例如，裸片)102。半导体元件102包含在半导体元件102的主动表面102a上的至少一个接合衬垫110。每一半导体元件102可包含衬底、一或多个集成电路装置，及在其中的一或多个上覆互连结构。集成电路装置可包含例如晶体管的一或多个有源装置，及/或例如电阻器、电容器、电感器或其两者或多者的组合的无源装置。

绝缘层(或保护层)112安置于半导体元件102的主动表面102a上。绝缘层112具有或界定一或多个开口112c以暴露接合衬垫110。在一些实施例中，绝缘层112可覆盖接合衬垫110的部分。替代地，绝缘层112完全暴露接合衬垫110。在一些实施例中，可通过例如布线、蚀刻或其它合适工艺形成开口112c。在一些实施例中，绝缘层112为包含氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧、氧化铪或另一金属或非金属氧化物或氮化物的钝化层。

保护层105被安置邻近于半导体元件102的主动表面102a。在图7(a)中所绘示的实施例中，保护层105安置于绝缘层112的表面112a上且覆盖接合衬垫110。在一些实施例中，保护层105的厚度为约3μm至约7μm，或约4μm至约7μm。在一些实施例中，保护层105包含聚酰亚胺或其它合适材料(例如，感光材料)。

参看图7(b)，形成开口104c以暴露接合衬垫110以及绝缘层112的部分。如图7(b)中所展示，开口104c的宽度大于开口112c的宽度。替代地，取决于设计规格，开口104c 的宽度可小于或大体上等于开口112c的宽度。在一些实施例中，可通过光刻、蚀刻、激光钻孔或其它合适工艺形成开口104c。

参看图7(c)，将经图案化掩模714安置邻近于保护层104的表面104a以暴露接合衬垫110的部分及保护层104的部分。经图案化掩模714界定或具有第一开口714c以暴露接合衬垫110的部分，且界定或具有第二开口714d以暴露保护层104的部分。第一开口714c具有从开口714c的一个侧至开口714c的相对侧的第一宽度L1，且具有从开口714d的一个侧至开口714d的相对侧的第二宽度L3，其中第一宽度L1大于第二宽度 L3。可例如通过光刻技术形成经图案化掩模1401。

参看图7(d)，在接合衬垫110的暴露部分上形成第一UBM层1061，且在保护层104的暴露部分上形成第二UBM层1081。第一UBM层1061与第二UBM层1081可被形成为具有大体上相同高度。可例如通过镀敷技术形成第一UBM层1061及第二UBM层1081。第一UBM层1061及第二UBM层1081可独立地包含但不限于金属、金属合金、多金属或多合金堆叠，例如多合金堆叠，包含例如铜、镍、钒、铬与金的组合。

具有第一高度P1的第一柱1063形成于第一UBM层1061上，且具有第二高度P2 的第二柱1083形成于第二UBM层1081上。第一高度P1可大于、小于或等于第二高度 P2。在图7(d)中所绘示的实施例中，第一高度P1与第二高度P2大体上相同。可例如通过镀敷技术形成第一柱1063及第二柱1083。第一柱1063及第二柱1083可独立地包含但不限于铜或另一合适金属或其合金。

参看图7(e)，在第一柱1063上形成第一阻挡层1065且在第二柱1083上形成第二阻挡层1085。第一阻挡层1065与第二阻挡层1085可被形成为具有大体上相同高度。可例如通过镀敷技术形成第一阻挡层1065及第二阻挡层1085。第一阻挡层1065及第二阻挡层1085可独立地包含但不限于镍、铜、其合金，或另一合适金属或合金。

另外，具有第一高度S1*的第一焊料层1068形成于第一阻挡层1065上，且具有第二高度S2*的第二焊料层1088形成于第二阻挡层1085上。第一高度S1*可大于、小于或等于第二高度S2*。在图7(e)中所绘示的实施例中，第一高度S1*与第二高度S2*大体上相同。可例如使用光刻及蚀刻技术形成焊料层1047a。

参看图7(f)，移除经图案化掩模714。接着，将第一焊料层1068及第二焊料层1088回焊以形成如图1中所绘示的半导体装置100。如在图7(f)中所见，在焊料回焊之前，从第一UBM层1061与半导体元件102接触的表面至第一焊料层1068的顶部测量的第一高度H1*小于从第一UBM层1061与半导体元件102接触的表面的底部至第二焊料层 1088的顶部测量的第三高度H3*，这是因为第二柱1083安置于高于第一柱1063的平面上且第一高度S1*与第二高度S2*大体上相同，第一高度P1与第二高度P2大体上相同，且第一UBM层1061连同第一阻挡层1065的厚度与第二UBM层1081连同第二阻挡层 1085的厚度大体上相同。

图8(a)至8(b)绘示用于制造例如图5的半导体装置500的半导体封装的方法。

参看图8(a)，提供半导体装置100及半导体元件101。图8(a)的半导体装置100与图1的半导体装置相同，且具有第一凸块106及第二凸块108。第一凸块106具有相对于第一方向的第一长度L1，且第二凸块108具有相对于第一方向的第三长度L3。

图8(a)的第二半导体元件101与图5的第二半导体元件101相同，且具有被安置邻近于第二半导体元件101的表面的第二接合衬垫518及第三接合衬垫519。第一接合衬垫518对应于第一柱106且具有第一宽度W1，其中第一宽度W1大于或等于第一凸块 106的第一长度L1。第二接合衬垫519对应于第二柱108且具有第二宽度W2，其中第二宽度W2大于或等于第二凸块108的第二长度L2。当第一长度L1大于第二长度L2 时，第一宽度W1大于第二宽度W2。

参看图8(b)，将半导体装置100的第一柱106接合至第二半导体元件101的第一接合衬垫518，且将半导体装置100的第二柱108接合至第二半导体元件101的第二接合衬垫519。可通过热压缩接合来形成接合工艺。接着，将底填充料524安置于半导体装置100与第二半导体元件101之间以形成如图5中所绘示的半导体封装500。

如本文中所使用且不加以另外定义，术语“大体上”、“大体的”、“大约”及“约”用以描述及考虑小的变化。当结合事件或情境而使用时，所述术语可涵盖所述事件或情境精确地发生的例子，以及所述事件或情境极近似地发生的例子。举例来说，当结合数值而使用时，所述术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。作为另一实例，如果线或平面的峰部或凹陷不大于5μm、不大于1μm或不大于0.5μm，那么线或平面可为大体上平坦的。

尽管本发明已参考其特定实施例予以描述及绘示，但这些描述及绘示并非限制性的。所属领域技术人员应理解，在不脱离如由所附权利要求书所界定的本发明的真实精神及范围的情况下，可作出各种改变且可取代等效者。绘示可能未必按比例绘制。由于制造工艺及容限，本发明中的艺术再现与实际装置之间可存在区别。本发明可存在未特定地绘示的其它实施例。应将本说明书及附图视为说明性而非限制性的。可作出修改以使特定情形、材料、物质组成、方法或工艺适应于本发明的目标、精神及范围。所有此类修改均意欲在本文所附的权利要求书的范围内。尽管已参考按特定次序执行的特定操作描述了本文中所揭示的方法，但应理解，可在不脱离本发明的教示的情况下对这些操作进行组合、细分或重新排序以形成等效方法。因此，除非本文中有特定指示，否则操作的次序及分组并非限制。