阅读说明：本技术 布线结构及其制造方法 (Wiring structure and method for manufacturing the same ) 是由 黄文宏 卓晖雄 陈朝阳 于 2020-02-17 设计创作，主要内容包括：本公开涉及一种布线结构和用于制造布线结构的方法。所述布线结构包含上部导电结构、下部导电结构、中间层和至少一个下部穿导孔。所述上部导电结构包含至少一个上部介电层和与所述上部介电层接触的至少一个上部电路层。所述下部导电结构包含至少一个下部介电层和与所述下部介电层接触的至少一个下部电路层。所述中间层设置在所述上部导电结构与所述下部导电结构之间,且将所述上部导电结构和所述下部导电结构接合在一起。所述下部穿导孔延伸穿过所述下部导电结构的至少一部分和所述中间层,且电连接到所述上部导电结构的所述上部电路层。(The present disclosure relates to a wiring structure and a method for manufacturing the wiring structure. The wiring structure includes an upper conductive structure, a lower conductive structure, an intermediate layer, and at least one lower via. The upper conductive structure includes at least one upper dielectric layer and at least one upper circuit layer in contact with the upper dielectric layer. The lower conductive structure includes at least one lower dielectric layer and at least one lower circuit layer in contact with the lower dielectric layer. The intermediate layer is disposed between the upper conductive structure and the lower conductive structure and bonds the upper conductive structure and the lower conductive structure together. The lower feed-through hole extends through at least a portion of the lower conductive structure and the intermediate layer and is electrically connected to the upper circuit layer of the upper conductive structure.)

布线结构及其制造方法

技术领域

本公开涉及一种布线结构和一种制造方法，且涉及一种包含通过中间层附接或接合在一起的至少两个导电结构的布线结构，以及一种制造所述布线结构的方法。

背景技术

随着电子行业的快速发展以及半导体处理技术的进展，半导体芯片与增大数量的电子组件集成以实现改进的电性能和额外功能。因此，半导体芯片具备更多的输入/输出(input/output,I/O)连接。为了制造包含具有增大数量的I/O连接的半导体芯片的半导体封装，可用于承载半导体芯片的半导体衬底的电路层的尺寸可能对应地增加。因此，半导体衬底的厚度和翘曲可能相应地增加，并且半导体衬底的良率可能降低。

发明内容

在一些实施例中，一种布线结构(wiring struture)包含：(a)上部导电结构，其包含至少一个上部介电层和与所述上部介电层接触的至少一个上部电路层；(b)下部导电结构，其包含至少一个下部介电层和与所述下部介电层接触的至少一个下部电路层；(c)中间层，其设置在所述上部导电结构与所述下部导电结构之间，且将所述上部导电结构和所述下部导电结构接合在一起；以及(d)至少一个下部穿导孔，其延伸穿过所述下部导电结构的至少一部分和所述中间层且电连接到所述上部导电结构的所述上部电路层。

在一些实施例中，一种布线结构包含：(a)低密度堆叠结构，其包含至少一个介电层和与所述介电层接触的至少一个低密度电路层；(b)高密度堆叠结构，其设置在所述低密度堆叠结构上，其中所述高密度堆叠结构包含至少一个介电层和与所述高密度堆叠结构的所述介电层接触的至少第一高密度电路层；以及(c)至少一个下部穿导孔，其延伸穿过所述低密度堆叠结构的至少一部分且终止于所述高密度堆叠结构的所述第一高密度电路层处。

在一些实施例中，一种用于制造布线结构的方法包含：(a)提供下部导电结构，其包含至少一个介电层和与所述介电层接触的至少一个电路层；(b)提供上部导电结构，其包含至少一个介电层和与所述上部导电结构的所述介电层接触的至少一个电路层；(c)将所述上部导电结构附接到所述下部导电结构；以及(d)电连接所述上部导电结构和所述下部导电结构。

附图说明

当结合附图阅读时，可从以下

具体实施方式

容易地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1显示根据本公开的一些实施例的布线结构的剖视图。

图2显示根据本公开的一些实施例的布线结构的剖视图。

图2A显示根据本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。

图2B显示根据本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。

图2C显示图2A的上部导电结构的基准标记和图2B的下部导电结构的基准标记的组合图像的俯视图。

图2D显示根据本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。

图2E显示根据本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。

图2F显示图2D的上部导电结构的基准标记和图2E的下部导电结构的基准标记的组合图像的俯视图。

图2G显示根据本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。

图2H显示根据本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。

图2I显示图2G的上部导电结构的基准标记和图2H的下部导电结构的基准标记的组合图像的俯视图。

图3显示根据本公开的一些实施例的布线结构的剖视图。

图4显示根据本公开的一些实施例的布线结构的剖视图。

图5显示封装结构与衬底的接合的剖视图。

图6显示根据本公开的一些实施例的布线结构的剖视图。

图7显示根据本公开的一些实施例的布线结构的剖视图。

图8显示封装结构与衬底的接合的剖视图。

图9显示根据本公开的一些实施例的封装结构的剖视图。

图10显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图11显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图12显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图13显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图14显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图15显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图16显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图17显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图18显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图19显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图20显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图21显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图22显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图23显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图24显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图25显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图26显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图27显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图28显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图29显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图30显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图31显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图32显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图33显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图34显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图35显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图36显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图37显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图38显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图39显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图40显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图41显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图42显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图43显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图44显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图45显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图46显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图47显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图48显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图49显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图50显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图51显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图52显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图53显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图54显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图55显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图56显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图57显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图58显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图59显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图60显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图61显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图62显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

图63显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。

具体实施方式

贯穿图式及详细描述使用共用参考编号来指示相同或类似组件。本公开的实施例从结合附图进行的以下详细描述将更容易理解。

以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本公开的某些方面。当然，这些只是实例且并不意图是限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成或设置的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成或设置，使得第一特征和第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的，且本身并不指示所论述的各种实施方案和/或配置之间的关系。

为了满足增大I/O数的规范，应增加衬底的介电层的数量。在一些比较性实施例，核心衬底(core substrate)的制造工艺可包含以下阶段。首先，提供核心(core)，所述核心具有设置在两侧上的两个铜箔。随后，多个介电层和多个电路层形成或堆叠在两个铜箔上。一个电路层可以嵌入在一个对应的介电层中。因此，核心衬底可以包含多个堆叠介电层和在核心的两侧上嵌入在介电层中的多个电路层。由于此类核心衬底的电路层的线宽/线距(line width/line space,L/S)可大于或等于10微米(μm)/10μm，所以此类核心衬底的介电层的数量相对较大。虽然此类核心衬底的制造成本较低，但是此类核心衬底的电路层和介电层的制造良率也较低，因此，此类核心衬底的良率较低。另外，每一介电层相对较厚，且因此，此核心衬底相对较厚。在一些比较性实施例中，如果封装(package)具有10000个I/O数，那么此核心衬底可包含十二层的电路层和介电层。此类核心衬底的一个层(包含一个电路层和一个介电层)的制造良率可为90％。因此，此核心衬底的良率可为(0.9)¹²＝28.24％。另外，十二层的电路层和介电层的翘曲可累积，且因此顶部若干层可具有严重翘曲。因此，此核心衬底的良率可进一步减小。

为了解决上述问题，在一些比较性实施例中，提供无核心衬底(corelesssubstrate)。无核心衬底可包含多个介电层和多个扇出电路层(fan-out circuit layer)。在一些实施例中，无核心衬底的制造工艺可包含以下阶段。首先，提供载体。随后，多个介电层和多个扇出电路层形成或堆叠在载体的表面上。一个扇出电路层可嵌入于一个对应介电层中。随后，移除载体。因此，无核心衬底可包含多个堆叠介电层以及嵌入于所述介电层中的多个扇出电路层。由于此无核心衬底的扇出电路层的线宽/线距(L/S)可小于或等于2μm/2μm，所以此无核心衬底的介电层的数量可减小。另外，此类无核心衬底的扇出电路层和介电层的制造良率较高。举例来说，此无核心衬底的一个层(包含一个扇出电路层和一个介电层)的制造良率可为99％。然而，此类无核心衬底的制造成本相对较高。

本公开的至少一些实施例提供具有良率和制造成本的有利折衷的布线结构。在一些实施例中，所述布线结构包含上部导电结构和通过中间层接合到上部导电结构的下部导电结构。本公开的至少一些实施例进一步提供用于制造布线结构的技术。

图1显示根据本公开的一些实施例的布线结构1的剖视图。布线结构1包含上部导电结构(upper conductive structure)2、下部导电结构(lower conductive structure)3、中间层(intermediate layer)12和至少一个下部穿导孔(lower through via)15。

上部导电结构2包含至少一个介电层(包含例如两个第一介电层20和一个第二介电层26)和与所述介电层(例如第一介电层20和第二介电层26)接触的至少一个电路层(包含例如由金属、金属合金或其它导电材料形成的三个电路层24)。在一些实施例中，上部导电结构2可以类似于无核心衬底，并且可为晶圆类型、面板类型或条带类型。上部导电结构2也可称为“堆叠结构”或“高密度导电结构”或“高密度堆叠结构”。上部导电结构2的电路层(包含例如三个电路层24)也可称为“高密度电路层”。在一些实施例中，高密度电路层的电路线(包含例如迹线或垫)的密度大于低密度电路层的电路线的密度。也就是说，高密度电路层的单位面积中的电路线(包含例如迹线或垫)的计数大于低密度电路层的相等单位面积中的电路线的计数，例如约1.2倍或以上，约1.5倍或以上，或约2倍或以上。替代地或组合地，高密度电路层的线宽/线距(L/S)小于低密度电路层的L/S，例如约90％或以下，约50％或以下，或约20％或以下。另外，包含高密度电路层的导电结构可指定为“高密度导电结构”，且包含低密度电路层的导电结构可指定为“低密度导电结构”。

上部导电结构2具有顶面21和与顶面21相对的底面22。如图1所示，上部导电结构2包含多个介电层(例如，两个第一介电层20和第二介电层26)、多个电路层(例如，三个电路层24)和至少一个内部导孔(inner via)25。介电层(例如，第一介电层20和第二介电层26)彼此堆叠。举例来说，第二介电层26设置在第一介电层20上，且因此，第二介电层26是最顶部介电层。在一些实施例中，介电层(例如，第一介电层20和第二介电层26)的材料是透明的，并且可以由人眼或机器看穿或检测。也就是说，设置为邻近于上部导电结构2的底面22的标记可以由人眼或机器从上部导电结构2的顶面21识别或检测。在一些实施例中，介电层的透明材料对可见范围内的波长(或用于检测标记的其它相关波长)具有至少约60％、至少约70％，或至少约80％的透光率。

另外，每一个第一介电层20具有顶面201和与顶面201相对的底面202。第二介电层26具有顶面261和与顶面261相对的底面262。第二介电层26的底面262设置在邻近的第一介电层20的顶面201上，并且与其接触。因此，上部导电结构2的顶面21是第二介电层26的顶面261，并且上部导电结构2的底面22是最底部第一介电层20的底面202。

电路层24可为扇出电路层或重布层(RDL)，且电路层24的L/S可小于或等于约2μm/约2μm，或小于或等于约1.8μm/约1.8μm。每一个电路层24具有顶面241和与顶面241相对的底面242。在一些实施例中，电路层24嵌入于对应的第一介电层20中，且电路层24的顶面241可与第一介电层20的顶面201大体上共面。在一些实施例中，每一电路层24可包含晶种层243以及设置在晶种层243上的导电金属材料244。电路层24可包含第一电路层24a(例如，第一高密度电路层)和第二电路层24b(例如，第二高密度电路层)。第一电路层24a为最底部电路层，其也称为“第一高密度电路层”。第二电路层24b设置在第一电路层24a上方，其也称为“第二高密度电路层”。第一电路层24a的厚度大于第二电路层24b的厚度，例如约1.1倍或更大、约1.3倍或更大，或者约1.5倍或更大。举例来说，第一电路层24a的厚度可为约4μm，且第二电路层24b的厚度可为约3μm。这是因为第一电路层24a可用于在制造工艺中阻挡激光束。如图1所示，最底部电路层24a(例如，第一电路层24a)设置在上部导电结构2的底面22(例如，最底部第一介电层20的底面202)上并且从其凸出。

上部导电结构2包含多个内部导孔25。一些内部导孔25设置在两个邻近的电路层24之间，以电连接两个电路层24。一些内部导孔25从第二介电层26显露以电连接半导体芯片42(图5)。在一些实施例中，每一内部导孔25可包含晶种层251和设置在晶种层251上的导电金属材料252。在一些实施例中，每一内部导孔25和对应电路层24可一体地形成为整体或单件式结构(monolithic or one-piece structure)。每一内部导孔25沿着从上部导电结构2的底面22朝向顶面21的方向向上逐渐变窄(tapers upwardly)。也就是说，内部导孔25的顶部部分的尺寸(例如，宽度)小于内部导孔25的较接近于底面22的底部部分的尺寸(例如，宽度)。在一些实施例中，内部导孔25(例如，在底部部分处)的最大宽度可小于或等于约25μm，例如约25μm、约20μm、约15μm或约10μm。

下部导电结构3包含至少一个介电层(包含例如一个第一上部介电层30、一个第二上部介电层36、一个第一下部介电层30a和一个第二下部介电层36a)和接触所述介电层(例如，第一上部介电层30、第二上部介电层36、第一下部介电层30a和第二下部介电层36a)的至少一个电路层(包含例如一个第一上部电路层34、两个第二上部电路层38、38'、一个第一下部电路层34a和两个第二下部电路层38a、38a'，其由金属、金属合金或其它导电材料形成)。在一些实施例中，下部导电结构3可类似于进一步包含核心部分37的核心衬底，且可为晶圆类型、面板类型或条带类型。下部导电结构3也可称为“堆叠结构”或“低密度导电结构”或“低密度堆叠结构”。下部导电结构3的电路层(包含例如，第一上部电路层34；两个第二上部电路层38、38'；第一下部电路层34a；以及两个第二下部电路层38a、38a')也可称为“低密度电路层”。如图1所示，下部导电结构3具有顶面31和与顶面31相对的底面32，且界定至少一个通孔40，每一通孔40为单个连续通孔。下部导电结构3包含多个介电层(例如，第一上部介电层30、第二上部介电层36、第一下部介电层30a和第二下部介电层36a)、多个电路层(例如，第一上部电路层34、两个第二上部电路层38、38'、第一下部电路层34a和两个第二下部电路层38a、38a')和至少一个内部导孔(包含例如多个上部互连导孔35和多个下部互连导孔35a)。

核心部分37具有顶面371和与顶面371相对的底面372，并且界定延伸穿过核心部分37的多个第一通孔373和多个第二通孔374。互连导孔39设置或形成在每一第一通孔373中，以用于垂直连接。在一些实施例中，每一互连导孔39包含基底金属层391和绝缘材料392。基底金属层391设置或形成在第一通孔373的侧壁上，并且界定中心通孔。绝缘材料392填充由基底金属层391所界定的中心通孔。在一些实施例中，互连导孔39可省略绝缘材料，并且可包含填充第一通孔373的整体金属材料。第二通孔374具有内表面3741。

第一上部介电层30设置在核心部分37的顶面371上。第一上部介电层30具有顶面301和与顶面301相对的底面302，并且界定具有内表面3031的通孔303。因此，第一上部介电层30的底面302接触核心部分37的顶面371。第二上部介电层36堆叠或设置在第一上部介电层30上。第二上部介电层36具有顶面361和与顶面361相对的底面362，并且界定具有内表面3631的通孔363。因此，第二上部介电层36的底面362接触第一上部介电层30的顶面301，并且第二上部介电层36是最顶部介电层。另外，第一下部介电层30a设置在核心部分37的底面372上。第一下部介电层30a具有顶面301a和与顶面301a相对的底面302a，并且界定具有内表面3031a的通孔303a。因此，第一下部介电层30a的顶面301a接触核心部分37的底面372。第二下部介电层36a堆叠或设置在第一下部介电层30a上。第二下部介电层36a具有顶面361a和与顶面361a相对的底面362a，并且界定具有内表面3631a的通孔363a。因此，第二下部介电层36a的顶面361a接触第一下部介电层30a的底面302a，并且第二下部介电层36a是最底部介电层。如图1所示，下部导电结构3的顶面31是第二上部介电层36的顶面361，并且下部导电结构3的底面32是第二下部介电层36a的底面362a。

如图1中所示，第二上部介电层36的每一通孔363沿着从下部导电结构3的底面32朝向顶面31的方向向上逐渐变窄；也就是说，通孔363的顶部部分的尺寸小于通孔363的底部部分的尺寸。第一上部介电层30的每一通孔303也向上逐渐变窄；也就是说，通孔303的顶部部分的尺寸小于通孔303的底部部分的尺寸。核心部分37的第二通孔374、第一下部介电层30a的通孔303a和第二下部介电层36a的通孔363a也向上逐渐变窄。此外，第二上部介电层36的通孔363、第一上部介电层30的通孔303、核心部分37的第二通孔374、第一下部介电层30a的通孔303a和第二下部介电层36a的通孔363a彼此对齐且彼此连通。第二上部介电层36的通孔363的底部部分设置为邻近于或连接到第二上部介电层36下方的第一上部介电层30的通孔303的顶部部分。第二上部介电层36的通孔363的底部部分的尺寸大体上等于第一上部介电层30的通孔303的顶部部分的尺寸。因此，第二上部介电层36的通孔363的内表面3631与第一上部介电层30的通孔303的内表面3031共面或对齐。类似地，第一上部介电层30的通孔303的底部部分设置为邻近于或连接到核心部分37的第二通孔374的顶部部分。第一上部介电层30的通孔303的底部部分的尺寸大体上等于核心部分37的第二通孔374的顶部部分的尺寸。因此，第一上部介电层30的通孔303所述内表面3031与核心部分37的第二通孔374的内表面3741共面或对齐。类似地，核心部分37的第二通孔374的内表面3741、第一下部介电层30a的通孔303a的内表面3031a和第二下部介电层36a的通孔363a的内表面3631a彼此共面或对齐。

注意，上述“共面”表面无需为平坦的。在一些实施例中，通孔363的内表面3631、通孔303的内表面3031、第二通孔374的内表面3741、通孔303a的内表面3031a和通孔363a的内表面3631a可为曲面，且是用于容纳下部穿导孔15的单个连续通孔40的内表面401的部分。通孔363、通孔303、第二通孔374、通孔303a和通孔363a共同地被配置成形成或界定单个通孔40的一部分。如图1中所示，通孔363的内表面3631、通孔303的内表面3031、第二通孔374的内表面3741、通孔303a的内表面3031a和通孔363a的内表面3631a的一侧的剖视图是大体上直线的线段。也就是说，通孔363的内表面3631、通孔303的内表面3031、第二通孔374的内表面3741、通孔303a的内表面3031a和通孔363a的内表面3631a的一侧的剖视图可沿着相同的大体上直线延伸。单个通孔40延伸穿过下部导电结构3；也就是说，单个通孔40从下部导电结构3的底面32向下部导电结构3的顶面31延伸。单个通孔40向上逐渐变窄。

上部导电结构2的每一个介电层(例如，第一介电层20和第二介电层26)的厚度小于或等于下部导电结构3的每一个介电层(例如，第一上部介电层30、第二上部介电层36、第一下部介电层30a和第二下部介电层36a)的厚度的约40％，小于或等于约35％，或小于或等于约30％。举例来说，上部导电结构2的每一个介电层(例如，第一介电层20和第二介电层26)的厚度可以小于或等于约7μm，并且下部导电结构3的每一个介电层(例如，第一上部介电层30、第二上部介电层36、第一下部介电层30a和第二下部介电层36a)的厚度可以是约40μm。

第一上部电路层34的L/S可大于或等于约10μm/约10μm。因此，第一上部电路层34的L/S可大于或等于上部导电结构2的电路层24的L/S的约五倍。第一上部电路层34具有顶面341和与顶面341相对的底面342。在一些实施例中，第一上部电路层34形成或设置在核心部分37的顶面371上，并且由第一上部介电层30覆盖。第一上部电路层34的底面342接触核心部分37的顶面371。在一些实施例中，第一上部电路层34可包含第一金属层343、第二金属层344和第三金属层345。第一金属层343设置在核心部分37的顶面371上，且可由铜箔制成而形成(例如，可构成铜箔的一部分)。第二金属层344设置在第一金属层343上，且可为电镀铜层。第三金属层345设置在第二金属层344上，且可为另一电镀铜层。在一些实施例中，可以省略第三金属层345。

第二上部电路层38的L/S可大于或等于约10μm/约10μm。因此，第二上部电路层38的L/S可大体上等于第一上部电路层34的L/S，且可大于或等于上部导电结构2的电路层24的L/S约五倍。第二上部电路层38具有顶面381和与顶面381相对的底面382。在一些实施例中，第二上部电路层38形成或设置在第一上部介电层30的顶面301上，并且由第二上部介电层36覆盖。第二上部电路层38的底面382可接触第一上部介电层30的顶面301。在一些实施例中，第二上部电路层38通过上部互连导孔35电连接到第一上部电路层34。也就是说，上部互连导孔35设置在第二上部电路层38与第一上部电路层34之间，以电连接第二上部电路层38和第一上部电路层34。在一些实施例中，第二上部电路层38和上部互连导孔35一体地形成为整体或单件式结构。每一上部互连导孔35沿从下部导电结构3的顶面31朝底面32的方向向下逐渐变窄。

另外，在一些实施例中，第二上部电路层38'设置在第二上部介电层36的顶面361上并且从其凸出。在一些实施例中，第二上部电路层38通过上部互连导孔35电连接到第二上部电路层38'。也就是说，上部互连导孔35设置在第二上部电路层38、38'之间，以电连接第二上部电路层38、38'。在一些实施例中，第二上部电路层38'和上部互连导孔35一体地形成为整体或单件式结构。在一些实施例中，第二上部电路层38'为下部导电结构3的最顶部电路层。

第一下部电路层34a的L/S可大于或等于约10μm/约10μm。因此，第一下部电路层34a的L/S可大于或等于上部导电结构2的电路层24的L/S的约五倍。第一下部电路层34a具有顶面341a和与顶面341a相对的底面342a。在一些实施例中，第一下部电路层34a形成或设置在核心部分37的底面372上，并且由第一下部介电层30a覆盖。第一下部电路层34a的顶面341a接触核心部分37的底面372。在一些实施例中，第一下部电路层34a可包含第一金属层343a、第二金属层344a和第三金属层345a。第一金属层343a设置在核心部分37的底面372上，且可由铜箔形成。第二金属层344a设置在第一金属层343a上，且可为电镀铜层。第三金属层345a设置在第二金属层344a上，且可为另一电镀铜层。在一些实施例中，可省略第三金属层345a。

第二下部电路层38a的L/S可大于或等于约10μm/约10μm。因此，第二下部电路层38a的L/S可大体上等于第一上部电路层34的L/S，且可大于或等于上部导电结构2的电路层24的L/S的约五倍。第二下部电路层38a具有顶面381a和与顶面381a相对的底面382a。在一些实施例中，第二下部电路层38a形成或设置在第一下部介电层30a的底面302a上，并且由第二下部介电层36a覆盖。第二下部电路层38a的顶面381a接触第一下部介电层30a的底面302a。在一些实施例中，第二下部电路层38a通过下部互连导孔35a电连接到第一下部电路层34a。也就是说，下部互连导孔35a设置在第二下部电路层38a与第一下部电路层34a之间，用于电连接第二下部电路层38a和第一下部电路层34a。在一些实施例中，第二下部电路层38a和下部互连导孔35a整体形成为整体或单件式结构。下部互连导孔35a沿着从下部导电结构3的底面32朝向顶面31的方向向上逐渐变窄。

另外，在一些实施例中，第二下部电路层38a'设置在第二下部介电层36a的底面362a上，且从其凸出。在一些实施例中，第二下部电路层38a'通过下部互连导孔35a电连接到第二下部电路层38a。也就是说，下部互连导孔35a设置在第二下部电路层38a、38a'之间，以电连接第二下部电路层38a、38a'。在一些实施例中，第二下部电路层38a'和下部互连导孔35a一体地形成为整体或单件式结构。在一些实施例中，第二下部电路层38a'为下部导电结构3的最底部低密度电路层。

在一些实施例中，每一互连导孔39电连接第一上部电路层34和第一下部电路层34a。互连导孔39的基底金属层391、第一上部电路层34的第二金属层344以及第一下部电路层34a的第二金属层344a可一体且同时形成为整体或单件式结构。

中间层12插置或设置在上部导电结构2与下部导电结构3之间，以将上部导电结构2和下部导电结构3接合在一起。也就是说，中间层12粘附到上部导电结构2的底面22和下部导电结构3的顶面31。在一些实施例中，中间层12可为粘合层，其从粘合材料(例如，包含固化的粘合材料，例如粘合聚合材料)固化。中间层12具有顶面121和与顶面121相对的底面122，并且界定具有内表面1241的至少一个第一通孔124。中间层12的顶面121接触上部导电结构2的底面22(也就是说，上部导电结构2的底面22附接到中间层12的顶面121)，且中间层12的底面122接触下部导电结构3的顶面31。因此，上部导电结构2的最底部第一电路层24a(例如，第一电路层24a)和下部导电结构3的最顶部电路层38'(例如，第二上部电路层38')嵌入于中间层12中。在一些实施例中，上部导电结构2的两个邻近介电层(例如，两个邻近第一介电层20)之间的接合力大于上部导电结构2的介电层(例如，最底部第一介电层20)与中间层12之间的接合力。上部导电结构2的两个邻近介电层(例如，两个邻近的第一介电层20)之间的边界的表面粗糙度大于上部导电结构2的介电层(例如，最底部第一介电层20)与中间层12之间的边界的表面粗糙度，例如就均方根表面粗糙度(root mean squared surfaceroughness)来说，约1.1倍或更大、约1.3倍或更大，或约1.5倍或更大。

在一些实施例中，中间层12的材料是透明的，且可被人眼或机器看穿。也就是说，设置为邻近于下部导电结构3的顶面31的标记可以通过人眼或机器从上部导电结构2的顶面21识别或检测。

第一通孔124延伸穿过中间层12。在一些实施例中，中间层12的第一通孔124可延伸穿过下部导电结构3的最顶部电路层(例如，第二上部电路层38')且终止于上部导电结构2的最底部电路层24a(例如，第一电路层24a)处或上。也就是说，中间层12的第一通孔124可能不延伸穿过上部导电结构2的最底部电路层24a(例如，第一电路层24a)。中间层12的第一通孔124可显露上部导电结构2的最底部电路层24a(例如，第一电路层24a)的一部分。

如图1中所示，中间层12的第一通孔124沿着从中间层12的底面122朝向顶面121的方向向上逐渐变窄；也就是说，第一通孔124的顶部部分的尺寸小于第一通孔124的底部部分的尺寸。此外，中间层12的第一通孔124与第二上部介电层36的通孔363、第一上部介电层30的通孔303、核心部分37的第二通孔374、第一下部介电层30a的通孔303a和第二下部介电层36a的通孔363a对齐且连通。中间层12的第一通孔124的底部部分设置为邻近于或连接到第二上部介电层36的通孔363的顶部部分。中间层12的第一通孔124的底部部分的尺寸大体上等于第二上部介电层36的通孔363的顶部部分的尺寸。因此，中间层12的第一通孔124的内表面1241与通孔363的内表面3631、通孔303的内表面3031、第二通孔374的内表面3741、通孔303a的内表面3031a和通孔363的内表面3631a共面或对齐。在一些实施例中，中间层12的第一通孔124的内表面1241可以是曲面，且是用于容纳下部穿导孔15的单个连续通孔40的内表面401的一部分。中间层12的第一通孔124、第二上部介电层36的通孔363、第一上部介电层30的通孔303、核心部分37的第二通孔374、第一下部介电层30a的通孔303a和第二下部介电层36a的通孔363a共同地被配置成形成或界定单个通孔40。因此，单个通孔40包含中间层12的第一通孔124、第二上部介电层36的通孔363、第一上部介电层30的通孔303、核心部分37的第二通孔374、第一下部介电层30a的通孔303a和第二下部介电层36a的通孔363a。

如图1中所示，中间层12的第一通孔124的内表面1241、通孔363的内表面3631、通孔303的内表面3031、第二通孔374的内表面3741、通孔303a的内表面3031a和通孔363a的内表面3631a的一侧的剖视图是大体上直线的线段。也就是说，中间层12的第一通孔124的内表面1241、通孔363的内表面3631、通孔303的内表面3031、第二通孔374的内表面3741、通孔303a的内表面3031a和通孔363a的内表面3631a的一侧的剖视图可沿着相同的大体上直线延伸。单个通孔40延伸穿过下部导电结构3和中间层12；也就是说，单个通孔40从下部导电结构3的底面32向中间层12的顶部部分延伸以显露上部导电结构2的最底部电路层24a的一部分(例如，第一电路层24a的底面)。单个通孔40向上逐渐变窄。单个通孔40的最大宽度(例如，在底部部分处)可为约25μm到约60μm。

每一下部穿导孔15形成或设置在对应的单个通孔40中，且由金属、金属合金或其它导电材料形成。因此，下部穿导孔15延伸穿过下部导电结构3的至少一部分和中间层12，且电连接到上部导电结构2的电路层(例如，第一电路层24a的底面)。如图1中所示，下部穿导孔15延伸穿过且接触下部导电结构3的最顶部电路层(例如，第二上部电路层38')，且端接或终止于上部导电结构2的最底部电路层的一部分(例如，第一电路层24a的底面)处或上且接触该部分。下部穿导孔15从下部导电结构3的底面32向中间层12的顶部部分延伸。因此，下部穿导孔15延伸以接触上部导电结构2的一部分，且下部穿导孔15不延伸穿过上部导电结构2。在一些实施例中，低密度导电结构(例如，下部导电结构3)的低密度电路层(例如，第二上部电路层38')仅仅通过延伸穿过低密度导电结构(例如，下部导电结构3)的低密度电路层(例如，第二上部电路层38')的下部穿导孔15电连接到高密度导电结构(例如，上部导电结构2)的高密度电路层(例如，第一电路层24a)。下部穿导孔15的长度(沿着纵向轴线)大于低密度导电结构(例如，下部导电结构3)的厚度。此外，下部穿导孔15向上逐渐变窄；也就是说，下部穿导孔15的顶部部分的尺寸小于下部穿导孔15的底部部分的尺寸。因此，上部导电结构2的内部导孔25的逐渐变窄方向与下部穿导孔15的逐渐变窄方向相同。在一些实施例中，下部穿导孔15是具有均质材料成分的整体式结构或单件式结构，且下部穿导孔15的周围表面153是无边界的大体上连续表面。下部穿导孔15和第二下部电路层38a'可一体地形成。

如图1中所显示的实施例中所示，布线结构1是上部导电结构2与下部导电结构3的组合，其中上部导电结构2的电路层24具有精细节距(fine pitch)、高良率和低厚度；并且下部导电结构3的电路层(例如，第一上部电路层34、第二上部电路层38、38'、第一下部电路层34a和第二下部电路层38a、38a')具有低制造成本。因此，布线结构1具有良率和制造成本的有利折衷，且布线结构1具有相对较低的厚度。在一些实施例中，如果封装具有10000个I/O数，那么布线结构1包含上部导电结构2的三层电路层24和下部导电结构3的六层电路层(例如，第一上部电路层34、第二上部电路层38、38'、第一下部电路层34a和第二下部电路层38a、38a')。上部导电结构2的电路层24的一个层的制造良率可以是99％，并且下部导电结构3的电路层(例如，第一上部电路层34、第二上部电路层38、38'、第一下部电路层34a和第二下部电路层38a、38a')的一个层的制造良率可以是90％。因此，布线结构1的良率可得到改进。另外，上部导电结构2的翘曲与下部导电结构3的翘曲是分开的，且不会彼此影响。在一些实施例中，上部导电结构2的翘曲形状可不同于下部导电结构3的翘曲形状。举例来说，上部导电结构2的翘曲形状可为凸形形状，且下部导电结构3的翘曲形状可为凹形形状。在一些实施例中，上部导电结构2的翘曲形状可与下部导电结构3的翘曲形状相同；然而，下部导电结构3的翘曲不会累加到上部导电结构2的翘曲上。因此，布线结构1的良率可进一步得到改进。

另外，在制造工序期间，下部导电结构3和上部导电结构2可以在接合在一起之前单独地测试。因此，已知的良好下部导电结构3和已知的良好上部导电结构2可以选择性地接合在一起。可以丢弃不良(或不合格的)下部导电结构3和不良(或不合格的)上部导电结构2。因此，可以进一步改进布线结构1的良率。

图2显示根据本公开的一些实施例的布线结构1a的剖视图。布线结构1a类似于图1所示的布线结构1，不同之处在于上部导电结构2a和下部导电结构3a的结构。如图2所示，上部导电结构2a和下部导电结构3a都是条带结构。因此，布线结构1a是条带结构。在一些实施例中，下部导电结构3a可以是承载多个条带上部导电结构2a的面板结构。因此，布线结构1a是面板结构。从俯视图来看，上部导电结构2a的长度(例如，约240mm)大于上部导电结构2a的宽度(例如，约95mm)。另外，从俯视图来看，下部导电结构3a的长度大于下部导电结构3a的宽度。另外，上部导电结构2a的侧向周围表面(lateral peripheral surface)27并不与下部导电结构3a的侧向周围表面33共面(例如，从其向内凹入或以其它方式与其偏移)。在一些实施例中，在制造工序期间，下部导电结构3a和上部导电结构2a可以都是已知的良好条带结构。或者，上部导电结构2a可为已知的良好条带结构，并且下部导电结构3a可为已知的良好面板结构。因此，可以进一步改进布线结构1a的良率。

如图2所示，上部导电结构2a包含在其隅角处的至少一个基准标记43，并且下部导电结构3a具有在其隅角处的至少一个基准标记45。在制造工序期间，上部导电结构2a的基准标记43与下部导电结构3a的基准标记45对齐，以使上部导电结构2a和下部导电结构3a的相对位置得以确保。在一个实施例中，上部导电结构2a的基准标记43设置在上部导电结构2a的底面22(例如，最底部第一介电层20的底面202)上，并且从其凸出。基准标记43和最底部电路层24a(例如，第一电路层24a)可以是同层或部分同层，并且可以同时地形成。另外，下部导电结构3a的基准标记45设置在下部导电结构3a的顶面31(例如，第二上部介电层36的顶面361)上并且从其凸出。基准标记45和第二上部电路层38'可以是同层或部分同层，并且可以同时地形成。

图2A显示根据本公开的一些实施例的上部导电结构2a的基准标记43a的实例的俯视图。上部导电结构2a的基准标记43a具有连续十字形状。

图2B显示根据本公开的一些实施例的下部导电结构3a的基准标记45a的实例的俯视图。下部导电结构3a的基准标记45a包含在四个隅角处的四个正方形区段。

图2C显示图2A的上部导电结构2a的基准标记43a和图2B的下部导电结构3a的基准标记45a的组合图像的俯视图。当上部导电结构2a与下部导电结构3a精确地对齐时，组合图像显示完整基准标记43a和完整基准标记45a，如图2C所示。也就是说，从俯视图来看，基准标记43a并不覆盖或重叠基准标记45a。

图2D显示根据本公开的一些实施例的上部导电结构2a的基准标记43b的实例的俯视图。上部导电结构2a的基准标记43b是连续倒转的“L”形状。

图2E显示根据本公开的一些实施例的下部导电结构3a的基准标记45b的实例的俯视图。下部导电结构3a的基准标记45b具有大体上相同于上部导电结构2a的基准标记43b的连续倒转的“L”形状。

图2F显示图2D的上部导电结构2a的基准标记43b和图2E的下部导电结构3a的基准标记45b的组合图像的俯视图。当上部导电结构2a与下部导电结构3a精确地对齐时，组合图像仅显示上部导电结构2a的基准标记43b，如图2F所示。也就是说，从俯视图来看，基准标记43b完全覆盖或重叠基准标记45b。

图2G显示根据本公开的一些实施例的上部导电结构2a的基准标记43c的实例的俯视图。上部导电结构2a的基准标记43c具有连续圆形形状。

图2H显示根据本公开的一些实施例的下部导电结构3a的基准标记45c的实例的俯视图。下部导电结构3a的基准标记45c具有大于上部导电结构2a的基准标记43c的连续圆形形状。

图2I显示图2G的上部导电结构2a的基准标记43c和图2H的下部导电结构3a的基准标记45c的组合图像的俯视图。当上部导电结构2a与下部导电结构3a精确地对齐时，组合图像显示两个同心圆，如图2I所示。也就是说，基准标记43c设置在基准标记45c的中心处。

图3显示根据本公开的一些实施例的布线结构1b的剖视图。布线结构1b类似于图1中展示的布线结构1，只是布线结构1b进一步包含至少一个上部穿导孔14和外部电路层28。上部导电结构2b界定用于容纳每一上部穿导孔14的至少一个单个连续通孔23。上部导电结构2b的第一介电层20中的每一个界定具有内表面2031的通孔203。上部导电结构2b的第二介电层26界定具有内表面2631的通孔263。如图3所示，第一介电层20的通孔203中的每一个沿着从上部导电结构2b的顶面21朝向底面22的方向向下逐渐变窄；也就是说，通孔203的顶部部分的尺寸大于通孔203的底部部分的尺寸。第二介电层26的通孔263也向下逐渐变窄；也就是说，通孔263的顶部部分的尺寸大于通孔263的底部部分的尺寸。此外，第二介电层26的通孔263与第一介电层20的通孔203对齐且连通。第二介电层26的通孔263的底部部分设置为邻近于或连接到第二介电层26下方的第一介电层20的通孔203的顶部部分。第二介电层26的通孔263的底部部分的尺寸大体上等于第二介电层26下方的第一介电层20的通孔203的顶部部分的尺寸。因此，第二介电层26的通孔263的内表面2631与第一介电层20的通孔203的内表面2031共面或对齐。应注意，上文提及的“共面”表面不必是平坦的。在一些实施例中，第二介电层26的通孔263的内表面2631和第一介电层20的通孔203的内表面2031可为曲面，且是用于容纳上部穿导孔14的单个连续通孔23的内表面231的部分。第二介电层26的通孔263和第一介电层20的通孔203共同地被配置成形成或界定单个通孔23的一部分。如图3所示，第二介电层26的通孔263的内表面2631和第一介电层20的通孔203的内表面2031的一侧的剖视图是大体上直线的线段。也就是说，第二介电层26的通孔263的内表面2631和第一介电层20的通孔203的内表面2031的一侧的剖视图可沿相同的大体上直线延伸。单个通孔23延伸穿过上部导电结构2b；也就是说，单个通孔23从上部导电结构2b的顶面21延伸到上部导电结构2b的底面22。单个通孔23向下逐渐变窄。

此外，外部电路层28(例如，顶部低密度电路层)设置于上部导电结构2b的顶面21(例如，第二介电层26的顶面261)上且从其凸出。外部电路层28的L/S可大于或等于电路层24的L/S。在一些实施例中，外部电路层28的L/S可大体上等于第二下部电路层38a'的L/S。如图3的实施例中所说明，第二介电层26中省略了水平地连接或延伸的电路层。

中间层12进一步界定具有内表面1231的至少一个第二通孔123。第二通孔123延伸穿过中间层12。在一些实施例中，中间层12的第二通孔123延伸穿过上部导电结构2b的最底部电路层24a(例如，第一电路层24a)，且终止于下部导电结构3b的最顶部电路层(例如，第二上部电路层38')处或上。也就是说，中间层12的第二通孔123不延伸穿过下部导电结构3b的最顶部电路层(例如，第二上部电路层38')。中间层12的第二通孔123可显露下部导电结构3b的最顶部电路层的一部分(例如，第二上部电路层38'的顶面)。如图3所示，中间层12的第二通孔123向下逐渐变窄；也就是说，第二通孔123的顶部部分的尺寸大于第二通孔123的底部部分的尺寸。此外，中间层12的第二通孔123与第一介电层20的通孔203和第二介电层26的通孔263对齐且连通。最底部第一介电层20的通孔203的底部部分设置为邻近于或连接到中间层12的第二通孔123的顶部部分。最底部第一介电层20的通孔203的底部部分的尺寸大体上等于中间层12的第二通孔123的顶部部分的尺寸。因此，中间层12的第二通孔123的内表面1231与第一介电层20的通孔203的内表面2031和第二介电层26的通孔263的内表面2631共面或对齐。在一些实施例中，中间层12的第二通孔123的内表面1231为曲面，且是用于容纳上部穿导孔14的单个连续通孔23的内表面231的一部分。中间层12的第二通孔123、第一介电层20的通孔203和第二介电层26的通孔263共同地被配置成形成或界定单个通孔23。因此，单个通孔23包含中间层12的第二通孔123、第一介电层20的通孔203和第二介电层26的通孔263。

如图3所示，中间层12的第二通孔123、第一介电层20的通孔203的内表面2031和第二介电层26的通孔263的内表面2631的一侧的剖视图为大体上直线的线段。也就是说，中间层12的第二通孔123的内表面1231、第一介电层20的通孔203的内表面2031和第二介电层26的通孔263的内表面2631的一侧的剖视图可沿着相同的大体上直线延伸。单个通孔23延伸穿过上部导电结构2b和中间层12；也就是说，单个通孔23从上部导电结构2b的顶面21延伸到中间层12的底部部分，以显露下部导电结构3b的最顶部电路层的一部分(例如，第二上部电路层38'的顶面)。单个通孔23向下逐渐变窄。单个通孔23的最大宽度(例如，在顶部部分处)可为约25μm到约60μm。

上部穿导孔14形成或设置在单个通孔23中。因此，上部穿导孔14延伸穿过上部导电结构2b和中间层12的至少一部分，且电连接到下部导电结构3b的最顶部电路层(例如，第二上部电路层38'的顶面)。如图3所示，上部穿导孔14延伸穿过且接触上部导电结构2b的最底部电路层24a(例如，第一电路层24a)，且端接或终止于下部导电结构3b的最顶部电路层的一部分(例如，第二上部电路层38'的顶面)处或上并接触该部分。上部穿导孔14从上部导电结构2b的顶面21延伸到中间层12的底面122。因此，上部穿导孔14延伸以接触下部导电结构3b的一部分，且上部穿导孔14不延伸穿过下部导电结构3b。此外，上部穿导孔14向下逐渐变窄；也就是说，上部穿导孔14的顶部部分的尺寸大于上部穿导孔14的底部部分的尺寸。因此，上部导电结构2b的内部导孔25的逐渐变窄方向不同于上部穿导孔14的逐渐变窄方向。在一些实施例中，上部穿导孔14是整体式结构或单件式结构，具有均质材料成分，且上部穿导孔14的周围表面143为无边界的大体上连续表面。上部穿导孔14可被外部电路层28覆盖。替代地或组合地，上部穿导孔14和外部电路层28可一体地形成为整体式或单件式结构。因此，上部导电结构2b可经由上部穿导孔14和下部穿导孔15电连接到下部导电结构3b。

如图3所示，上部导电结构2b包含高密度区41和低密度区47。在一些实施例中，高密度区41中的电路线(包含例如迹线或垫)的密度大于低密度区47中的电路线的密度。也就是说，高密度区41内单位面积的电路线(包含例如迹线或垫)的计数大于低密度区47内相等单位面积的电路线的计数。替代地或组合地，高密度区41内的电路层的L/S小于低密度区47内的电路层的L/S。此外，上部穿导孔14设置于高密度导电结构(例如，上部导电结构2b)的低密度区47中。在一些实施例中，高密度区41可为芯片接合区域。此外，上部穿导孔14的末端部分(例如，底部部分)的尺寸大体上等于下部穿导孔15的末端部分(例如，顶部部分)的尺寸。上部穿导孔14不接触或直接连接到下部穿导孔15。

图4显示根据本公开的一些实施例的布线结构1c的剖视图。布线结构1c类似于图3中展示的布线结构1b，不同之处在于上部导电结构2c和下部导电结构3c的结构。如图4中所展示，上部导电结构2c和下部导电结构3c都是条带结构。因此，布线结构1c是条带结构。在一些实施例中，下部导电结构3c可以是承载多个条带上部导电结构2c的面板结构。因此，布线结构1c是面板结构。上部导电结构2c包含用于接纳至少一个半导体芯片42(图5)的至少一个芯片接合区域41，且从俯视图来看，上部导电结构2c的长度(例如，约240mm)大于上部导电结构2c的宽度(例如，约95mm)。另外，从俯视图来看，下部导电结构3c的长度大于下部导电结构3c的宽度。此外，上部导电结构2c的侧向周围表面27不与下部导电结构3c的侧向周围表面33共面(例如，从其朝内凹入或以其它方式与其偏移)。在一些实施例中，在制造工艺期间，下部导电结构3c和上部导电结构2c可以都是已知的良好条带结构。或者，上部导电结构2c可以是已知的良好条带结构，并且下部导电结构3c可以是已知的良好面板结构。因此，可以进一步改进布线结构1c的良率。

如图4中所展示，上部导电结构2c包含在其隅角处的至少一个基准标记43，并且下部导电结构3c包含在其隅角处的至少一个基准标记45。在制造工艺期间，上部导电结构2c的基准标记43与下部导电结构3c的基准标记45对齐，以使上部导电结构2c和下部导电结构3c的相对位置得以固定。

图5显示根据一些实施例的封装结构4与衬底46的接合的剖视图。封装结构4包含布线结构1d、半导体芯片42、多个第一连接元件44，以及多个第二连接元件48。图5的布线结构1d类似于图3所示的布线结构1b，不同之处在于上部导电结构2d和下部导电结构3d的结构。上部导电结构2d和下部导电结构3d都是晶粒，并且可以同时被分割。因此，布线结构1d是单元结构。也就是说，上部导电结构2d的侧向周围表面27d、下部导电结构3d的侧向周围表面33d和中间层12的侧向周围表面大体上彼此共面。半导体芯片42通过第一连接元件44(例如，焊料凸块或其它导电凸块)电连接且接合到上部导电结构2d的外部电路层28。下部导电结构3d的第二下部电路层38a'通过第二连接元件48(例如，焊料凸块或其它导电凸块)电连接且接合到衬底46(例如，母板，例如印刷电路板(PCB))。

图6显示根据本公开的一些实施例的布线结构1e的剖视图。布线结构1e类似于图1所示的布线结构1，不同之处在于上部导电结构2e和下部导电结构3e的结构。在上部导电结构2e中，第二介电层26被最顶部第一介电层20取代。另外，上部导电结构2e可进一步包含最顶部电路层24'。最顶部电路层24'不可省略晶种层，且可通过内部导孔25电连接到下部电路层24。最顶部电路层24'的顶面可以与上部导电结构2e的顶面21(例如，最顶部第一介电层20的顶面201)大体上共面。因此，最顶部电路层24'的顶面可以从上部导电结构2e的顶面21(例如，最顶部第一介电层20的顶面201)显露。另外，最底部第一介电层20可覆盖最底部电路层24a(例如，第一电路层24a)。因此，上部导电结构2e的整个底面22(例如，最底部第一介电层20的底面202)是大体上平坦的。

在下部导电结构3e中，省略第二上部介电层36和第二上部电路层38、38'。因此，下部导电结构3e的顶面31是第一上部介电层30的顶面301，其是大体上平坦的。另外，进一步包含两个额外第二下部介电层36a和两个额外第二下部电路层38a'。

中间层12粘附到上部导电结构2e的底面22和下部导电结构3e的顶面31。因此，中间层12的整个顶面121和整个底面122都是大体上平坦的。中间层12不包含或接触水平地延伸或连接的电路层。也就是说，没有水平地延伸或连接的电路层设置或嵌入于中间层12中。下部穿导孔15延伸穿过下部导电结构3e和中间层12，且进一步延伸到上部导电结构2e的部分(例如，最底部第一介电层20)中以接触最底部第一电路层24a。

图7显示根据本公开的一些实施例的布线结构1f的剖视图。布线结构1f类似于图6所示的布线结构1e，不同之处在于上部导电结构2f和下部导电结构3f的结构。如图7所示，上部导电结构2f和下部导电结构3f都是条带结构。因此，布线结构1f是条带结构。在一些实施例中，下部导电结构3f可以是承载多个条带上部导电结构2f的面板结构。因此，布线结构1f是面板结构。上部导电结构2f包含用于接纳至少一个半导体芯片42(图8)的至少一个芯片接合区域41f。此外，上部导电结构2f的侧向周围表面27f不与下部导电结构3f的侧向周围表面33f共面(例如，从其朝内凹入或以其它方式与其偏移)。在一些实施例中，可进一步包含上部穿导孔14以延伸穿过且接触最顶部电路层24'。上部穿导孔14延伸穿过上部导电结构2f和中间层12，且进一步延伸到下部导电结构3f的部分(例如，第一上部介电层30)中以接触第一上部电路层34。

如图7中所展示，上部导电结构2f包含在其隅角处的至少一个基准标记43，并且下部导电结构3f包含在其隅角处的至少一个基准标记45。在制造工艺期间，上部导电结构2f的基准标记43与下部导电结构3f的基准标记45对齐，以使上部导电结构2f和下部导电结构3f的相对位置得以固定。

图8显示封装结构4a和衬底46的接合的剖视图。封装结构4a包含布线结构1g、半导体芯片42、多个第一连接元件44和多个第二连接元件48。图8的布线结构1g类似于图6所示的布线结构1e，不同之处在于上部导电结构2g和下部导电结构3g的结构。上部导电结构2g和下部导电结构3g都是晶粒，并且可以同时被分割。因此，布线结构1g是单元结构。也就是说，上部导电结构2g的侧向周围表面27g、下部导电结构3g的侧向周围表面33g和中间层12的侧向周围表面大体上彼此共面。此外，进一步包含上部穿导孔14。半导体芯片42经由第一连接元件44(例如，焊料凸块或其它导电凸块)电连接且接合到上部导电结构2g的最顶部电路层24'。下部导电结构3g的最底部第二下部电路层38a'经由第二连接元件48(例如，焊料凸块或其它导电凸块)电连接且接合到衬底46(例如，母板，比如PCB)。

图9显示根据本公开的一些实施例的封装结构4b的剖视图。封装结构4b包含布线结构1h、半导体芯片42和多个第一连接元件44。图9的布线结构1h类似于图5中展示的布线结构1d，不同之处在于上部导电结构2h和下部导电结构3h的结构。在上部导电结构2h中，至少一个上部穿导孔14h设置于半导体芯片42下方，且电路层中的一个(例如，第二电路层24b)可包含一或多个迹线(例如，高密度迹线)和用于接地的接地平面245。在一些实施例中，多个上部穿导孔14h可设置为彼此平行或横向邻近以形成第一导孔壁(via wall)(或围栏结构(fence structure))。另外，多个内部导孔25h可堆叠于彼此上以形成柱状结构，且多个柱状结构可设置为彼此平行或横向邻近以形成第二导孔壁(或围栏结构)。上部导电结构2h可提供半导体芯片42之间、半导体芯片42和无源组件49之间和/或无源组件49之间的信号发射。此类所发射信号可排除电力信号。举例来说，上部导电结构2h可提供射频(radiofrequency,RF)信号和高速数字信号(high-speed digital signals)的信号传输的极佳稳定性。高速数字信号和RF/类比调制信号(RF/analog modulation signal)可布置于相同层或不同层上。为了防止RF/类比调制信号被高速数字信号干扰，可如下设计用于两个情境的两种布局。在高速数字信号和RF/类比调制信号布置于相同层上的第一情境中，上述第一导孔壁或第二导孔壁可实现信号隔离的功能。也就是说，第一导孔壁或第二导孔壁可设置在高速数字信号与RF/类比调制信号之间。在高速数字信号和RF/类比调制信号布置于不同层上的第二情境中，上述接地平面245可实现信号隔离的功能。也就是说，接地平面245可设置在高速数字信号与RF/类比调制信号之间。

在下部导电结构3h中，省略第二上部电路层38'、第二上部介电层36、第二下部电路层38a'和第二下部介电层36a。此外，下部穿导孔15h可设置于堆叠的内部导孔25h下方，且电路层中的一个(例如，第二上部电路层38)可包含一或多个迹线(例如，低密度迹线)和用于接地的接地平面385。下部导电结构3h可提供半导体芯片42之间、半导体芯片42和无源组件49之间和/或无源组件49之间的电力信号传输。应注意，电路层(例如，上部电路层34、38和下部电路层34a、38a)具有低直流(DC)阻抗和低寄生电容的特性。另外，接地平面385可实现下部导电结构3h与上部导电结构2h之间的信号隔离的功能。

布线结构1h的共同接地可通过以下两个路径来实现。第一路径为接地平面245、接地平面385、上部穿导孔14h、上部互连导孔35h、互连导孔39h和下部互连导孔35a'的组合。第二路径为接地平面245、接地平面385、堆叠的内部导孔25h和下部穿导孔15h的组合。另外，第一导孔壁可进一步在上部穿导孔14h下方包含上部互连导孔35h、互连导孔39h和下部互连导孔35a'以形成延伸的第一导孔壁。第二导孔壁可进一步在堆叠的内部导孔25h下方包含下部穿导孔15h以形成延伸的第二导孔壁。延伸的第一导孔壁和延伸的第二导孔壁可在其设置为邻近于布线结构1h的侧向周围表面时防止信号泄漏。

图10到图47显示根据本公开的一些实施例的用于制造布线结构的方法。在一些实施例中，所述方法用于制造图1所示的布线结构1。

参考图10到图29，提供下部导电结构3。下部导电结构3如下制造。参考图10，提供具有顶部铜箔50和底部铜箔52的核心部分37。核心部分37可以是晶圆类型、面板类型或条带类型。核心部分37具有顶面371和与顶面371相对的底面372。顶部铜箔50设置在核心部分37的顶面371上，并且底部铜箔52设置在核心部分37的底面372上。

参考图11，通过钻孔技术(例如激光钻孔或机械钻孔)或其它合适的技术形成多个第一通孔373，以延伸穿过核心部分37、顶部铜箔50和底部铜箔52。

参考图12，通过电镀技术或其它合适的技术形成或设置第二金属层54于顶部铜箔50、底部铜箔52和第一通孔373的侧壁上。每一第一通孔373的侧壁上的第二金属层54的一部分界定中心通孔。

参考图13，设置绝缘材料392以填充由第二金属层54所界定的中心通孔。

参考图14，通过电镀技术或其它合适的技术形成或设置顶部第三金属层56和底部第三金属层56于第二金属层54上。第三金属层56覆盖绝缘材料392。

参考图15，形成或设置顶部光阻层57于顶部第三金属层56上，并且形成或设置底部光阻层57a于底部第三金属层56上。随后，通过曝光和显影图案化光阻层57、57a。

参考图16，通过蚀刻技术或其它合适的技术移除不被顶部光阻层57覆盖的顶部铜箔50、第二金属层54和顶部第三金属层56的部分。被顶部光阻层57覆盖的顶部铜箔50、第二金属层54和顶部第三金属层56的部分则保留以形成第一上部电路层34。同时，通过蚀刻技术或其它合适的技术移除不被底部光阻层57a覆盖的底部铜箔52、第二金属层54和底部第三金属层56的部分。被底部光阻层57a覆盖的底部铜箔52、第二金属层54和底部第三金属层56a的部分则保留以形成第一下部电路层34a。同时，设置在第一通孔373中的第二金属层54和绝缘材料392的部分形成互连导孔39。如图16所示，第一上部电路层34具有顶面341和与顶面341相对的底面342。在一些实施例中，第一上部电路层34形成或设置在核心部分37的顶面371上。第一上部电路层34的底面342接触核心部分37的顶面371。在一些实施例中，第一上部电路层34可以包含第一金属层343、第二金属层344和第三金属层345。第一金属层343设置在核心部分37的顶面371上，并且可以由顶部铜箔50的一部分形成。第二金属层344设置在第一金属层343上，并且可以是由第二金属层54形成的电镀铜层。第三金属层345设置在第二金属层344上，并且可以是由顶部第三金属层56形成的另一电镀铜层。

第一下部电路层34a具有顶面341a和与顶面341a相对的底面342a。在一些实施例中，第一下部电路层34a形成或设置在核心部分37的底面372上。第一下部电路层34a的顶面341a接触核心部分37的底面372。在一些实施例中，第一下部电路层34a可包含第一金属层343a、第二金属层344a和第三金属层345a。第一金属层343a设置在核心部分37的底面372上，且可由底部铜箔52的一部分形成。第二金属层344a设置在第一金属层343a上，并且可以是由第二金属层54形成的电镀铜层。第三金属层345a设置在第二金属层344a上，并且可以是由底部第三金属层56形成的另一电镀铜层。互连导孔39包含由第二金属层54制成的基底金属层391和绝缘材料392。在一些实施例中，互连导孔39可包含填充第一通孔373的整体金属材料。互连导孔39电连接第一上部电路层34和第一下部电路层34a。

参考图17，通过剥除技术或其它合适的技术移除顶部光阻层57和底部光阻层57a。

参考图18，通过层合技术或其它合适的技术形成或设置第一上部介电层30于核心部分37的顶面371上，以覆盖核心部分37的顶面371和第一上部电路层34。同时，通过层合技术或其它合适的技术形成或设置第一下部介电层30a于核心部分37的底面372上，以覆盖核心部分37的底面372和第一下部电路层34a。

参考图19，通过钻孔技术或其它合适的技术形成至少一个通孔303，以延伸穿过第一上部介电层30以显露第一上部电路层34的一部分。同时，通过钻孔技术或其它合适的技术形成至少一个通孔303a，以延伸穿过第一下部介电层30a以显露第一下部电路层34a的一部分。

参考图20，通过电镀技术或其它合适的技术形成顶部金属层58于第一上部介电层30上和通孔303中，以形成上部互连导孔35。同时，通过电镀技术或其它合适的技术形成底部金属层60于第一下部介电层30a上和通孔303a中，以形成下部互连导孔35a。如图20所示，上部互连导孔35向下逐渐变窄，并且下部互连导孔35a向上逐渐变窄。

参考图21，形成或设置顶部光阻层59于顶部金属层58上，并且形成或设置底部光阻层59a于底部金属层60上。随后，通过曝光和显影图案化光阻层59、59a。

参考图22，通过蚀刻技术或其它合适的技术移除不被顶部光阻层59覆盖的顶部金属层58的部分。被顶部光阻层59覆盖的顶部金属层58的部分则保留以形成第二上部电路层38。同时，通过蚀刻技术或其它合适的技术移除不被底部光阻层59a覆盖的底部金属层60的部分。被底部光阻层59a覆盖的底部金属层60的部分则保留以形成第二下部电路层38a。

参考图23，通过剥除技术或其它合适的技术移除顶部光阻层59和底部光阻层59a。

参考图24，通过层合技术或其它合适的技术形成或设置第二上部介电层36于第一上部介电层30的顶面301上，以覆盖第一上部介电层30的顶面301和第二上部电路层38。同时，通过层合技术或其它合适的技术形成或设置第二下部介电层36a于第一下部介电层30a的底面302a上，以覆盖第一下部介电层30a的底面302a和第二下部电路层38a。

参考图25，通过钻孔技术或其它合适的技术形成至少一个通孔363，以延伸穿过第二上部介电层36以显露第二上部电路层38的一部分。同时，通过钻孔技术或其它合适的技术形成至少一个通孔363a，以延伸穿过第二下部介电层36a以显露第二下部电路层38a的一部分。

参考图26，通过电镀技术或其它合适的技术形成顶部金属层62于第二上部介电层36上和通孔363中，以形成上部互连导孔35。

参考图27，形成或设置顶部光阻层63于顶部金属层62上。接着，通过曝光和显影图案化光阻层63。

参考图28，通过蚀刻技术或其它合适的技术移除不被顶部光阻层63覆盖的顶部金属层62的部分。被顶部光阻层63覆盖的顶部金属层62的部分则保留以形成第二上部电路层38'。

参考图29，通过剥除技术或其它合适的技术移除顶部光阻层63。同时，形成下部导电结构3，并且固化介电层(包含第一上部介电层30、第二上部介电层36、第一下部介电层30a和第二下部介电层36a)。电路层(包含例如一个第一上部电路层34、两个第二上部电路层38、38'、一个第一下部电路层34a和第二下部电路层38a)中的至少一个与介电层(例如，第一上部介电层30、第二上部介电层36、第一下部介电层30a和第二下部介电层36a)中的至少一个接触。随后，测试下部导电结构3的电特性(例如，开路/短路)。

参考图30到图40，提供上部导电结构2。上部导电结构2如下制造。参考图30，提供载体65。载体65可以是玻璃载体，并且可以是晶圆类型、面板类型或条带类型。

参考图31，涂覆离型层66于载体65的底面上。

参考图32，通过物理气相沉积(physical vapor deposition,PVD)技术或其它合适的技术形成或设置导电层67(例如，晶种层)于离型层66上。

参考图33，通过涂覆技术或其它合适的技术形成第二介电层26于导电层67上。

参考图34，通过曝光和显影技术或其它合适的技术形成至少一个通孔264，以延伸穿过第二介电层26以显露导电层67的一部分。

参考图35，通过PVD技术或其它合适的技术形成晶种层68于第二介电层26的底面262上和通孔264中。

参考图36，形成光阻层69于晶种层68上。随后，通过曝光和显影技术或其它合适的技术图案化光阻层69，以显露晶种层68的部分。光阻层69界定多个开口691。光阻层69的至少一个开口691对应于第二介电层26的通孔264，并且与之对齐。

参考图37，通过电镀技术或其它合适的技术设置导电金属材料70于光阻层69的开口691中和晶种层68上。

参考图38，通过剥除技术或其它合适的技术移除光阻层69。

参考图39，通过蚀刻技术或其它合适的技术移除不被导电金属材料70覆盖的晶种层68的部分。同时，形成电路层24和至少一个内部导孔25。电路层24可为扇出电路层或RDL，且电路层24的L/S可小于或等于约2μm/约2μm，或小于或等于约1.8μm/约1.8μm。电路层24设置在第二介电层26的底面262上。在一些实施例中，电路层24可包含由晶种层68形成的晶种层243和设置在晶种层243上且由导电金属材料70形成的导电金属材料244。内部导孔25设置在第二介电层26的通孔264中。在一些实施例中，内部导孔25可包含晶种层251和设置在晶种层251上的导电金属材料252。内部导孔25向上逐渐变窄。

参考图40，通过重复图33到图39的阶段形成多个第一介电层20和多个电路层24。在一些实施例中，每一电路层24嵌入于对应的第一介电层20中，且电路层24的顶面241可与第一介电层20的顶面201大体上共面。此时，形成上部导电结构2，并且固化介电层(包含，第一介电层20和第二介电层26)。电路层(包含例如三个电路层24、24a)中的至少一个与介电层(例如，第一介电层20和第二介电层26)中的至少一个接触。随后，测试上部导电结构2的电特性(例如，开路/短路)。

参考图41，形成或施加粘合层12到下部导电结构3的顶面31上。

参考图42，通过粘合层12附接上部导电结构2到下部导电结构3。在一些实施例中，已知的良好上部导电结构2附接到已知的良好下部导电结构3。随后，固化粘合层12以形成中间层12。在一些实施例中，上部导电结构2可以被按压到下部导电结构3上。因此，通过上部导电结构2与下部导电结构3之间的间隙确定中间层12的厚度。中间层12的顶面121接触上部导电结构2的底面22(也就是说，上部导电结构2的底面22附接到中间层12的顶面121)，且中间层12的底面122接触下部导电结构3的顶面31。因此，上部导电结构2的最底部电路层24a(例如，第一电路层24a)和下部导电结构3的第二上部电路层38'嵌入于中间层12中。在一些实施例中，上部导电结构2的两个邻近介电层(例如，两个邻近第一介电层20)之间的接合力大于上部导电结构2的介电层(例如，最底部第一介电层20)与中间层12之间的接合力。上部导电结构2的两个邻近介电层(例如，两个邻近第一介电层20)之间的边界的表面粗糙度大于上部导电结构2的介电层(例如，最底部第一介电层20)与中间层12之间的边界的表面粗糙度。

参考图43，移除载体65、离型层66和导电层67，以显露内部导孔25的一部分。

参看图44，通过钻孔(例如激光钻孔)形成至少一个通孔40以延伸穿过下部导电结构3的至少一部分和中间层12以显露上部导电结构2的电路层(例如，第一电路层24a)。通孔40可包含中间层12的第一通孔124、第二上部介电层36的通孔363、第一上部介电层30的通孔303、核心部分37的第二通孔374、第一下部介电层30a的通孔303a和第二下部介电层36a的通孔363a。在一些实施例中，通孔40延伸穿过下部导电结构3的最顶部电路层(例如，第二上部电路层38')，且端接或终止于上部导电结构2的最底部电路层24a(例如，第一电路层24a)处或上。也就是说，通孔40不延伸穿过上部导电结构2的最底部电路层24a(例如，第一电路层24a)。通孔40可显露上部导电结构2的最底部电路层24a(例如，第一电路层24a)的一部分。如图44所示，通孔40向上逐渐变窄；也就是说，通孔40的顶部部分的尺寸小于通孔40的底部部分的尺寸。此外，第一通孔124的内表面1241、通孔363的内表面3631、通孔303的内表面3031、第二通孔374的内表面3741、通孔303a的内表面3031a和通孔363a的内表面3631a彼此共面或对齐。因此，第一通孔124的内表面1241、通孔363的内表面3631、通孔303的内表面3031、第二通孔374的内表面3741、通孔303a的内表面3031a和通孔363a的内表面3631a的一侧的剖视图是大体上直线的线段。也就是说，第一通孔124的内表面1241、通孔363的内表面3631、通孔303的内表面3031、第二通孔374的内表面3741、通孔303a的内表面3031a和通孔363a的内表面3631a的一侧的剖视图可沿着相同的大体上直线延伸。也就是说，单个连续通孔40的内表面401可以是大体上平整或连续的表面。单个通孔40向上逐渐变窄。

参看图45，通过电镀技术或其它合适的技术形成金属层64于下部导电结构3的底面32上及通孔40中以在通孔40中形成至少一个下部穿导孔15。

参看图46，形成或设置底部光阻层63a于金属层64上。接着，底部光阻层63a通过曝光和显影而图案化。

参看图47，通过蚀刻技术或其它合适的技术来移除金属层64的不被底部光阻层63a覆盖的部分。金属层64的被底部光阻层63a覆盖的部分保留，以形成第二下部电路层38a'。接着，通过剥除技术或其它合适的技术移除底部光阻层63a，以获得图1的布线结构1。由于上部导电结构2与下部导电结构3单独地制造，所以上部导电结构2的翘曲与下部导电结构3的翘曲分离，且不会彼此影响。在一些实施例中，上部导电结构2的翘曲形状可不同于下部导电结构3的翘曲形状。举例来说，上部导电结构2的翘曲形状可为凸形形状，且下部导电结构3的翘曲形状可为凹形形状。在一些实施例中，上部导电结构2的翘曲形状可与下部导电结构3的翘曲形状相同；然而，下部导电结构3的翘曲不会累加到上部导电结构2的翘曲上。因此，布线结构1的良率可得到改进。另外，下部导电结构3和上部导电结构2可以在接合在一起之前单独地测试。因此，已知的良好下部导电结构3和已知的良好上部导电结构2可以选择性地接合在一起。可以丢弃不良(或不合格的)下部导电结构3和不良(或不合格的)上部导电结构2。因此，可以进一步改进布线结构1的良率。

图48到图51显示根据本公开的一些实施例的用于制造布线结构的方法。在一些实施例中，所述方法用于制造图2所示的布线结构1a。所说明的工艺的初始阶段与图10到图40所显示的阶段相同或类似。图48描绘图40所描绘的阶段之后的阶段。

参考图48，同时形成基准标记43和最底部第一电路层24a(例如，第一电路层24a)，且前述二者是同层。因此，基准标记43设置在上部导电结构2a的底面22上，且从其凸出。随后，同时切割或分割上部导电结构2a、载体65、离型层66和导电层67，以形成多个条带2'。每一个条带2'包含是条带结构的上部导电结构2a。随后，测试条带2'。或者，可在切割工序之前测试上部导电结构2。

参考图49，同时形成基准标记45和第二上部电路层38'，且前述二者是同层。因此，基准标记45设置在下部导电结构3的顶面31上，且从其凸出。下部导电结构3包含多个条带区域3'。随后，测试条带区域3'。随后，形成或施加粘合层12到下部导电结构3的顶面31上。

参考图50，通过粘合层12附接条带2'到下部导电结构3的条带区域3'。上部导电结构2a面向且附接到下部导电结构3。在附接工序期间，上部导电结构2a的基准标记43与下部导电结构3的基准标记45对齐，以使上部导电结构2a和下部导电结构3的相对位置得以确保。在一些实施例中，已知的良好条带2'选择性地附接到下部导电结构3的已知的良好条带区域3'。举例来说，布线结构1a(图2)的所期望的良率可以被设定成80％。也就是说，(上部导电结构2a的良率)*(下部导电结构3的条带区域3'的良率)设定成大于或等于80％。如果上部导电结构2a(或条带2')的良率小于预定良率，例如，80％(其被指定为不良或不合格组件)，那么舍弃不良(或不合格)上部导电结构2a(或条带2')。如果上部导电结构2a(或条带2')的良率大于或等于预定良率，例如，80％(其被指定为已知的良好或合格组件)，那么可使用已知的良好上部导电结构2a(或条带2')。另外，如果下部导电结构3的条带区域3'的良率小于预定良率，例如，80％(其被指定为不良或不合格组件)，那么不良(或不合格)条带区域3'被标记且将不与任何条带2'接合。如果下部导电结构3的条带区域3'的良率大于或等于预定良率，例如，80％(其被指定为已知的良好元件或合格组件)，那么已知的良好上部导电结构2a(或条带2')可以接合到下部导电结构3的已知的良好条带区域3'。应注意，具有80％的良率的上部导电结构2a(或条带2')不会接合到具有80％的良率的下部导电结构3的条带区域3'，因为布线结构1a(图2)的所得良率是64％，其低于80％的所期望良率。具有80％良率的上部导电结构2a(或条带2')可接合到具有100％良率的下部导电结构3的条带区域3'，因此，布线结构1a(图2)的所得良率可以是80％。另外，具有90％良率的上部导电结构2a(或条带2')可以接合到具有大于90％良率的下部导电结构3的条带区域3'，因为布线结构1a(图2)的所得良率可以大于80％。

参考图51，固化粘合层12以形成中间层12。随后，移除载体65、离型层66和导电层67。所说明工序的在图51所示的阶段之后的阶段类似于图44到图47所显示的阶段。随后，沿条带区域3'切割下部导电结构3和中间层12，以获得图2的布线结构1a。

图52到图55显示根据本公开的一些实施例的用于制造布线结构的方法。在一些实施例中，所述方法用于制造图3所示的布线结构1b。所说明的过程的初始阶段与图10到图43中所示的阶段相同或类似。图52描绘图43中描绘的阶段之后的阶段。

参看图52，通过钻孔(例如激光钻孔)形成至少一个通孔23以延伸穿过上部导电结构2的至少一部分和中间层12以显露下部导电结构3的电路层(例如，第二上部电路层38')。同时，通过钻孔(例如激光钻孔)形成至少一个通孔40以延伸穿过下部导电结构3的至少一部分和中间层12以显露上部导电结构2的电路层(例如，第一电路层24a)。通孔23可包含中间层12的第一通孔123、第二介电层26的通孔263和第一介电层20的多个通孔203。在一些实施例中，通孔23延伸穿过上部导电结构2的最底部电路层24a(例如，第一电路层24a)，且端接或终止于下部导电结构3的最顶部电路层(例如，第二上部电路层38')处或上。也就是说，通孔23不延伸穿过下部导电结构3的最顶部电路层(例如，第二上部电路层38')。通孔23可显露下部导电结构3的最顶部电路层的一部分(例如，第二上部电路层38'的顶面)。如图52所示，通孔23向下逐渐变窄；也就是说，通孔23的顶部部分的尺寸大于通孔23的底部部分的尺寸。此外，中间层12的通孔123的内表面1231与第一介电层20的通孔203的内表面2031和第二介电层26的通孔263的内表面2631共面或对齐。因此，中间层12的通孔123的内表面1231、第一介电层20的通孔203的内表面2031和第二介电层26的通孔263的内表面2631的一侧的剖视图是大体上直线的线段。也就是说，中间层12的通孔123的内表面1231、第一介电层20的通孔203的内表面2031和第二介电层26的通孔263的内表面2631的一侧的剖视图可沿着相同的大体上直线延伸。也就是说，单个连续通孔23的内表面231可以是大体上平整或连续的表面。单个通孔23向下逐渐变窄。单个通孔23的最大宽度(例如，顶部部分处)可为约25μm到约60μm。通孔40可与图44的通孔40相同或类似。

参考图53，通过电镀技术或其它合适的技术形成金属层72于上部导电结构2的顶面21上及通孔23中以在通孔23中形成至少一个上部穿导孔14。同时，通过电镀技术或其它合适的技术形成金属层64于下部导电结构3的底面32上及通孔40中以在通孔40中形成至少一个下部穿导孔15。

参看图54，形成或设置顶部光阻层73于金属层72上，且形成或设置底部光阻层73a于金属层64上。接着，顶部光阻层73和底部光阻层73a通过曝光和显影技术或其它合适的技术而图案化。

参看图55，通过蚀刻技术或其它合适的技术来移除金属层72的不被顶部光阻层73覆盖的部分。金属层72的被顶部光阻层73覆盖的部分保留以形成外部电路层28。同时，通过蚀刻技术或其它合适的技术移除金属层64的不被底部光阻层73a覆盖的部分。金属层64的被底部光阻层73a覆盖的部分保留，以形成第二下部电路层38a'。随后，通过剥除技术或其它合适的技术移除顶部光阻层73和底部光阻层73a，以获得图3的布线结构1b。

在一些实施例中，半导体芯片42(图5)经由多个第一连接元件44(例如，焊料凸块或其它导电凸块)电连接且接合到上部导电结构2的外部电路层28。接着，上部导电结构2、中间层12和下部导电结构3同时分割，以便形成如图5所示的封装结构4。封装结构4包含布线结构1d和半导体芯片42。图5的布线结构1d包含经分割的上部导电结构2d和经分割的下部导电结构3d。也就是说，上部导电结构2d的侧向周围表面27d、下部导电结构3d的侧向周围表面33d和中间层12的侧向周围表面大体上彼此共面。接着，下部导电结构3d的第二上部电路层38'经由多个第二连接元件48(例如，焊料凸块或其它导电凸块)电连接且接合到衬底46(例如，母板，比如PCB)。

图56到图63显示根据本公开的一些实施例的用于制造布线结构的方法。在一些实施例中，所述方法用于制造图6所示的布线结构1e。所说明的过程的初始阶段与图10到图18中说明的阶段相同或类似。图56描绘在图18中描绘的阶段之后的阶段。

参考图56到图58，提供下部导电结构3e。如下制造下部导电结构3e。参考图56，通过钻孔技术或其它合适的技术形成至少一个通孔303a，以延伸穿过第一下部介电层30a以显露第一下部电路层34a的一部分。应注意，没有通孔形成在第一上部介电层30中。

参考图57，形成或设置第二下部电路层38a于第一下部介电层30a上。随后，形成或设置三个第二下部介电层36a和两个第二下部电路层38a'于第一下部介电层30a上。

参考图58，形成或设置最底部下部电路层38a'于最底部第二下部介电层36a上，以获得下部导电结构3e。在下部导电结构3e中，下部导电结构3e的顶面31是第一上部介电层30的顶面301，其是大体上平坦的。

参考图59到图62，提供上部导电结构2e。如下制造上部导电结构2e。参考图59，提供载体65。涂覆离型层66于载体65的底面上。通过PVD技术或其它合适的技术形成或设置导电层67(例如，晶种层)于离型层66上。随后，形成最顶部电路层24'于导电层67上。

参考图60，通过涂覆技术或其它合适的技术形成最顶部第一介电层20于导电层67上，以便覆盖最顶部电路层24'。

参考图61，通过曝光和显影技术或其它合适的技术形成至少一个通孔204，以延伸穿过最顶部第一介电层20以显露导电层67的一部分。

参考图62，形成多个第一介电层20、多个电路层24和多个内部导孔25于最顶部第一介电层20上，以获得上部导电结构2e。如图62所示，最底部第一介电层20可覆盖最底部电路层24a(例如，第一电路层24a)。因此，上部导电结构2e的整个底面22(例如，最底部第一介电层20的底面202)是大体上平坦的。

参考图63，形成或施加粘合层12到下部导电结构3e的顶面31上。

接着，所说明的过程的随后阶段与图42到图47中说明的阶段相同或类似，如下文所描述。上部导电结构2e经由粘合层12附接到下部导电结构3e。接着，粘合层12固化以形成中间层12。中间层12粘附到上部导电结构2e的底面22和下部导电结构3e的顶面31。因此，中间层12的整个顶面121和整个底面122都是大体上平坦的。中间层12不包含或接触水平地延伸或连接的电路层。也就是说，没有水平地延伸或连接的电路层设置或嵌入于中间层12中。

接着，移除载体65、离型层66和导电层67，以显露内部导孔25的一部分、最顶部电路层24'的一部分和最顶部第一介电层20。最顶部电路层24'的顶面241可以与最顶部第一介电层20的顶面201大体上共面。

接着，形成下部穿导孔15以便获得图6的布线结构1e。

除非另有说明，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上”、“在……下”等空间描述是相对于图中所展示的取向来指示的。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件是本公开的实施例的优点是不因此布置而有偏差。

如本文中所使用，术语“大致”、“大体上”、“实质”和“约”用于描述并解释小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的例子以及其中事件或情形极近似于发生的例子。举例来说，当结合数值使用时，术语可以指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果第一数值在第二数值的小于或等于±10％的变化范围内，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％，那么第一数值可被认为“大体上”相同于或等于第二数值。

如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共面或大体上共面。如果表面的最高点与最低点之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，则可认为所述表面大体上平坦。

如本文中所使用，除非上下文另外明确规定，否则单数术语“一”和“所述”可包含多个指示物。

如本文所使用，术语“导电(conductive、electrically conductive)”和“电导率”指传输电流的能力。导电材料通常指对电流流动呈现极少或零抵抗的那些材料。电导率的一个量度是西门子每米(S/m)。通常，导电材料是电导率大于约10⁴S/m(例如至少10⁵S/m或至少10⁶S/m)的一种材料。材料的电导率有时可随温度变化。除非另外规定，否则材料的导电率是在室温下测量。

另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。

虽然已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。由于制造工艺和公差，本公开中的艺术再现与实际设备之间可能存在区别。可能存在并未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本发明的目标、精神以及范围。所有此类修改既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。