阅读说明：本技术 半导体器件及其制造方法 (Semiconductor device and method for manufacturing the same ) 是由 叶国梁 占迪 宋胜金 于 2020-05-25 设计创作，主要内容包括：本发明提供了一种半导体器件及其制造方法,半导体器件包括至少一层辅助金属层,辅助金属层位于待互连的第一金属层与待互连的第二金属层之间；开孔暴露出辅助金属层的侧面；增大了露出的金属层的面积,从而增大互连层从开孔底部往上的填充速率,使开孔底部尽快填充形成互连层,避免填充互连层过程中顶部提前封口导致互连失败。互连层的顶面低于靠近互连层一侧的第一衬底的表面；互连层不形成在贯穿的第一衬底之间,确保了互连层与第一衬底之间的绝缘,且减小了待互连的第一金属层和待互连的第二金属层之间的配线距离,同时还减小了配线电容。(The invention provides a semiconductor device and a manufacturing method thereof, wherein the semiconductor device comprises at least one auxiliary metal layer, and the auxiliary metal layer is positioned between a first metal layer to be interconnected and a second metal layer to be interconnected; opening the hole to expose the side surface of the auxiliary metal layer; the area of the exposed metal layer is increased, so that the filling rate of the interconnection layer from the bottom of the opening to the top is increased, the bottom of the opening is filled as soon as possible to form the interconnection layer, and interconnection failure caused by sealing the top in advance in the process of filling the interconnection layer is avoided. The top surface of the interconnection layer is lower than the surface of the first substrate close to one side of the interconnection layer; the interconnection layer is not formed between the penetrating first substrates, insulation between the interconnection layer and the first substrates is ensured, and a wiring distance between the first metal layer to be interconnected and the second metal layer to be interconnected is reduced, while wiring capacitance is also reduced.)

半导体器件及其制造方法

技术领域

本发明属于集成电路制造技术领域，具体涉及一种半导体器件及其制造方法。

背景技术

在高度集成化的半导体发展的趋势下，具有不同功能的芯片的集成是半导体封装技术的主要发展方向，基于3D-IC技术的晶圆级堆叠能够实现更低成本、更快速及更高密度的目标。而在晶圆键合之后，如何实现晶圆之间的金属互连是半导体工艺中的重要工艺。

图1为一种堆叠晶圆之间的金属互连结构图，上晶圆11和下晶圆12堆叠并键合，上晶圆11包括上晶圆衬底111、上晶圆介质层112和上晶圆金属层113，下晶圆12包括下晶圆衬底121、下晶圆介质层122和下晶圆金属层123；通过在纵向相通的硅通孔(Through SiliconVia,TSV)B₁中填充互连层A₁将上晶圆金属层113和下晶圆金属层123电连接。硅通孔B₁贯穿上晶圆衬底111，互连层A₁形成在该硅通孔B₁中，较难保证互连层A₁与上晶圆衬底111之间(图中椭圆虚线内)的绝缘。

图2为另一种堆叠晶圆之间的金属互连结构图，上晶圆21和下晶圆22堆叠并键合，上晶圆21包括上晶圆衬底211、上晶圆介质层212和上晶圆金属层213，下晶圆22包括下晶圆衬底221、下晶圆介质层222和下晶圆金属层223；通过在纵向分离的硅通孔B₂中填充互连层A₂将上晶圆金属层213和下晶圆金属层223电连接。硅通孔B₂贯穿上晶圆衬底211，互连层A₂形成在该硅通孔B₂中，较难保证互连层A₂与上晶圆衬底211之间(图中椭圆虚线内)的绝缘。

以上两种堆叠晶圆之间的金属互连方式，均难以确保互连层与上晶圆衬底之间的绝缘；而且，以上两种方式互连层的高度(长度)较长，除达到需互连的两金属层之间的距离外还至少延伸至上晶圆衬底顶面，互连层的长度较长，导致配线电容的增加。

又一种堆叠晶圆之间的金属互连方式，上晶圆和下晶圆堆叠并键合，上晶圆金属层在纵向(晶圆厚度方向)的投影落在下晶圆金属层上，TSV孔连结上晶圆金属层和下晶圆金属层，在TSV孔中填充互连层实现上晶圆金属层和下晶圆金属层的电连接。该方式实际工艺中要连接的两金属层高度差大，很难控制顶部互连层填充速率，容易造成顶部提前封口，即上晶圆金属层位置从周圈往中间生长互连层，下晶圆金属层位置从下往上生长互连层；下晶圆金属层位置从下往上生长的互连层还未生长延伸至与上晶圆金属层位置处生长的互连层连通，上晶圆金属层位置生长的互连层从周圈往中间生长就已封口，导致互连层生长中断，堆叠晶圆之间的金属互连失败。

发明内容

本发明的目的在于确保互连层与晶圆衬底之间的绝缘，减小两晶圆的金属层之间的配线电容。

本发明的另一目的在于避免互连层填充过程提前封口。

本发明提供一种半导体器件，包括：

第一晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的待互连的第一金属层；

第二晶圆，所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的待互连的第二金属层；所述第一介质层面向所述第二介质层键合；

至少一层辅助金属层，所述辅助金属层位于所述待互连的第一金属层与所述待互连的第二金属层之间，所述辅助金属层形成在所述第一介质层和/或所述第二介质层中；

开孔，所述开孔贯穿所述第一晶圆和部分厚度的所述第二介质层，所述开孔暴露出所述待互连的第一金属层的侧面、所述辅助金属层的侧面和所述待互连的第二金属层的表面；

互连层，所述互连层形成于所述开孔中，所述待互连的第一金属层、所述辅助金属层和所述待互连的第二金属层均与所述互连层电连接，所述互连层的顶面低于靠近所述互连层一侧的所述第一衬底的表面。

进一步的，在晶圆厚度方向上，从所述待互连的第二金属层一侧往所述待互连的第一金属层一侧，所述待互连的第二金属层、所述辅助金属层以及所述待互连的第一金属层构成的金属层组中相邻金属层垂直间距逐渐变大。

进一步的，在晶圆厚度方向上，从所述待互连的第二金属层一侧往所述待互连的第一金属层一侧，所述开孔在所述待互连的第二金属层、所述辅助金属层构成的金属层组中的每层金属层所在层的开孔尺寸逐渐变大。进一步的，所述辅助金属层在平行于所述第一衬底的截面上，截面形状为圆形环、方形环或间隔分布的方形阵列中的任意一种。

进一步的，在晶圆厚度方向上,所述第一介质层中分布有若干层第一金属层，所述待互连的第一金属层位于其中的一层；所述第二介质层中分布有若干层第二金属层，所述待互连的第二金属层位于其中的一层；所述辅助金属层和位于所述待互连的第一金属层与所述待互连的第二金属层之间的所述第一金属层或第二金属层位于同一层，且所述辅助金属层的材质与所述第一金属层或所述第二金属层的材质相同。

进一步的，还包括：绝缘层，所述绝缘层位于所述互连层的上方并填满所述开孔。

本发明还提供一种半导体器件的制造方法，包括：

提供第一晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的待互连的第一金属层；

提供第二晶圆，所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的待互连的第二金属层；

在所述第一介质层和/或所述第二介质层中形成至少一层辅助金属层，所述辅助金属层位于所述待互连的第一金属层与所述待互连的第二金属层之间；

将所述第一介质层面向所述第二介质层键合；

形成开孔，所述开孔贯穿所述第一晶圆和部分厚度的所述第二介质层，所述开孔暴露出所述待互连的第一金属层的侧面、所述辅助金属层的侧面和所述待互连的第二金属层的表面；

形成互连层，所述互连层形成于所述开孔中，所述待互连的第一金属层、所述辅助金属层和所述待互连的第二金属层均与所述互连层电连接，所述互连层的顶面低于靠近所述互连层一侧的所述第一衬底的表面。

进一步的，在晶圆厚度方向上，从所述待互连的第二金属层一侧往所述待互连的第一金属层一侧，所述待互连的第二金属层、所述辅助金属层以及所述待互连的第一金属层构成的金属层组中相邻金属层垂直间距逐渐变大。

进一步的，在晶圆厚度方向上，从所述待互连的第二金属层一侧往所述待互连的第一金属层一侧，所述开孔在所述待互连的第二金属层、所述辅助金属层构成的金属层组中的每层金属层所在层的开孔尺寸逐渐变大。

进一步的，在晶圆厚度方向上,所述第一介质层中形成若干层第一金属层，所述待互连的第一金属层位于其中的一层；所述第二介质层中形成若干层第二金属层，所述待互连的第二金属层位于其中的一层；所述辅助金属层和位于所述待互连的第一金属层与所述待互连的第二金属层之间的所述第一金属层或第二金属层在同一金属层中形成。

进一步的，形成互连层之后，还包括：形成绝缘层，所述绝缘层位于所述互连层的上方并填满所述开孔。

与现有技术相比，本发明具有如下有益效果：

本发明提供的半导体器件及其制造方法，所述半导体器件包括至少一层辅助金属层，所述辅助金属层位于所述待互连的第一金属层与所述待互连的第二金属层之间，所述辅助金属层形成在所述第一介质层和/或所述第二介质层中；所述开孔暴露出所述辅助金属层的侧面；增大了露出的金属层的面积，从而增大互连层从开孔底部往上的填充速率，使开孔底部尽快填充形成互连层，避免填充互连层过程中顶部提前封口，导致互连失败。所述互连层的顶面低于靠近所述互连层一侧的所述第一衬底的表面；所述互连层不形成在贯穿的第一衬底之间，确保了互连层与第一衬底之间的绝缘，且减小了待互连的第一金属层和待互连的第二金属层之间的配线距离，同时还减小了配线电容。

进一步的，所述绝缘层位于所述互连层的上方并填满所述开孔。所述绝缘层填充在贯穿的所述第一衬底之间，使第一衬底和互连层之间更好绝缘。

进一步的，互连层的填充速率一定的条件下，填充体积越小，所需填充的时间也越短。在晶圆厚度方向上，从所述待互连的第二金属层一侧往所述待互连的第一金属层一侧，所述待互连的第二金属层、所述辅助金属层以及所述待互连的第一金属层构成的金属层组中相邻金属层垂直间距逐渐变大，所述开孔在所述待互连的第二金属层、所述辅助金属层构成的金属层组中的每层金属层所在层的开孔尺寸逐渐变大。如此一来，靠近待互连的第二金属层的开孔填充体积较小，所需填充的时间较短，较快完成底部往上的填充，避免顶部提前封口，即防止开孔在第一金属层和所述第二金属层彼此电连接之前被封闭。

附图说明

图1为一种堆叠晶圆之间的金属互连结构图。

图2为另一种堆叠晶圆之间的金属互连结构图。

图3为本发明实施例的半导体器件制造方法流程示意图。

图4至图10为本发明实施例的半导体器件及其制造方法各步骤示意图。

其中，附图标记如下：

11-上晶圆；111-上晶圆衬底；112-上晶圆介质层；113-上晶圆金属层；12-下晶圆；121-下晶圆衬底；122-下晶圆介质层；123-下晶圆金属层；

21-上晶圆；211-上晶圆衬底；212-上晶圆介质层；213-上晶圆金属层；22-下晶圆；221-下晶圆衬底；222-下晶圆介质层；223-下晶圆金属层；

31-第一晶圆；311-第一衬底；312-第一介质层；313-待互连的第一金属层；314-刻蚀停止层；315-第一钝化层；316-辅助金属层；316a-第一层辅助金属层；316b-第二层辅助金属层；316c-第三层辅助金属层；317-互连层；318-绝缘层；

32-第二晶圆；321-第二衬底；322-第二介质层；323-待互连的第二圆金属层；324-刻蚀停止层。

具体实施方式

本发明实施例提供了一种半导体器件及其制造方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明实施例提供了一种半导体器件，包括：

第一晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的待互连的第一金属层；

第二晶圆，所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的待互连的第二金属层；所述第一介质层面向所述第二介质层键合；

至少一层辅助金属层，所述辅助金属层位于所述待互连的第一金属层与所述待互连的第二金属层之间，所述辅助金属层形成在所述第一介质层和/或所述第二介质层中；

开孔，所述开孔贯穿所述第一晶圆和部分厚度的所述第二介质层，所述开孔暴露出所述待互连的第一金属层的侧面、所述辅助金属层的侧面和所述待互连的第二金属层的表面；

互连层，所述互连层形成于所述开孔中，所述待互连的第一金属层、所述辅助金属层和所述待互连的第二金属层均与所述互连层电连接，所述互连层的顶面低于靠近所述互连层一侧的所述第一衬底的表面。

以下结合图7至图10详细介绍本实施例的半导体器件，包括：

第一晶圆，所述第一晶圆包括第一衬底311、位于所述第一衬底311上的第一介质层312、嵌设于所述第一介质层312中的待互连的第一金属层313；具体的，所述第一介质层312中可在晶圆厚度方向上间隔分布有若干层第一金属层，不同层的第一金属层根据实际需要可电连接,例如通过插塞电连接。所述待互连的第一金属层313位于若干层第一金属层其中的一层中，同第二晶圆互连。所述第一金属层的材质包括铜或铝。

第二晶圆，所述第二晶圆包括第二衬底321、位于所述第二衬底321上的第二介质层322和嵌设于所述第二介质层322中的待互连的第二金属层323，所述第一介质层312面向所述第二介质层322键合。具体的，所述第二介质层322中在晶圆厚度方向上可间隔分布有若干层第二金属层，不同层的第二金属层根据实际需要可电连接，例如通过插塞电连接。待互连的第二金属层323位于若干层第二金属层其中的一层中，同第一晶圆互连。所述第二金属层的材质包括铜或铝。

至少一层辅助金属层316，所述辅助金属层位于所述待互连的第一金属层313与所述待互连的第二金属层323之间，所述辅助金属层323形成在所述第一介质层312和/或所述第二介质层322中。所述辅助金属层的材质包括铜或铝。

开孔V，所述开孔V贯穿所述第一晶圆和部分厚度的所述第二介质层322并暴露出待互连的所述第二金属层323；所述开孔V暴露出所述待互连的第一金属层313的侧面、所述辅助金属层316的侧面和所述待互连的第二金属层323的上表面。

互连层317，所述互连层317形成于所述开孔V中，所述待互连的第一金属层313、所述辅助金属层316和所述待互连的第二金属层323均与所述互连层317电连接，所述互连层317的顶面低于靠近所述互连层一侧的所述第一衬底311的表面。所述互连层317的材质包括铜或镍。和图1和图2所示的现有技术相比，所述互连层317不形成在贯穿的第一衬底311之间，减小了待互连的第一金属层313和待互连的第二金属层323之间的配线距离，同时还减小了配线电容。

在晶圆厚度方向上所述辅助金属层位于所述待互连的第一金属层313与所述待互连的第二金属层323之间；所述辅助金属层可以为一层、两层或多层。为工序方便，所述辅助金属层与所述第一金属层可制作于同一层，在同一金属层工艺中形成，所述辅助金属层的材质和所述第一金属层的材质相同。所述第一金属层例如用于晶圆内部的电性连接，所述辅助金属层用于增大开孔V暴露出的金属层面积，提高互连层317从开孔V底部往上的填充速率。

图7中示出了例如在所述第一介质层312中分布有三层辅助金属层，分别为第一层辅助金属层316a、第二层辅助金属层316b和第三层辅助金属层316c。图8a为图7中俯视所述开孔的立体图(为视图清晰，仅示出了第二层辅助金属层316b和第三层辅助金属层316c)。

所述开孔V暴露出的所述待互连的第一金属层313的侧面、所述辅助金属层316的侧面，可以在所述开孔V两侧成轴对称分布；也可以在所述开孔V两侧成非轴对称分布，根据具体工艺需求设置。

如图7和图8a所示，为所述开孔V暴露出的所述待互连的第一金属层313的侧面、所述辅助金属层316的侧面，在所述开孔V两侧成轴对称分布。平行于第一衬底311的平面内设置相互垂直的X方向和Y方向，垂直于第一衬底311的方向设置为Z方向。

所述辅助金属层316在平行于第一衬底311的截面上(横向)，截面形状为圆形环或方形环或间隔分布的方形阵列中的任意一种，此处方形包括长方形和正方形。所述开孔V的形状与所述辅助金属层的形状对应。示例一：所述辅助金属层的横向截面形状为圆形环，所述开孔的横向截面形状为圆形，所述开孔暴露出所述辅助金属层的环形内壁，所述辅助金属层在Z方向的高度为h，所述辅助金属层所在层横向截面形状为圆形(例如半径为a)，所述辅助金属层被所述开孔暴露出的侧面面积S＝2πah。示例二：所述辅助金属层的横向截面形状为方形环，所述开孔的横向截面形状为方形(例如图8a所示)，所述辅助金属层(例如316b和316c)被所述开孔V暴露出的侧面面积等于截面所得方形的周长与所述辅助金属层在Z方向的高度的乘积。示例三：如图8b所示，所述辅助金属层316d的横向截面形状为间隔分布的方形阵列。图8c为与图8b对应的俯视所述开孔V的立体图。

如图7至图9所示，半导体器件可具有一个互连层317，或两个或更多个互连层317。所述互连层317的材质例如为铜或镍。铜具有较高的电传导性，较高的热传导性，较低的熔点，较低的热膨胀系数，并且更易延展。所述互连层采用无电镀沉积工艺形成。具体的，在开孔V暴露的金属层表面(辅助金属层316的侧面、待互连的第二金属层323的上表面、待互连的第一金属层313的侧面)进行无电镀的预处理。无电镀的预处理即在开孔V暴露的金属层表面形成置换涂层，例如钯置换涂层用于无电镀铜的置换处理，锌置换涂层用于无电镀镍的置换处理，通过无电镀铜或镍在通孔V中淀积镀覆的铜膜或镍膜以形成互连层317，将所述待互连的第一金属层313和所述第二金属层323电连接。无电镀沉积具有无遮蔽，处理步骤低成本，用时短，好的一致性和好的间隙填充能力的优点。

在无电镀形成互连层317的工艺中，在开孔V暴露的金属层表面(辅助金属层316的侧面、待互连的第二金属层323的上表面、待互连的第一金属层313的侧面)形成置换涂层，互连层317(镀膜)从置换涂层处淀积(填充)，开孔V中互连层的填充速率与金属层露出面积S成正比。本发明实施例目的在于在待互连的第一金属层313的侧面位置从周圈往中间生长互连层封口之前，完成从开孔V底部待互连的第二金属层323处往上填充(生长)互连层317。开孔V暴露出部分待互连的第二金属层323的面积，通过所述辅助金属层316的设计，所述开孔还暴露出所述辅助金属层316的面积，增大了露出的金属层的面积，从而增大互连层317从开孔V底部往上的填充速率，使开孔底部尽快填充形成互连层317，避免填充互连层317过程中顶部提前封口，导致互连失败。

所述开孔V在平行于衬底的截面上(横向)，沿X方向的截面长度为L，所述开孔沿Y方向的截面宽度为W，相邻辅助金属层在Z方向(晶圆厚度方向)垂直间距为H(下层辅助金属层的顶面与上层辅助金属层的底面之间距离)，在晶圆厚度方向上，从所述待互连的第二金属层一侧往所述待互连的第一金属层一侧，所述待互连的第二金属层、所述辅助金属层与所述待互连的第一金属层构成的金属层组中相邻金属层垂直间距H逐渐变大；所述开孔在所述待互连的第二金属层、所述辅助金属层构成的金属层组中的每层金属层所在层的开孔尺寸逐渐变大。

当辅助金属层为一层时，待互连的第二金属层、一层辅助金属层与待互连的第一金属层构成金属层组，金属层组中待互连的第二金属层323与辅助金属层的垂直间距小于辅助金属层与待互连的第一金属层313的垂直间距。

当辅助金属层为两层时，例如包括下层辅助金属层和上层辅助金属层，待互连的第二金属层、下层辅助金属层、上层辅助金属层与待互连的第一金属层构成金属层组，金属层组中待互连的第二金属层323与下层辅助金属层的垂直间距、下层辅助金属层与上层辅助金属层的垂直间距以及上层辅助金属层与待互连的第一金属层313的垂直间距从下到上逐渐变大。

当辅助金属层为多层时，待互连的第二金属层、多层辅助金属层与待互连的第一金属层构成金属层组，金属层组中待互连的第二金属层323与最底层辅助金属层的垂直间距、相邻辅助金属层的垂直间距以及最顶层辅助金属层与待互连的第一金属层313的垂直间距从下到上逐渐变大。应当理解，本实施例中，从下到上指从待互连的第二金属层323所在一侧到待互连的第一金属层313所在一侧。本实施例中的垂直间距指位于下方的金属层(待互连的第二金属层323或其中任意一层辅助金属层)的顶面到与其相邻的上方的金属层(辅助金属层或待互连的第一金属层313)的底面之间的垂直距离。

具有多层辅助金属层时，从下到上，相邻辅助金属层的垂直间距H逐渐变大。例如图7中示出了三层辅助金属层，第一层辅助金属层316a、第二层辅助金属层316b和第三层辅助金属层316c。第一层辅助金属层316a与第二层辅助金属层316b的垂直间距为H₁,第二层辅助金属层316b与第三层辅助金属层316c的垂直间距为H₂,设置H₁＜H₂，如此一来，使第二层辅助金属层316b处与第三层辅助金属层316c处相比，第二层辅助金属层316b处填充的时间较短，目的均是使靠下部位较靠上部位早先完成互连层淀积(填充)，避免顶部提前封口。所述开孔在所述待互连的第二金属层、所述辅助金属层构成的金属层组中的每层金属层所在层的开孔尺寸逐渐变大，即所述开孔沿X方向的截面长度L从下到上逐渐变大，所述开孔沿Y方向的截面宽度为W从下到上逐渐变大，例如，位于待互连的第一金属层313所在层处的开孔尺寸(例如平行于衬底截面上的截面面积)大于位于待互连的第二金属层323所在层处的开孔尺寸(例如平行于衬底截面上的截面面积)。由于互连层的填充速率一定的条件下，填充体积越小，所需填充的时间也越短，如此一来，靠近待互连的第二金属层323的开孔填充体积较小，所需填充的时间较短，较快完成底部往上的填充，避免顶部提前封口，即防止开孔在第一金属层和所述第二金属层彼此电连接之前被封闭。

如图10所示，本实施例的半导体器件，还包括：绝缘层318，所述绝缘层318位于所述互连层317的上方并填满所述开孔。所述绝缘层填充在贯穿的所述第一衬底311之间，使第一衬底311和互连层317之间更好绝缘。

本实施例的所述半导体器件包括至少一层辅助金属层，所述辅助金属层位于所述待互连的第一金属层与所述待互连的第二金属层之间，所述辅助金属层形成在所述第一介质层和/或所述第二介质层中；所述开孔暴露出所述辅助金属层的侧面；增大了露出的金属层的面积，从而增大互连层从开孔底部往上的填充速率，使开孔底部尽快填充形成互连层，避免填充互连层过程中顶部提前封口，导致互连失败。所述互连层的顶面低于靠近所述互连层一侧的所述第一衬底的表面；所述互连层不形成在贯穿的第一衬底之间，确保了互连层与第一衬底之间的绝缘，且减小了待互连的第一金属层和待互连的第二金属层之间的配线距离，同时还减小了配线电容。

需要说明的是，本发明并不限定第一晶圆和第二晶圆哪个晶圆必须要放在上方/下方，而是可以互换上下晶圆的位置。在本文中，为了描述简单、方便，只示出了这两个晶圆的一种位置关系，而本领域技术人员均能理解，在本文中描述的所有技术内容也同样适用于“第一晶圆”与“第二晶圆”的位置上下颠倒的情况，此时堆叠式半导体装置的各层的位置关系也相应地上下颠倒。

请注意，在本文中，“第一”、“第二”等编号只是为了对具有相同名称的各个不同部件或工艺进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，例如“第一衬底”和“第二衬底”、“第一钝化层”和“第二钝化层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，“第一衬底”和“第二衬底”中形成的部件都不一样，衬底的结构也可能不一样。在一些实施方式中，衬底可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种器件结构(不限于半导体器件结构)，例如栅极结构等等。

本发明实施例还提供了一种半导体器件的制造方法，如图3所示，包括：

提供第一晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的待互连的第一金属层；

提供第二晶圆，所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层和嵌设于所述第二介质层中的待互连的第二金属层；

在所述第一介质层和/或所述第二介质层中形成至少一层辅助金属层，所述辅助金属层位于所述待互连的第一金属层与所述待互连的第二金属层之间；

将所述第一介质层面向所述第二介质层键合；

形成开孔，所述开孔贯穿所述第一晶圆和部分厚度的所述第二介质层，所述开孔暴露出所述待互连的第一金属层的侧面、所述辅助金属层的侧面和所述待互连的第二金属层的表面；

形成互连层，所述互连层形成于所述开孔中，所述待互连的第一金属层、所述辅助金属层和所述待互连的第二金属层均与所述互连层电连接，所述互连层的顶面低于靠近所述互连层一侧的所述第一衬底的表面。

下面结合图4至图10介绍本发明实施例的半导体器件的制造方法。

如图4所示，提供第一晶圆31，所述第一晶圆31包括第一衬底311、位于所述第一衬底311上的第一介质层312、嵌设于所述第一介质层312中的待互连的第一金属层313；所述第一介质层312中可在晶圆厚度方向上间隔分布有若干层第一金属层，不同层的第一金属层根据实际需要可电连接。所述待互连的第一金属层313位于其中的一层中；在第一介质层312中形成至少一层辅助金属层316。所述辅助金属层与所述第一金属层可在同一层金属层中形成。在所述待互连的第一金属层313与所述第一介质层312之间还可形成有刻蚀停止层314；第一衬底311背离第一介质层312的一侧表面形成有第一钝化层315，用于保护第一衬底311。

如图5所示，提供第二晶圆32，所述第二晶圆32包括第二衬底321、位于所述第二衬底321上的第二介质层322和嵌设于所述第二介质层322中的待互连的第二金属层323；所述第二介质层322中在晶圆厚度方向上可间隔分布有若干层第二金属层，不同层的第二金属层根据实际需要可电连接。待互连的第二金属层323位于其中的一层中。

如图6所示，所述第一晶圆31和所述第二晶圆32键合，具体的，所述第一介质层312面向所述第二介质层322键合。

所述辅助金属层316位于所述待互连的第一金属层313与所述待互连的第二金属层323之间，所述辅助金属层形成在所述第一介质层312和/或所述第二介质层322中。图6中示出了所述辅助金属层316形成在所述第一介质层312中。如果所述待互连的第二金属层323位于第二晶圆中靠下位置(靠近第一衬底321位置)，可在第二介质层322中也形成辅助金属层。在晶圆厚度方向上所述第一介质层和/或所述第二介质层中可间隔分布有多层所述辅助金属层。

如图7所示，形成开孔V，可通过光刻刻蚀工艺形成开孔V，所述开孔V贯穿所述第一晶圆31和部分厚度的所述第二介质层322，所述开孔V暴露出待连接的所述第一金属层313的侧面、所述辅助金属层316的侧面和所述第二金属层323的上表面。图7中示出了例如在所述第一介质层312中分布有三层辅助金属层，分别为第一层辅助金属层316a、第二层辅助金属层316b和第三层辅助金属层316c。图8a为图7中俯视所述开孔的立体图(为视图清晰，仅示出了第二层辅助金属层316b和第三层辅助金属层316c)。

如图9所示，形成互连层317，例如通过无电镀沉积工艺形成。在开孔V暴露的金属层表面(辅助金属层316的侧面、待互连的第二金属层323的上表面、待互连的第一金属层313的侧面)进行无电镀的预处理。无电镀的预处理即在开孔V暴露的金属层表面形成置换涂层。例如钯置换涂层用于无电镀铜的置换处理，锌置换涂层用于无电镀镍的置换处理，通过无电镀铜或镍在通孔V中淀积镀覆的铜膜或镍膜以形成互连层317。所述待互连的第一金属层313、所述辅助金属层316和所述待互连的第二金属层323均与所述互连层317电连接。

对于无电镀铜工艺，镀液用于无电镀沉积铜到钯涂层上，所述镀液例如包括硫酸铜或磺胺铜，硫酸铜或磺胺铜中的铜离子与所述钯反应来沉积铜。对于无电镀镍工艺，镀液用于无电镀沉积镍到锌涂层上，所述镀液例如包括氯化镍或硫酸镍，氯化镍或硫酸镍中的镍离子与所述锌反应来沉积镍。

所述互连层317的顶面低于靠近所述互连层317一侧的所述第一衬底311的表面，和图1和图2所示的现有技术相比，所述互连层317不形成在贯穿的第一衬底311之间，减小了待互连的第一金属层313和待互连的第二金属层323之间的配线距离，同时还减小了配线电容。

在无电镀形成互连层317的工艺中，在开孔V暴露的金属层表面(辅助金属层316的侧面、待互连的第二金属层323的上表面、待互连的第一金属层313的侧面)形成置换涂层，互连层317(镀膜)从置换涂层处淀积(填充)，开孔V中互连层的填充速率与金属层露出面积S成正比。本发明实施例目的在于在待互连的第一金属层313的侧面位置从周圈往中间生长互连层封口之前，完成从开孔V底部待互连的第二金属层323处往上填充(生长)互连层317。开孔V暴露出部分待互连的第二金属层323的面积，通过所述辅助金属层316的设计，所述开孔还暴露出所述辅助金属层316的面积，增大了露出的金属层的面积，从而增大互连层317从开孔V底部往上的填充速率，使开孔底部尽快填充形成互连层317，避免填充互连层317过程中顶部提前封口，导致互连失败。

互连层的填充速率一定的条件下，填充体积越小，所需填充的时间也越短。在晶圆厚度方向上，从所述待互连的第二金属层一侧往所述待互连的第一金属层一侧，相邻的所述辅助金属层的垂直间距逐渐变大，开孔在所述待互连的第二金属层、所述辅助金属层构成的金属层组中的每层金属层所在层的开孔尺寸逐渐变大。如此一来，靠近待互连的第二金属层的开孔填充体积较小，所需填充的时间较短，较快完成底部往上的填充，避免顶部提前封口，即防止开孔在第一金属层和所述第二金属层彼此电连接之前被封闭。

如图10所示，形成绝缘层318，所述绝缘层318形成于互连层317的上方填充所述开孔V并覆盖所述第一钝化层315的表面，通过通过化学机械抛光(CMP)工艺抛光位于第一钝化层315上方的绝缘层，以形成平坦化的绝缘层318。绝缘层318填充在贯穿的第一衬底311之间，确保第一衬底311和互连层317之间的绝缘。

综上所述，本发明提供了一种半导体器件及其制造方法，所述半导体器件包括至少一层辅助金属层，所述辅助金属层位于所述待互连的第一金属层与所述待互连的第二金属层之间，所述辅助金属层形成在所述第一介质层和/或所述第二介质层中；所述开孔暴露出所述辅助金属层的侧面；增大了露出的金属层的面积，从而增大互连层从开孔底部往上的填充速率，使开孔底部尽快填充形成互连层，避免填充互连层过程中顶部提前封口，导致互连失败。所述互连层的顶面低于靠近所述互连层一侧的所述第一衬底的表面；所述互连层不形成在贯穿的第一衬底之间，确保了互连层与第一衬底之间的绝缘，且减小了待互连的第一金属层和待互连的第二金属层之间的配线距离，同时还减小了配线电容。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。