阅读说明：本技术 半导体设备封装及其制造方法 (Semiconductor device package and method of manufacturing the same ) 是由 吕文隆 于 2019-04-23 设计创作，主要内容包括：本公开的至少一些实施例涉及一种半导体设备封装。所述半导体设备封装包含衬底、半导体设备和底部填充胶。所述半导体设备安置在所述衬底上。所述半导体设备包含第一侧面。所述底部填充胶安置在所述衬底与所述半导体设备之间。所述底部填充胶包含第一侧面。所述底部填充胶的所述第一侧面与所述半导体设备的所述第一侧面基本上共面。(At least some embodiments of the present disclosure relate to a semiconductor device package. The semiconductor device package includes a substrate, a semiconductor device, and an underfill. The semiconductor apparatus is disposed on the substrate. The semiconductor device includes a first side. The underfill is disposed between the substrate and the semiconductor device. The underfill comprises a first side. The first side of the underfill is substantially coplanar with the first side of the semiconductor device.)

半导体设备封装及其制造方法

技术领域

本公开涉及一种半导体设备封装及其制造方法，所述半导体设备封装包含底部填充胶和半导体设备。

背景技术

随着半导体设备封装的小型化不断发展，半导体设备封装中的内部导线的密度增加(或内部导线的间距减小)。然而，由于制造底部填充胶的工艺限制，底部填充胶可能渗出，并且渗出的底部填充胶需要面积相对较大的衬底，这会妨碍半导体设备封装的小型化。另外，单切路径可能被渗出的底部填充胶占据，这会降低半导体设备封装的可靠性。

发明内容

在一些实施例中，根据一个方面，一种半导体设备封装包含衬底、半导体设备和底部填充胶。所述半导体设备安置在所述衬底上。所述半导体设备包含第一侧面。所述底部填充胶安置在所述衬底与所述半导体设备之间。所述底部填充胶包含第一侧面。所述底部填充胶的所述第一侧面与所述半导体设备的所述第一侧面基本上共面。

在一些实施例中，根据一个方面，一种半导体设备封装包含衬底、第一半导体设备、第一底部填充胶、第二半导体设备和第二底部填充胶。所述第一半导体设备安置在所述衬底上。所述第一半导体设备包含基本上垂直于所述衬底的第一侧面。所述第一底部填充胶安置在所述衬底与所述第一半导体设备之间。所述第一底部填充胶包含与所述第一半导体设备的所述第一侧面基本上共面的第一侧面。所述第二半导体设备安置在所述衬底上。所述第二半导体设备包含基本上垂直于所述衬底的第一表面。所述第二底部填充胶安置在所述衬底与所述第二半导体设备之间。所述第二底部填充胶包含与所述第二半导体设备的所述第一侧面基本上共面的第一侧面。所述第一半导体设备的所述第一侧面面向所述第二半导体设备的所述第一侧面。

在一些实施例中，根据另一方面，公开一种用于制造半导体设备封装的方法。所述方法包含：安置具有电连接结构的衬底；在所述衬底上形成对准结构；在所述衬底上注入流体；将半导体设备接合到所述衬底，所述半导体设备包含电连接结构；以及将底部填充胶安置在所述衬底与所述半导体设备之间，其中抵靠所述对准结构形成所述底部填充胶的至少一侧。

附图说明

图1A说明根据本公开的一些实施例的半导体设备封装的横截面图。

图1B说明根据本公开的一些实施例的半导体设备封装的横截面图。

图1C说明根据本公开的一些实施例的半导体设备封装的横截面图。

图1D说明根据本公开的一些实施例的半导体设备封装的横截面图。

图2A说明根据本公开的一些实施例的半导体设备封装的横截面图。

图2B说明根据本公开的一些实施例的半导体设备封装的横截面图。

图2C说明根据本公开的一些实施例的半导体设备封装的横截面图。

图3说明根据本公开的一些实施例的半导体设备封装的横截面图。

图4说明根据本公开的一些实施例的半导体设备封装的横截面图。

图5A说明根据本公开的一些实施例的半导体设备封装的俯视图。

图5B说明根据本公开的一些实施例的半导体设备封装的俯视图。

图5C说明根据本公开的一些实施例的半导体设备封装的俯视图。

图5D说明根据本公开的一些实施例的半导体设备封装的俯视图。

图6A说明用于根据本公开的一些实施例的半导体封装结构的一种类型的载体。

图6B说明用于根据本公开的一些实施例的半导体封装结构的一种类型的载体。

图7A到图7P说明制造根据本公开的一些实施例的半导体设备封装的方法。

具体实施方式

贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据结合附图作出的详细描述将容易地理解本公开的实施例。

相对于某一组件或组件群组或组件或组件群组的某一平面而指定空间描述，例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等，以用于定向如相关联图中所展示的一或多个组件。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点不会因这类布置而有偏差。

图1A是根据本公开的一些实施例的半导体设备封装1的横截面图。半导体设备封装1包含衬底10、半导体设备12、底部填充胶13、包封物14和导电元件15。

衬底10具有上部表面101和与上部表面101相对的下部表面102。衬底10具有在上部表面101与下部表面102之间的侧面103。衬底10具有安置在上部表面101上的导电衬垫104和安置在下部表面102上的导电衬垫106。衬底10具有互连元件105(例如，通孔)，所述互连元件105安置在导电衬垫104与106之间以提供其间的电连接。举例来说，导电衬垫104经由互连元件105电连接到导电衬垫106。衬底10可包含一或多个导电层。衬底10可包含焊料掩模层。衬底10可以是例如印刷电路板(PCB)，例如纸质铜箔层合物、复合铜箔层合物、聚合物浸渍的玻璃纤维类铜箔层合物，或其中的两个或多于两个的组合。衬底10可包含互连结构，例如重新分布层(RDL)。

导电元件15安置在衬底10的下部表面102上。导电元件15安置在导电衬垫106上。在一些实施例中，导电元件15可以是可控塌陷芯片连接(C4)凸块、焊料凸块、球栅阵列(BGA)、平面网格阵列(LGA)、支柱或其中的两个或多于两个的组合。

半导体设备12安置在衬底10的上部表面101上。半导体设备12具有侧面121和与侧面121相对的侧面122。半导体设备12的侧面121和122基本上垂直于衬底10的上部表面101。半导体设备12包含导电衬垫123。导电衬垫123电连接到导电衬垫104。半导体设备12是倒装芯片型半导体设备。半导体设备12可包含专用集成电路(ASIC)、控制器、处理器或其它电子组件或半导体设备。

底部填充胶13安置在半导体设备12与衬底10之间。底部填充胶13包围或覆盖半导体设备12的导电衬垫123。底部填充胶13具有侧面131和与侧面131相对的侧面132。底部填充胶13的侧面131基本上垂直于衬底10的上部表面101。底部填充胶13的侧面131与半导体设备12的侧面121基本上共面。底部填充胶13的侧面132部分地覆盖半导体设备12的侧面122。侧面132和侧面122是非连续的。举例来说，侧面132不与侧面122共面。举例来说，侧面132相对于表面122倾斜。举例来说，侧面132和衬底10的上部表面101界定小于90度的角。

在一些实施例中，衬底10的侧面103与半导体设备12的侧面121之间的水平距离D1小于0.5mm。举例来说，距离D1可以是0.4mm、0.3mm、0.2mm、0.1mm或接近零。在此布置下，可精确地调整距离D1，且可减少由底部填充胶13占据的衬底10的面积。可有效地利用衬底10的总面积，这将促成半导体设备封装1的小型化。底部填充胶13具有从半导体设备12的主动表面延伸到衬底10的上部表面101的厚度T1。厚度T1在大致20μm到50μm的范围内。可将底部填充胶13的所使用体积精确地控制到最小体积，这将降低制造成本。

包封物14安置在衬底10的上部表面101上。包封物14包封半导体设备12和底部填充胶13。在一些实施例中，半导体设备12的背侧可由包封物14完全覆盖。在其它实施例中，半导体设备12的背侧可与包封物14的上部表面基本上共面。举例来说，半导体设备12的背侧可从包封物14暴露。可灵活地设计包封物14的厚度。

图1B是根据本公开的一些实施例的半导体设备封装1'的横截面图。半导体设备封装1'类似于图1A中的半导体设备封装1，不同之处在于底部填充胶13'的侧面131'包含竖直部分和倾斜部分。底部填充胶13'的侧面131'的竖直部分与半导体设备12的侧面121共面且与半导体设备12接触。底部填充胶13'的侧面131'的倾斜部分在从半导体设备12到衬底10的方向上向外倾斜。

底部填充胶13'的左端与半导体设备12的侧面121之间的水平距离D2小于底部填充胶13'的右端与半导体设备12的侧面122之间的水平距离D3。

底部填充胶13'的外观可能受对准结构(图1B中未展示)影响。在一些实施例中，对准结构可包含感光材料或其它合适的材料。对准结构可以是光阻。

图1C是根据本公开的一些实施例的半导体设备封装1”的横截面图。半导体设备封装1”类似于图1A中的半导体设备封装1，不同之处在于底部填充胶13”的侧面131”包含竖直部分和倾斜部分。底部填充胶13”的侧面131”的竖直部分与半导体设备12的侧面121共面且与半导体设备12接触。底部填充胶13”的侧面131”的倾斜部分在从半导体设备12到衬底10的方向上向内收缩。

底部填充胶13”的外观可能受对准结构(图1C中未展示)影响。在一些实施例中，对准结构可包含感光材料或其它合适的材料。对准结构可以是光阻。

图1D是根据本公开的一些实施例的半导体设备封装1”'的横截面图。半导体设备封装1”'类似于图1A中的半导体设备封装1，不同之处在于底部填充胶13”'的侧面131”'是倾斜侧面。底部填充胶13”'的侧面131”'在从半导体设备12到衬底10的方向上向内收缩。

底部填充胶13”'的外观可能受对准结构(图1D中未展示)影响。在一些实施例中，对准结构可包含感光材料或其它合适的材料。对准结构可以是光阻。

图2A是根据本公开的一些实施例的半导体设备封装2的横截面图。半导体设备封装2包含衬底10、半导体设备12和16、底部填充胶13和17、包封物14和导电元件15。

半导体设备12和底部填充胶13的布置类似于图1A中所说明的布置。半导体设备16和底部填充胶17的布置类似于半导体12和底部填充胶13的布置。

半导体设备16安置在衬底10的上部表面101上。半导体设备16具有侧面161和与侧面161相对的侧面162。半导体设备16的侧面161和162基本上垂直于衬底10的上部表面101。半导体设备16包含导电衬垫163。导电衬垫163电连接到导电衬垫104。半导体设备16是倒装芯片型半导体设备。半导体设备16可包含专用集成电路(ASIC)、控制器、处理器或其它电子组件或半导体设备。半导体设备16可与半导体设备12不同或相同。

底部填充胶17安置在半导体设备16与衬底10之间。底部填充胶17包围或覆盖半导体设备16的导电衬垫163。底部填充胶17具有侧面171和与侧面171相对的侧面172。底部填充胶17的侧面171基本上垂直于衬底10的上部表面101。底部填充胶17的侧面171与半导体设备16的侧面161基本上共面。底部填充胶17的侧面172部分地覆盖半导体设备16的侧面162。半导体设备16可被布置成靠近半导体设备12。侧面172和侧面162是非连续的。举例来说，侧面172不与侧面162共面。举例来说，侧面172相对于表面162倾斜。举例来说，侧面172和衬底10的上部表面101界定小于90度的角。

包封物14包封半导体设备12和底部填充胶13。包封物14包封半导体设备16和底部填充胶17。在一些实施例中，半导体设备12或16的背侧可由包封物14完全覆盖。在其它实施例中，半导体设备12的背侧和半导体设备16的背侧可与包封物14的上部表面基本上共面。举例来说，半导体设备12的背侧和半导体设备16的背侧可从包封物14暴露。可灵活地设计包封物14的厚度。在一些实施例中，可省略包封物14。

图2B是根据本公开的一些实施例的半导体设备封装2'的横截面图。半导体设备封装2'类似于图2A中的半导体设备封装2，不同之处在于包封物14'具有弯曲的上部表面。

包封物14'是通过灌封操作形成的。包封物14'包封半导体设备12和底部填充胶13。包封物14'包封半导体设备16和底部填充胶17。在一些实施例中，包封物14'的材料可与底部填充胶13和17的材料相同。包封物14'的材料可不同于底部填充胶13和17的材料。

图2C是根据本公开的一些实施例的半导体设备封装2”的横截面图。半导体设备封装2”类似于图2A中的半导体设备封装2，不同之处在于半导体设备封装2”进一步包含安置在衬底10的下部表面102上的半导体设备18和底部填充胶19。半导体设备封装2”是双面封装。

半导体设备18具有侧面181和与侧面181相对的侧面182。半导体设备18的侧面181和182基本上垂直于衬底10的下部表面102。半导体设备18包含导电衬垫183。导电衬垫183电连接到导电衬垫106。半导体设备18是倒装芯片型半导体设备。半导体设备18可包含专用集成电路(ASIC)、控制器、处理器或其它电子组件或半导体设备。在一些实施例中，半导体设备18可与半导体设备12或16相同。半导体设备18可不同于半导体设备12或16。

底部填充胶19安置在半导体设备18与衬底10之间。底部填充胶19包围或覆盖半导体设备18的导电衬垫183。底部填充胶19具有侧面191和与侧面191相对的侧面192。底部填充胶19的侧面191基本上垂直于衬底10的下部表面102。底部填充胶19的侧面191与半导体设备18的侧面181基本上共面。底部填充胶19的侧面192部分地覆盖半导体设备18的侧面182。侧面192和侧面182是非连续的。举例来说，侧面192不与侧面182共面。举例来说，侧面192相对于表面182倾斜。举例来说，侧面192和衬底10的下部表面102界定小于90度的角。

图3是根据本公开的一些实施例的半导体设备封装3的横截面图。半导体设备封装3包含半导体设备封装2”'、半导体设备32和36以及底部填充胶33和37。半导体设备封装2”'类似于图2A中的半导体设备封装2，不同之处在于互连元件21将导电衬垫104电连接到半导体设备32和36。半导体设备封装3是多层封装。

半导体设备32安置在包封物14的背侧上。半导体设备32具有侧面321和与侧面321相对的侧面322。半导体设备32的侧面321和322基本上垂直于包封物14的背侧。半导体设备32包含导电衬垫323。导电衬垫323经由互连元件21电连接到导电衬垫104。半导体设备32是倒装芯片型半导体设备。半导体设备32可包含专用集成电路(ASIC)、控制器、处理器或其它电子组件或半导体设备。

底部填充胶33安置在半导体设备32与包封物14之间。底部填充胶33覆盖或包围半导体设备32的导电衬垫323。底部填充胶33具有侧面331和与侧面331相对的侧面332。底部填充胶33的侧面331基本上垂直于包封物14的背侧。底部填充胶33的侧面331与半导体设备32的侧面321基本上共面。底部填充胶33的侧面332部分地覆盖半导体设备32的侧面322。侧面332和侧面322是非连续的。举例来说，侧面332不与侧面322共面。举例来说，侧面332相对于表面322倾斜。举例来说，侧面332和包封物14的上部表面界定小于90度的角。

半导体设备36具有侧面361和与侧面361相对的侧面362。底部填充胶37具有侧面371和与侧面371相对的侧面372。半导体设备36和底部填充胶37的布置类似于半导体设备32和底部填充胶33的布置。

包封物34安置在包封物14的背侧上。包封物34包封半导体设备32和底部填充胶33。包封物34包封半导体设备36和底部填充胶37。在一些实施例中，半导体设备32和36的背侧可由包封物14完全覆盖。在其它实施例中，半导体设备32和36的背侧可与包封物34的上部表面基本上共面。举例来说，半导体设备32和36的背侧可从包封物34暴露。可灵活地设计包封物34的厚度。

图4是根据本公开的一些实施例的半导体设备封装4的横截面图。半导体设备封装4包含衬底40、对准结构41、半导体设备42和46、底部填充胶43和47以及包封物44。

衬底40具有邻近于衬底40的上部表面的导电层407。导电层407可以是图案化导电层。衬底40可具有安置在衬底40的上部表面上的导电衬垫。导电衬垫电连接到导电层407。衬底40可包含焊料掩模层。衬底40可以是例如印刷电路板(PCB)、例如纸质铜箔层合物、复合铜箔层合物、聚合物浸渍的玻璃纤维类铜箔层合物，或其中的两个或多于两个的组合。在一些实施例中，衬底40可以是重新分布层(RDL)。

半导体设备42安置在衬底40的上部表面上。半导体设备42具有侧面421和与侧面421相对的侧面422。半导体设备42的侧面421和422基本上垂直于衬底40的上部表面。半导体设备42包含导电衬垫423。导电衬垫423经由衬底40的导电衬垫电连接到导电层407。半导体设备42是倒装芯片型半导体设备。半导体设备42可包含专用集成电路(ASIC)、控制器、处理器或其它电子组件或半导体设备。

底部填充胶43安置在半导体设备42与衬底40之间。底部填充胶43包围或覆盖半导体设备42的导电衬垫423。底部填充胶43具有侧面431和与侧面431相对的侧面432。底部填充胶43的侧面431基本上垂直于衬底40的上部表面。底部填充胶43的侧面431与半导体设备42的侧面421基本上共面。底部填充胶43的侧面432部分地覆盖半导体设备42的侧面422。侧面432和侧面422是非连续的。举例来说，侧面432不与侧面422共面。举例来说，侧面432相对于表面422倾斜。举例来说，侧面432和衬底10的上部表面101界定小于90度的角。

半导体设备46具有侧面461和与侧面461相对的侧面462。底部填充胶47具有侧面471和与侧面471相对的侧面472。半导体设备46和底部填充胶47的布置类似于半导体设备42和底部填充胶43的布置。半导体设备42的侧面421面向半导体设备46的侧面461。半导体设备42和半导体设备46经由导电层407电连接到彼此。底部填充胶43的侧面431面向底部填充胶47的侧面471。在一些实施例中，半导体设备42可与半导体设备46相同或不同。

对准结构41安置在衬底40的上部表面上。对准结构41安置在半导体设备42与半导体设备46之间。对准结构41与半导体设备42和底部填充胶43接触。对准结构41与半导体设备46和底部填充胶47接触。在一些实施例中，对准结构41可包含感光材料或其它合适的材料。对准结构41可以是光阻。

对准结构41具有宽度W1。可灵活地调整对准结构41的宽度W1。因此，半导体设备42和46可被布置成尽可能地靠近，以促进半导体设备42与46之间的信号通信。

包封物44包封半导体设备42和底部填充胶43。包封物44包封半导体设备46和底部填充胶47。在一些实施例中，半导体设备42和46的背侧可由包封物44完全覆盖。在其它实施例中，对准结构41的上部表面可与包封物44的上部表面基本上共面。在另一实施例中，对准结构41的上部表面和半导体设备42和46的背侧可与包封物44的上部表面基本上共面。在对准结构41的此布置下，包封物44中将不存在空隙。

在一些实施例中，可将图4的结构应用于扇出型衬底上芯片(FOCoS)结构。可将图4的结构应用于芯片最末(chip-last)操作以避免底部填充胶渗出。因此，可缩短两个半导体设备之间的距离。

图5A是根据本公开的一些实施例的半导体设备封装5a的俯视图。半导体设备封装5a具有四个单元。每一单元包含衬底10、半导体设备12和16以及底部填充胶13和17。半导体设备12与16向内对称。底部填充胶13不渗出到半导体设备12的左侧和底侧。底部填充胶17不渗出到半导体设备16的右侧和底侧。

图5B是根据本公开的一些实施例的半导体设备封装5b的俯视图。半导体设备封装5b类似于图5A中的半导体设备封装5a，不同之处在于底部填充胶13不渗出到半导体设备12的右侧和底侧，且底部填充胶17不渗出到半导体设备16的右侧和底侧。

图5C是根据本公开的一些实施例的半导体设备封装5c的俯视图。半导体设备封装5c类似于图5A中的半导体设备封装5a，不同之处在于底部填充胶13不渗出到半导体设备12的右侧和底侧，且底部填充胶17不渗出到半导体设备16的左侧和底侧。半导体设备12与16向外对称。

图5D是根据本公开的一些实施例的半导体设备封装5d的俯视图。半导体设备封装5d具有两个单元。每一单元包含衬底10、半导体设备12和16以及底部填充胶13和17。底部填充胶13不渗出到半导体设备12的左侧和右侧。底部填充胶17不渗出到半导体设备16的左侧和右侧。

两个单元可与预定义单切路径分离。预定义单切路径具有宽度W2。宽度W2在大致60μm到大致100μm的范围内。半导体设备12与预定义单切路径间隔开距离D1。半导体设备16与预定义单切路径间隔开距离D1。距离D1小于0.5mm。

图6A和图6B说明根据本公开的一些实施例的不同类型的半导体设备封装。

如图6A中所展示，多个芯片60和/或裸片放置在正方形载体61上。在一些实施例中，芯片60中的至少一个可包含如图1A到1D、2A到2C、3、4及/或5A到5D中所展示的半导体设备封装1、1'、1”、1”'、2、2'、2”、3、4、5a、5b、5c及/或5d。在一些实施例中，载体61可包含有机材料(例如，模制原料、BT、PI、PBO、阻焊剂、ABF、PP、基于环氧树脂的材料，或其中的两个或多于两个的组合)或无机材料(例如，硅、玻璃、陶瓷、石英，或其中的两个或多于两个的组合)。

如图6B中所展示，多个芯片60和/或裸片放置在圆形载体62上。在一些实施例中，芯片60中的至少一个可包含如图1A到1D、2A到2C、3、4及/或5A到5D中所展示的半导体设备封装1、1'、1”、1”'、2、2'、2”、3、4、5a、5b、5c及/或5d。在一些实施例中，载体62可包含有机材料(例如，模制原料、BT、PI、PBO、阻焊剂、ABF、PP、基于环氧树脂的材料，或其中的两个或多于两个的组合)或无机材料(例如，硅、玻璃、陶瓷、石英，或其中的两个或多于两个的组合)。

图7A到图7P说明制造根据本公开的一些实施例的半导体设备封装1的方法的一些实施例。已简化各图以更清楚地呈现本公开的各方面。制造半导体设备封装1的方法的操作可以类似方式应用于图1B、1C、1D、2A、2B、2C、3和4的半导体设备封装。

参考图7A，用于制造半导体设备封装1的方法包含提供衬底10。导电膜104'形成于衬底10的上部表面上。衬底10包含互连元件105和安置在衬底10的下部表面上的导电衬垫106。

参考图7B，光阻71被施加到衬底10的上部表面。光阻71通过光刻操作被图案化以形成开口71'。导电膜104”通过电镀操作形成于开口71'中。导电膜104”形成于导电膜104'上。

参考图7C，去除光阻71。随后，执行蚀刻操作以形成导电衬垫104。

参考图7D，光阻71被进一步施加到衬底10的上部表面。

参考图7E，光阻71通过光刻操作被图案化以形成对准结构72。对准结构72包含感光材料。对准结构72的侧壁基本上垂直于衬底10的上部表面。在一些实施例中，对准结构72的外观(例如，侧壁)可能受光刻操作影响。举例来说，对准结构72的外观可能受光刻操作的预固化或显影的不同设置影响。对准结构72的侧壁可倾斜或部分地倾斜。

对准结构72可位于预定义单切路径上或邻近于预定义单切路径，以防止底部填充胶渗出到预定义单切路径。对准结构72的设计可缩短两个半导体设备之间的距离，使得衬底10的面积得以有效利用。在一些实施例中，对准结构72可位于衬底10上的任何所要位置上。

参考图7F，流体73被注入或灌封于衬底10的上部表面上。流体73受对准结构72限制。流体73的密度大于裸片的密度。流体73可包含二溴甲烷、二碘甲烷、二氯乙烷、甲酸亚铊或其它合适的材料。

参考图7G，衬底10被放置在固持器70上。半导体设备12被拾取并放置在流体73上。半导体设备12具有导电衬垫123。导电衬垫123可用作电连接结构。半导体设备12的密度小于流体73的密度。半导体设备12在流体73上浮动。半导体设备12不接触衬底10的导电衬垫104。

参考图7H，其展示由图7G中的虚线定界的区的放大视图。固持器70上的衬底10是倾斜的。流体73上的半导体设备12由于重力而朝向和抵靠对准结构72漂移。半导体设备12的导电衬垫123(即，电连接结构)与衬底10的导电衬垫104对准。对准结构72充当对准元件以促进半导体设备12的导电衬垫123与衬底10的导电衬垫104对准。

衬底10被进一步超声波振荡以确保半导体设备12朝向和抵靠对准结构72漂移。半导体设备12的导电衬垫123不与衬底10的导电衬垫104接触。

参考图7I，去除流体73。半导体设备12的导电衬垫123与衬底10的导电衬垫104接触。随后，按压元件74被提供于半导体设备12上。半导体设备12经由被施加于按压元件74上的压力接合到衬底10。半导体设备12的导电衬垫123接合到衬底10的导电衬垫104。同时执行热操作。在一些实施例中，可在上述按压操作之后执行热操作。

对准结构72充当止挡件以支撑半导体设备12，从而防止半导体设备12的导电衬垫123或衬底10的导电衬垫104开裂。

参考图7J，在半导体设备12与衬底10之间施加底部填充胶13。底部填充胶13的右侧壁与半导体设备12的右侧壁共面。由于衬底10是倾斜的，所以底部填充胶13易于填充在半导体设备12与衬底10之间，并且底部填充胶13的左边部分的体积可由于重力而被控制成尽可能小。

参考图7K，流体73被进一步注入或灌封于衬底10的上部表面上。半导体设备16被拾取并放置在流体73上。半导体设备16具有导电衬垫163。导电衬垫163可用作电连接结构。半导体设备16的密度小于流体73的密度。半导体设备16在流体73上浮动。半导体设备16不接触衬底10的导电衬垫104。

参考图7L，其展示由图7K中的虚线定界的区的放大视图。固持器70上的衬底10是倾斜的。流体73上的半导体设备16由于重力而朝向和抵靠对准结构72漂移。半导体设备16的导电衬垫163(即，电连接结构)与衬底10的导电衬垫104对准。对准结构72充当对准元件以促进半导体设备16的导电衬垫163与衬底10的导电衬垫104对准。

衬底10被进一步超声波振荡以确保半导体设备16朝向和抵靠对准结构72漂移。半导体设备16的导电衬垫163不与衬底10的导电衬垫104接触。

参考图7M，去除流体73。以类似于图7I的所执行操作的方式执行按压操作和加热操作。

参考图7N，在半导体设备16与衬底10之间施加底部填充胶17。底部填充胶17的左侧壁与半导体设备16的左侧壁共面。

参考图7O，去除对准结构72。随后，包封物14被施加于衬底10上。包封物14包封半导体设备12和16以及底部填充胶13和17。接着，经由预定义单切路径执行单切操作。

参考图7P，导电元件15形成于安置在衬底10的下部表面上的导电衬垫106上。

如本文中所使用且不另外定义，术语“基本上”、“基本”、“大致”及“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“基本上共面”可指两个表面在数微米内处于沿同一平面，例如在40μm内、30μm内、20μm内、10μm内或1μm内处于沿同一平面。

如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。

虽然已参考本公开的特定实施例描述并说明本公开，但这些描述及说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。所述图解可能未必按比例绘制。由于制造工艺和公差，本公开中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本公开的其它实施例。应将本说明书及图式视为说明性的而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此类修改意图在所附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的次序和分组并非限制性的。