阅读说明：本技术 一种低成本1n4148w二极管及其制造方法 (Low-cost 1N4148W diode and manufacturing method thereof ) 是由 陈海波 于 2020-03-19 设计创作，主要内容包括：本发明涉及二极管技术领域,具体涉及一种低成本1N4148W二极管,包括不接触的第一导线以及第二导线,第一导线的末端与第二导线的前端之间设有芯粒,芯粒通过焊锡膏与第一导线及第二导线电连接；第一导线、第二导线以及芯粒外围通过黑胶进行塑封形成封装体,第一导线从封装体一侧引出第一引脚,第二导线从二极管另一侧引出第二引脚。本发明还提供一种低成本1N4148W二极管的制造方法,包括涂覆光刻胶、切割、化学腐蚀、玻璃钝化及镀镍等步骤。本发明提供了一种能快速有效制作1N4148W二极管的方法,利用台面工艺替换原有的平面工艺,不仅提高了良品率,也减少了成本。(The invention relates to the technical field of diodes, in particular to a low-cost 1N4148W diode, which comprises a first wire and a second wire which are not in contact, wherein a core particle is arranged between the tail end of the first wire and the front end of the second wire, and the core particle is electrically connected with the first wire and the second wire through soldering paste; the first lead, the second lead and the periphery of the core particles are subjected to plastic package through black glue to form a package body, the first lead leads out a first pin from one side of the package body, and the second lead leads out a second pin from the other side of the diode. The invention also provides a manufacturing method of the low-cost 1N4148W diode, which comprises the steps of coating photoresist, cutting, chemical corrosion, glass passivation, nickel plating and the like. The invention provides a method for quickly and effectively manufacturing a 1N4148W diode, which replaces the original plane process with a table-board process, thereby not only improving the yield, but also reducing the cost.)

一种低成本1N4148W二极管及其制造方法

技术领域

本发明涉及二极管技术领域,具体涉及一种低成本1N4148W二极管及其制造方法。

背景技术

近年来，随着微波器件的飞速发展，对于微波频段的分立器件的开关时间和导通损耗提出了更高的要求。在高频电路中的低压领域，首选器件是具有高开关速度和低通态压降等特点的肖特基二极管以及MPS结构的整流管。由于这两种结构的二极管都基于半导体肖特基势垒的原理进行生产和工作，导致成本相对较高。然而在信号频率较高的电路进行单向导通隔离，通讯、电脑板、电视机电路及工业控制电路中，往往只对二极管的开关速度有严格要求，对导通损耗要求不高，此种条件下，以1N4148为代表的一批高频PN结型二极管逐渐在市场上有了一席之地。

1N4148是一种小型的高速开关二极管，开关比较迅速，广泛用于信号频率较高的电路进行单向导通隔离，通讯、电脑板、电视机电路及工业控制电路。现阶段市面上的1N4148主要有两种封装形式：轴向玻璃封装的1N4148，贴片SOD123-FL封装的1N4148W(以下统称为1N4148)。相比肖特基二极管管芯的制程工艺，1N4148管芯采用平面工艺，通过外延的方法形成PN结，成本较肖特基二极管管芯有了较大的降低。

目前，市场上主流的1N4148产品管芯主要是平面工艺制作，由于平面工艺投入大，回报慢，很多公司并无此种工艺生产线，整个市场也呈现供不应求的态势。

由于平面工艺主要用到的材料为硅和银；同时，平面工艺由于其容错率较低，故而导致不良品率提高，从而产生生产成本的提高。

发明内容

鉴于上述问题，本发明提供了一种低成本1N4148W二极管及其制造方法。

为了解决上述技术问题，本发明采用的技术方案如下：

一种低成本1N4148W二极管，包括不接触的第一导线以及第二导线，所述第一导线的末端与所述第二导线的前端之间设有芯粒，所述芯粒通过焊锡膏与第一导线及第二导线电连接；

所述第一导线、第二导线以及芯粒外围通过黑胶进行塑封形成封装体，所述第一导线从所述封装体一侧引出第一引脚，所述第二导线从所述封装体另一侧引出第二引脚。

进一步地，所述芯粒为一PN结，所述PN结包括依次堆叠而成的N+型半导体、N型半导体、P+型半导体。

进一步地，所述N型半导体、P+型半导体的接触面侧边设有连通的沟槽，所述沟槽内涂覆有固化后的玻璃粉浆。

本发明还将公开一种低成本1N4148W二极管的制造方法，包括如下步骤：

步骤(1)：制备芯粒，包括以下步骤，

S1：制备P+NN+晶圆，并对其P+型半导体层及N+型半导体层进行铂扩散，分别对所述P+型半导体层及N+型半导体层外表面涂覆光刻胶，并对光刻胶面进行曝光；

S2：利用刀锋宽度20-30μm的金刚石刀片对S1中获得的已涂覆光刻胶的P+型半导体层进行切割出沟槽，切割的沟槽深度应接近 P+型半导体层底部而未穿透P+型半导体层；

S3：清除S2中沟槽内剩余的光刻胶以及P+型半导体层和N型半导体层残留物；

S4：将混合酸液倒入沟槽内进行5-7分钟的腐蚀，将沟槽宽度腐蚀至60μm，并腐蚀穿透P+型半导体层后继续腐蚀N型半导体层 30μm；混合酸液配比为硫酸：水＝3％：97％；

S5：对S4中所获得的产物进行清洗，洗去混合酸液及残留胶质；

S6：对S5中所获得的芯粒的沟槽内被腐蚀的部位涂覆玻璃粉浆并在500-1000℃的温度下进行烧结，形成钝化玻璃层；

S7：对已形成钝化玻璃层的芯粒的P+型半导体层及N+型半导体层外表面镀镍，使其形成欧姆接触，产生电气性能；

S8：对成型的芯粒进行检测，并筛选出不合格芯粒；

S9：对S8产生的合格半成品芯粒进行切割裂片，利用激光切割机沿沟槽靠近P+型半导体层侧边一侧进行切割裂片，形成成品芯粒；

步骤(2)：装片，将前述芯粒在150-300℃的温度下共晶至引线框架上；

步骤(3)：焊接，通过焊锡膏将芯粒导电两端焊接于引线框架的第一导线及第二导线之间形成欧姆连接，使其整体具有导电性；

步骤(4)：模压，利用改性后的环氧塑封料对步骤(3)中所获得的产物进行压制成型，并进行封装，同时第一导线与第二导线预留一段作为第一引脚及第二引脚；

步骤(5)：烘烤，将步骤(4)中获得的产物放入烘箱内进行烘烤，烘烤温度为150-200℃；

步骤(6)：去飞边，利用化学及物理方法将料片在模压烘烤后的飞边去除；

步骤(7)：电镀，在步骤(6)中所获得的产物表面镀锡，使其具有焊接特性；

片、32.第二电阻、4.磁碗、5.极片

步骤(8)：成型，将步骤(7)中已完成镀锡的产物按照产品外形图纸进行切断成型，并通过贯机，利用白毛管进行典型测试，印字并包装形成成品。

进一步地，所述化学及物理方法为首先，将步骤(5)中所获得的产物浸入温度为80-120℃的胶皮软化剂内25-35分钟；

其次，将软化后的产物在室温下置于浓度为2-4％硫酸中浸泡 40-50分钟；

最后，利用20-34MPa的高压水柱对步骤(5)中所获得的产物进行喷射，时间为2-6分钟。

因而，采用该发明的技术手段相较于现有技术主要具有以下优点：

1)、本发明的一种低成本1N4148W二极管，利用硅、镍材料作为基材，有效地减少了制作成本。

2)、本发明的一种低成本1N4148W二极管的制作方法，提供了一种能快速有效制作1N4148W二极管的方法，利用台面工艺替换原有的平面工艺，不仅提高了良品率，也减少了成本。

附图说明

通过下面结合附图的详细描述，本发明前述的和其他的目的、特征和优点将变得显而易见。

图1为本发明的结构示意图；

图2为本发明的芯粒结构示意图；

图3为传统平面工艺制造的芯粒结构示意图。

其中：1.第一导线、11.第一引脚、2.第二导线、21.第二引脚、 3.芯粒、31.P+型半导体、32.N型半导体、33.N+型半导体、34.玻璃粉浆、35.镀镍层、36.氧化层、4.焊锡膏、5.黑胶、6.利用平面工艺制作的芯粒、61.P型半导体、62.平面工艺中用到的N型半导体、63. 隔离圈。

具体实施方式

下面将参照附图对本发明的优选实施方式进行描述。提供以下参照附图的描述，以帮助对由权利要求所限定的本发明实施方式的理解。其包括帮助理解的各种具体细节，但它们只能被看作是示例性的。因此，本领域技术人员将认识到，可对这里描述的实施方式进行各种改变和修改，而不脱离本发明的范围和精神。

结合以下几幅说明书附图，将对本发明进行进一步地说明：

参考图1-2：一种低成本1N4148W二极管，包括不接触的第一导线1以及第二导线2，所述第一导线1的末端与所述第二导线2的前端之间设有芯粒3，所述芯粒3通过焊锡膏4与第一导线1及第二导线2电连接；所述第一导线1、第二导线2以及芯粒3外围通过黑胶5进行塑封形成封装体，所述第一导线1从所述封装体一侧引出第一引脚11，所述第二导2线从所述封装体另一侧引出第二引脚21。芯粒3为一PN结，所述PN结包括依次堆叠而成的N+型半导体33、N 型半导体32、P+型半导体31。N型半导体32、P+型半导体31的接触面侧边设有连通的沟槽，所述沟槽内涂覆有固化后的玻璃粉浆34。所述玻璃粉浆固化后外层会形成不易导电的氧化层36。

在上述的一种低成本1N4148W二极管中，该二极管采用台面工艺的PN结取代原有的平面工艺的PN结。

参考图3，附图3为传统平面工艺的示意图，图中由内向外分别是P型半导体61、隔离圈63、N型半导体62。台面工艺制作的芯粒通常表面需镀银，成本较高。同时，由于隔离圈63较窄，P型半导体61制成过程中非常易扩散至N型半导体62区域从而造成该芯粒失效，废品率较高，从而导致其成本抬高。

参考附图2，为台面工艺的PN结的结构示意图，在P+型半导体31及N型半导体32之间挖有沟槽，所述沟槽内涂覆有固化后的玻璃粉浆34，杜绝了P+型半导体31与N型半导体32接触面侧边的电气导通，防止击穿，由于仅需要进行切割及腐蚀工序，故而有效地提高良品率，从而达到降低成本的目的。本发明所采用的台面工艺表面一般仅需镀锡即可，有效降低生产成本。

本发明还将公开一种低成本1N4148W二极管的制造方法，包括如下步骤：

步骤(1)：制备芯粒。芯粒的制作是本发明的低成本1N4148W 二极管的制作的关键部分，利用台面工艺制作芯粒，一方面提高制造效率，另一方面也提高良品率，降低成本；同时，芯粒的制作好坏也与最后成品的1N4148W二极管电气性能息息相关。

S1：制备P+NN+晶圆，并对其P+型半导体层及N+型半导体层进行铂扩散，分别对所述P+型半导体层及N+型半导体层外表面涂覆光刻胶，并对光刻胶面进行曝光。所述P+型半导体层即为芯粒的P+ 型半导体部分，同理N型半导体层为芯粒的N型半导体部分，N+型半导体层为芯粒的N+型半导体部分，由于1N4148W二极管为一种高速开关二极管，故而其电气性能要求较高，普通P型半导体及N型半导体并不能保证其电气性能，必须采用铂扩散浓度高的P+型半导体及N+型半导体。对P+型半导体层和N+型半导体层外表面涂覆光刻胶并曝光是为了后续步骤中方便刻刀对P+型半导体层表面进行切割。

S2：利用刀锋宽度为20μm或25μm或30μm的金刚石刀片对 S1中获得的已涂覆光刻胶的P+型半导体层进行切割出沟槽，切割的沟槽深度应接近P+型半导体层底部而未穿透P+型半导体层。

S3：清除S2中沟槽内剩余的光刻胶以及P+型半导体层残留物。

S4：将混合酸液倒入沟槽内进行5-7分钟(5分钟或6分钟或 7分钟或8分钟)的腐蚀，将沟槽宽度腐蚀至60μm，并腐蚀穿透P+ 型半导体层后继续腐蚀N型半导体层30μm；混合酸液配比为硫酸：水＝3％：97％。

S5：对S4中所获得的产物进行清洗，洗去混合酸液及残留胶质。

S6：对S5中所获得的芯粒的沟槽内被腐蚀的部位涂覆玻璃粉浆并在500℃或600℃或700℃或800℃或900℃或1000℃的温度下进行烧结，形成钝化玻璃层。

上述步骤的目的在于：由于本发明采用的是高掺杂度的P+型半导体及N+型半导体，由于P+型半导体层与N型半导体层之间紧靠， PN结很窄，故而其侧边易发生齐纳击穿，从而烧毁二极管。本发明在P+型半导体层及N型半导体层之间设置沟槽，沟槽内涂覆玻璃粉浆并烧结形成钝化玻璃层，从而有效地避免了齐纳击穿，有效保护芯粒，提高芯粒可靠性。

S7：对已形成钝化玻璃层的芯粒的P+型半导体层及N+型半导体层外表面镀镍，使其形成欧姆接触，使芯粒产生电气性能。

S8：对成型的芯粒进行检测，并筛选出不合格芯粒。

S9：对S8产生的合格半成品芯粒进行切割裂片，利用激光切割机沿沟槽靠近P+型半导体层侧边一侧进行切割裂片，形成成品芯粒。

步骤(2)：装片，将前述芯粒在150℃或200℃或250℃或300℃的温度下共晶至引线框架上。该步骤使芯粒能完整安装至引线框架上，引线框架为一一体成型的框架形状，内部开设有多个隔间，隔间内设有两组第一导线及第二导线。

步骤(3)：焊接，通过焊锡膏将芯粒导电两端焊接于引线框架的第一导线及第二导线之间形成欧姆连接，使其整体具有导电性。

步骤(4)：模压，利用改性后的环氧塑封料对步骤(3)中所获得的产物进行压制成型，并进行封装，同时第一导线与第二导线预留一段作为第一引脚及第二引脚。改性的环氧塑封料一般采用华海公司的EMG400黑胶。

步骤(5)：烘烤，将步骤(4)中获得的产物放入烘箱内进行烘烤，烘烤温度为150℃或175℃或200℃。

步骤(6)：去飞边，利用化学及物理方法将料片在模压烘烤后的飞边去除。

步骤(7)：电镀，在步骤(6)中所获得的产物表面镀锡，使其具有焊接特性。

步骤(8)：成型，将步骤(7)中已完成镀锡的产物按照产品外形图纸进行切断成型，并通过贯机，利用白毛管进行典型测试，印字并包装形成成品。

所述化学及物理方法为首先，将步骤(5)中所获得的产物浸入温度为80℃或90℃或 100℃或110℃或120℃的胶皮软化剂内25-35分钟(25分钟或30分钟或35分钟)

其次，将软化后的产物在室温下置于浓度为2％或3％或4％硫酸中浸泡40-50分钟(40分钟或45分钟或50分钟)；

最后，利用20MPa或23MPa或27MPa或30MPa或34MPa的高压水柱对步骤(5)中所获得的产物进行喷射，时间为2-6分钟(6分钟、5分钟、4分钟、3分钟、2分钟)。

采用本发明方法最后生产出的1N4148W二极管具有以下性能水平：

反向击穿电压VB≥90V(@IR＝10μA)；

正向恒流电流IFM≤310mA；

最大平均整流电流I(AV)≤150mA；

25℃下最大正向电压VF≤1.20V(@IF＝150mA)；

反向恢复时间Trr≤4ns；

封装一次性良率大于99.9％。

利用传统平面工艺生产的1N4148W二极管的性能指标为：

反向击穿电压VB≥100V(@IR＝10μA)；

正向恒流电流IFM≤300mA；

最大平均整流电流I(AV)≤150mA；

25℃下最大正向电压VF≤1.25V(@IF＝150mA)；

反向恢复时间Trr≤4ns；

封装一次性良率为90％。

由上述对比不难看出，本发明所提供的一种1N4148W二极管，在性能与传统利用平面工艺生产的1N4148W二极管性能相差接近的情况下，封装一次性良率显著提高，同时采用镍替换银作为基材之一，从而将综合成本降低约30％。